JPH04299843A - 半導体集積回路のマスクレイアウト方法 - Google Patents

半導体集積回路のマスクレイアウト方法

Info

Publication number
JPH04299843A
JPH04299843A JP3089568A JP8956891A JPH04299843A JP H04299843 A JPH04299843 A JP H04299843A JP 3089568 A JP3089568 A JP 3089568A JP 8956891 A JP8956891 A JP 8956891A JP H04299843 A JPH04299843 A JP H04299843A
Authority
JP
Japan
Prior art keywords
netlist
graphic pattern
mask layout
standard cell
automatic placement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3089568A
Other languages
English (en)
Inventor
Hisatoshi Nishimura
久寿 西村
Atsushi Nakazawa
中沢 淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP3089568A priority Critical patent/JPH04299843A/ja
Publication of JPH04299843A publication Critical patent/JPH04299843A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路のマスク
レイアウト方法、特に、自動配置配線装置およびネット
リスト検証装置を利用したマスクレイアウト方法に関す
る。
【0002】
【従来の技術】従来、半導体集積回路のマスクレイアウ
ト設計は、トランジスタ、キャパシタ、抵抗素子などの
デバイスに対応した二次元レイアウトパターンを、回路
設計図に基づいて手作業で作成するという方法で行って
いた。ところが、近年、コンピュータ技術の発達ととも
に、このようなマスクレイアウト設計を自動化するため
の装置が開発されてきている。たとえば、自動配置配線
装置を用いれば、ネットリストおよびスタンダードセル
情報をデータとして用意しておき、これに所望のデザイ
ンルールに関する情報を付加することにより、半導体集
積回路のマスクレイアウトに関する図形パターンが自動
的に作成できる。また、このようにして作成された図形
パターンが正しいものであるかどうかを検証するための
装置も開発されている。たとえば、LVS(Layou
t vs Schematic) と呼ばれているネッ
トリスト検証装置を用いれば、自動作成された図形パタ
ーンが、もともとのネットリストに適合したものである
かどうかを自動的に検証することができる。すなわち、
このネットリスト検証装置は、自動作成された図形パタ
ーンをネットリストに変換する機能を有し、この変換さ
れたネットリストをもともとのネットリストと比較検証
する機能を有する。
【0003】
【発明が解決しようとする課題】前述した自動配置配線
装置やネットリスト検証装置を用いたマスクレイアウト
設計システムは、新たな半導体集積回路のマスクレイア
ウト設計を行う場合には、極めて合理的な設計が可能で
あり、また、設計に用いた種々の情報をデータとして蓄
積しておくことができるため、このシステムで設計され
たマスクレイアウトに対する修正を加えることも容易で
ある。ところが、過去に手作業で設計されたマスクレイ
アウトに対しては、情報の蓄積が全くないため、このシ
ステムを適用することができない。
【0004】半導体集積回路は年々進歩しており、過去
に設計したマスクレイアウトについて、新たなデザイン
ルールを適用して、新しいマスクレイアウトを設計する
という作業が頻繁に行われている。ところが、前述した
自動化システムは、過去に手作業で設計されたマスクレ
イアウトには適用できないため、このような手作業で設
計されたマスクレイアウトに対する修正作業は、やはり
手作業で行っているのが現状である。
【0005】そこで本発明は、過去に手作業で設計した
マスクレイアウトに基づいて、効率的に新たなマスクレ
イアウトを作成することのできる半導体集積回路のマス
クレイアウト方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、ネットリスト
、スタンダードセル情報、デザインルール、という3つ
の情報を与えることにより、半導体集積回路のマスクレ
イアウトに関する図形パターンを発生する自動配置配線
装置と、発生した図形パターンをネットリストに変換し
、この変換されたネットリストと前記自動配置配線装置
に与えたネットリストとを比較して、発生した図形パタ
ーンが正しいものであることを検証するネットリスト検
証装置と、を利用して半導体集積回路のマスクレイアウ
トを行うものであり、マスクレイアウトに関する旧図形
パターンからスタンダードセル情報を抽出する第1の段
階と、この旧図形パターンをネットリスト検証装置に与
え、この旧図形パターンを、スタンダードセルの内部を
含まない上位階層のネットリストに変換する第2の段階
と、この上位階層のネットリストを、自動配置配線装置
に与えるのに適したフォーマットに変換する第3の段階
と、第1の段階において抽出されたスタンダードセル情
報と、第3の段階において変換されたネットリストと、
新たなデザインルールと、を自動配置配線装置に与える
ことにより、新図形パターンを発生させる第4の段階と
、を行い、旧図形パターンに新たなデザインルールを適
用して、新図形パターンを得るようにしたものである。
【0007】
【作  用】手作業で設計されたマスクレイアウトでは
、図形パターンが描かれた図面という形でしか設計資産
が残されていないことになる。本発明による方法の特色
は、この図面という形で残された図形パターンを、既存
のネットリスト検証装置を利用することにより、ネット
リストに変換する点にある。こうして変換されたネット
リストは、コンピュータによって取り扱えるデジタルデ
ータの形となっている。そして、一方では、この図面と
いう形で残された図形パターンに基づいて、スタンダー
ドセル情報を抽出する。こうして、ネットリストとスタ
ンダードセル情報とが用意できれば、既存の自動配置配
線装置を用いて、新たなデザインルールに基づくマスク
レイアウトの自動設計が可能になる。
【0008】
【実施例】以下、本発明を図示する実施例に基づいて説
明する。本発明の要点は、既存の自動配置配線装置およ
びネットリスト検証装置を利用して、手作業で設計され
たマスクレイアウトの修正を行うようにした点にある。 そこではじめに、自動配置配線装置およびネットリスト
検証装置を用いた従来のマスクレイアウト自動設計方法
の手順を、図1に基づいて簡単に説明しておく。
【0009】図1に示すマスクレイアウト自動設計シス
テムでは、ネットリスト作成装置10、自動配置配線装
置20、ネットリスト検証装置30、という装置が用い
られる。ネットリスト作成装置10は、設計者が作成し
た回路図aに基づいてネットリストbを作成する機能を
もった装置である。すなわち、回路図a内のスタンダー
ドセルおよびこれらの端子を認識し、これらの接続関係
をネットリストbというデータの形式で出力する作業を
行う。一方、回路図a内の各スタンダードセルに関する
セルの大きさや端子位置を示すスタンダードセル情報c
がデータとして用意される。また、配線層の幅、絶縁膜
の厚みなど半導体集積回路の設計上必要な数値情報をも
ったデザインルールdがデータとして用意される。自動
配置配線装置20は、ネットリストbと、スタンダード
セル情報cと、デザインルールdと、に基づいて、半導
体集積回路のマスクレイアウトに関する図形パターンe
を出力する機能をもった装置である。図形パターンeを
紙面の形式で出力させれば、所望の図形パターンが描か
れた図面が作成されることになる。
【0010】ネットリスト検証装置30は、一般に、L
VS(Layout vs Schematic) と
呼ばれている装置であり、上述のようにして自動作成さ
れた図形パターンeが正しいものであるか否かを検証す
る装置である。この装置は、機能的には、ネットリスト
変換部31、フォーマット変換部32、ネットリスト比
較部33、の3つの構成要素を含んでいる装置であると
考えることができる。 ネットリスト変換部31は、自動配置配線装置20が作
成した図形パターンeをネットリストに変換する機能を
有する。すなわち、図面の形式で与えられた図形パター
ンeをパターン認識し、各端子間の接続関係を認識し、
ネットリストを作成するのである。一方、フォーマット
変換部32は、ネットリスト作成装置10が作成したネ
ットリストbのフォーマットが、ネットリスト変換部3
1の出力するネットリストのフォーマットに適合するよ
うに、フォーマット変換を行う機能を有する。こうして
、ネットリスト変換部31によって変換されたネットリ
ストと、フォーマット変換部32によって変換されたネ
ットリストとが、ネットリスト比較部33において比較
される。両者のフォーマットは統一されているため、両
ネットリストが一致しているか否かが比較できる。こう
して、自動配置配線装置20によって作成された図形パ
ターンeが、当初のネットリストbに適合したものであ
るか否かが検証できる。
【0011】以上、従来のマスクレイアウト自動設計シ
ステムを簡単に説明した。このシステムに用いられてい
るネットリスト作成装置10、自動配置配線装置20、
ネットリスト検証装置30は、いずれも公知の装置であ
るため、その内部構成についての詳しい説明は省略する
。このようなマスクレイアウト自動設計システムに関し
ての詳細は、種々の公知文献を参照されたい。
【0012】さて、上述のような自動設計システムでは
、新たに半導体集積回路のマスクレイアウト設計を行う
作業や、過去にこのシステムで自動設計を行ったマスク
レイアウトを修正するような作業は、非常に効率的に行
うことができる。ところが、過去に手作業で作成したマ
スクレイアウトについて、新しいデザインルールを適用
し、新たなマスクレイアウトを設計するような場合、上
述のシステムのままではこれに対応できない。本発明は
、このような場合にも、上述のシステムを利用して効率
的なマスクレイアウト設計を行うことを可能にするもの
である。以下、図2を参照しながら、この方法について
説明する。
【0013】図2において、自動配置配線装置20およ
びネットリスト検証装置30は、図1に示した従来シス
テムで用いられていたものをそのまま利用することがで
きる。ここでは、旧図形パターンfとして、過去に手作
業でマスクレイアウト設計された図面が用意されている
ものとし、これに新たなデザインルールdを適用して、
新図形パターンgを作成する場合を例にとってこの方法
を説明する。用意された旧図形パターンfの概念図を図
3に示す。ここに示す例は、6つのスタンダードセルC
1〜C6によって構成されるマスクレイアウトの図形パ
ターンであり、図では各スタンダードセルC1〜C6の
内部の図形パターンは省略されている。また、図では各
セル間の配線も1本の線で示されているが、実際の図形
パターンは、これらの配線は幅をもった配線層となる。 ここで、各セルに付された符号C1〜C6は、インスタ
ンス名と呼ばれる各セル固有の名である。これに対して
、各セル内に記された「セルL」,「セルM」,「セル
N」なるセル名は、セルの種類を示す名称であり、同一
のセル名が付されたスタンダードセルは、全く同一の図
形パターンを有している。各セル内のX1,X2,X3
,X4は、外部との配線のために各セルごとに設けられ
た端子の端子名であり、P1,P2,P3なるブロック
は、この半導体集積回路全体としての外部端子の端子名
である。また、各端子間の配線路上に付されたN1〜N
10は、これら配線路について与えられたノード名であ
る。
【0014】このような旧図形パターンfが用意された
ら、スタンダードセル情報抽出装置40によって、この
旧図形パターンfからスタンダードセル情報cを抽出す
る。スタンダードセル情報cは、各スタンダードセルの
大きさおよび端子位置を示す情報であり、たとえば、図
4のようなデータとなる。図4に示すスタンダードセル
情報は、5行で記述されたテキストデータであり、「セ
ルL」についての情報を示している。すなわち、第1行
目はセル名を示し、第2行目はこのセルの輪郭矩形にお
ける対角位置にある2つの頂点座標値(x0,y0)(
x1,y1)を示し、第3行目はこのセルの入力端子X
2の座標値(x2,y2)を示し、第4行目はこのセル
の入力端子X3の座標値(x3,y3)を示し、第5行
目はこのセルの出力端子X4の座標値(x4,y4)を
示している。図3に示す図形パターンの場合、この他に
、「セルM」および「セルN」についての情報も抽出さ
れる。スタンダードセル情報抽出装置40としては、こ
のような座標に関する情報を抽出できる装置であれば、
どのようなものを用いてもかまわない。たとえば、デジ
タイザなどの座標入力装置を用いれば、オペレータは、
旧図形パターンfの図面をデジタイザを構成するタブレ
ットの上に広げ、必要なセルについての輪郭矩形の頂点
位置や端子位置を座標入力用のペンやマウスなどで指定
する作業を行えばよい。もちろん、定規やスケールなど
を用いて原始的な方法による実測を行ってもかまわない
。
【0015】続いて、ネットリスト検証装置30を用い
て、旧図形パターンfをネットリストbに変換する。前
述のように、ネットリスト検証装置30は、本来はネッ
トリストの検証を行うための装置であるが、図形パター
ンをネットリストに変換する機能をもったネットリスト
変換部31を備えているため、旧図形パターンfに基づ
いてネットリストbを作成する作業を行わせることが可
能である。ただし、ここでは、旧図形パターンf全体に
ついてのネットリストではなく、スタンダードセル内部
を含まない上位階層のネットリストを作成させるように
する。たとえば、図3に示す図形パターンについては、
図5に示すような上位階層のネットリストが作成される
。このネットリストは、複数行にわたって記述されたテ
キストデータである。第1行目は、このネットリストが
、「TOP」なる名称の半導体集積回路のマスクレイア
ウトであることを示しており、第2行目は、この回路が
P1,P2,P3なる3つの外部端子を備えていること
を示している。更に、第3行目および第4行目は、3つ
の外部端子のうち、P1,P2が入力端子であり、P3
が出力端子であることを示している。続く、第5〜7行
目には、インスタンス名C3,C6が与えられた2つの
「セルL」と、インスタンス名C2,C5が与えられた
2つの「セルM」と、インスタンス名C1,C4が与え
られた2つの「セルN」と、が定義されている。第8行
目は、以後に各ノードに関する情報が続くことを示して
おり、第9行目以降に、ノード情報が記述されている。 たとえば、第9行目は、ノードN1には、外部端子P1
とセルC5の端子1とが接続されていることを定義して
いる。そして、第19行目および第20行目は、このネ
ットリストの終りを示す。このように、図5のネットリ
ストは、各スタンダードセル内部の接続関係を含まない
上位階層のネットリストとなっている。
【0016】こうして得られたネットリストbは、自動
配置配線装置20に与えられる。ただし、自動配置配線
装置20が受け付けることができるネットリストのフォ
ーマットと、ネットリスト検証装置30が作成するネッ
トリストのフォーマットとは一般に異なるので、フォー
マット逆変換部50によって、このネットリストbのフ
ォーマットを自動配置配線装置20が受け付けることが
できるフォーマットに変換する。このフォーマット逆変
換部50の行う変換処理は、フォーマット変換部32の
行う変換処理の逆変換である。こうして、自動配置配線
装置20には、フォーマットを変換したネットリストb
と、旧図形パターンfから抽出したスタンダードセル情
報cと、新たに設定したデザインルールdと、が与えら
れ、新図形パターンgが作成される。
【0017】以上のように、本発明の方法によれば、手
作業で作成されて旧図形パターンfに、新しいデザイン
ルールdを適用し、新図形パターンgを得ることが可能
になる。しかも、この方法は、既存の自動配置配線装置
20およびネットリスト検証装置30を利用して実施可
能であり、新たに用意すべき構成要素は、スタンダード
セル情報抽出装置40とフォーマット逆変換部50だけ
である。
【0018】
【発明の効果】以上のとおり本発明による半導体集積回
路のマスクレイアウト方法によれば、既存のネットリス
ト検証装置を利用して図形パターンをネットリストに変
換し、既存の自動配置配線装置を用いて、新たなデザイ
ンルールに基づくマスクレイアウト設計を行うようにし
たため、過去に手作業で設計したマスクレイアウトに基
づいて、効率的に新たなマスクレイアウトを作成するこ
とができるようになる。
【図面の簡単な説明】
【図1】従来のマスクレイアウト方法を実施するための
システム構成を示すブロック図である。
【図2】本発明のマスクレイアウト方法を実施するため
のシステム構成を示すブロック図である。
【図3】図形パターンの一例を示す概念図である。
【図4】スタンダードセル情報を構成するデータの一例
を示す図である。
【図5】ネットリストを構成するデータの一例を示す図
である。
【符号の説明】
10…ネットリスト作成装置 20…自動配置配線装置 30…ネットリスト検証装置 31…ネットリスト変換部 32…フォーマット変換部 33…ネットリスト比較部 40…スタンダードセル情報抽出装置 50…フォーマット逆変換部 a…回路図 b…ネットリスト c…スタンダードセル情報 d…デザインルール e…図形パターン f…旧図形パターン g…新図形パターン C1〜C6…スタンダードセルのインスタンス名N1〜
N10…配線路のノード名 P1〜P3…外部端子名 X1〜X4…セル間接続端子名

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  ネットリスト、スタンダードセル情報
    、デザインルール、という3つの情報を与えることによ
    り、半導体集積回路のマスクレイアウトに関する図形パ
    ターンを発生する自動配置配線装置と、発生した前記図
    形パターンをネットリストに変換し、この変換されたネ
    ットリストと前記自動配置配線装置に与えたネットリス
    トとを比較して、前記図形パターンが正しいものである
    ことを検証するネットリスト検証装置と、を利用した半
    導体集積回路のマスクレイアウト方法であって、マスク
    レイアウトに関する旧図形パターンからスタンダードセ
    ル情報を抽出する第1の段階と、前記旧図形パターンを
    前記ネットリスト検証装置に与え、この旧図形パターン
    を、スタンダードセルの内部を含まない上位階層のネッ
    トリストに変換する第2の段階と、前記上位階層のネッ
    トリストを、前記自動配置配線装置に与えるのに適した
    フォーマットに変換する第3の段階と、第1の段階にお
    いて抽出されたスタンダードセル情報と、第3の段階に
    おいて変換されたネットリストと、新たなデザインルー
    ルと、を前記自動配置配線装置に与えることにより、新
    図形パターンを発生させる第4の段階と、を有し、旧図
    形パターンに新たなデザインルールを適用して、新図形
    パターンを得るようにしたことを特徴とする半導体集積
    回路のマスクレイアウト方法。
JP3089568A 1991-03-28 1991-03-28 半導体集積回路のマスクレイアウト方法 Pending JPH04299843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3089568A JPH04299843A (ja) 1991-03-28 1991-03-28 半導体集積回路のマスクレイアウト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3089568A JPH04299843A (ja) 1991-03-28 1991-03-28 半導体集積回路のマスクレイアウト方法

Publications (1)

Publication Number Publication Date
JPH04299843A true JPH04299843A (ja) 1992-10-23

Family

ID=13974417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3089568A Pending JPH04299843A (ja) 1991-03-28 1991-03-28 半導体集積回路のマスクレイアウト方法

Country Status (1)

Country Link
JP (1) JPH04299843A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414852B1 (en) 1999-01-19 2002-07-02 Seiko Epson Corporation Integrated circuit and method of design thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414852B1 (en) 1999-01-19 2002-07-02 Seiko Epson Corporation Integrated circuit and method of design thereof

Similar Documents

Publication Publication Date Title
JP3194823B2 (ja) Cadライブラリモデルの作成装置
US7895551B2 (en) Generation of standard cell library components with increased signal routing resources
US20080229259A1 (en) Design flow for shrinking circuits having non-shrinkable IP layout
US20140282294A1 (en) Method, system and software for accessing design rules and library of design features while designing semiconductor device layout
CN113361223B (zh) 面向sot-mram相关电路的自旋电子工艺设计系统
US8191027B2 (en) Validation of an integrated circuit for electro static discharge compliance
JP2008310562A (ja) 回路シミュレーション用の抵抗網作成装置、及び抵抗網作成プログラム
US7131094B2 (en) Method and system for automatically extracting data from a textual bump map
CN111241777B (zh) 一种PCB Layout中更新放置封装pad的方法
CN116776811A (zh) 一种复杂电气设计pcb板图自动生成方法、系统及设备
US7370303B2 (en) Method for determining the arrangement of contact areas on the active top side of a semiconductor chip
US10540470B1 (en) Generating a power grid for an integrated circuit
JP2005050072A (ja) Cadデータ変換方法、cadデータ変換システムおよびcadデータ変換プログラム、ならびに電子回路基板の製造方法
JP4668974B2 (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
US6526540B1 (en) Flip chip trace library generator
US20250238587A1 (en) Systems and Methods for Providing A Dynamic High Voltage Circuit Design Workflow
US20250068820A1 (en) Computer-readable recording medium storing module terminal design program, module terminal design method, and information processing device
US7761835B2 (en) Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters
Johnson PC board layout techniques
CN101118565A (zh) 元件调用系统及方法
JP2940124B2 (ja) 基板cad装置
JP2000181948A (ja) 階層図面設計装置
Pareek Automatic Translation of Compass Standard Cell Library to Cadence ASIC Design Platform
JP2005050066A (ja) Cadデータ変換方法、cadデータ変換システムおよびcadデータ変換プログラム、ならびに電子回路基板の製造方法
JP3230495B2 (ja) 自動配線装置及び自動配線方法