JPH0430220B2 - - Google Patents

Info

Publication number
JPH0430220B2
JPH0430220B2 JP57122678A JP12267882A JPH0430220B2 JP H0430220 B2 JPH0430220 B2 JP H0430220B2 JP 57122678 A JP57122678 A JP 57122678A JP 12267882 A JP12267882 A JP 12267882A JP H0430220 B2 JPH0430220 B2 JP H0430220B2
Authority
JP
Japan
Prior art keywords
sampling
coefficient
real
tap
automatic equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57122678A
Other languages
English (en)
Other versions
JPS5913453A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57122678A priority Critical patent/JPS5913453A/ja
Publication of JPS5913453A publication Critical patent/JPS5913453A/ja
Publication of JPH0430220B2 publication Critical patent/JPH0430220B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2272Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明はタイミング情報抽出装置、とくに、た
とえばフアクシミリなどのデータ信号を受信して
復調する復調器を含む受信装置に適用されるタイ
ミング情報抽出装置に関するものである。
一般にこのような受信装置では、データ信号の
受信に先立つて所定のトレーニングシーケンスを
実行し、搬送波位相制御および初期タイミング設
定を行ない、自動利得制御回路や自動等化器を信
号レベルや回線特性に適応させ、収束させてい
る。受信装置はこのトレーニングシーケンスにお
いてできるだけ早期にタイミングの初期設定を行
ない、それ以降、タイミング抽出や搬送波位相制
御の位相同期ループ(PLL)、および自動等化器
を含む系を迅速かつ安定に収束させることが要求
される。
従来、タイミング情報の抽出方式として、たと
えばD.L.Lyonの文献“Envelope−Derived
Timing Recovery in QAM and SQAM
Systems”IEEE Trans.Commun.(Concise
Paper)、第COM−25巻、第11号、第1327〜1331
頁(1975年11月)には、最終的にボー周波数b
1/2の周波数成分、すなわち帯域端部の周波数成
分b/2が最大となるようなサンプリングのタイ
ミングを抽出するよく知られた方法が記載されて
いる。しかし、一般に帯域端部の周波数成分は小
さいので、この方法では、使用される帯域フイル
タ(BPF)のQを十分に大きくしないかぎり、
抽出されたタイミング情報は強いジツタを含み、
満足に使用できるものではない。一方、Qを高く
するとタイミング情報のジツタは少なくなるが、
系が安定するまでの時間が長くなる。またこの方
法は基底帯域信号を入力とするので、復調後の波
形整形フイルタにおける演算量が非常に多い。
別の例では、復調器における位相同期ループ
(PLL)を利用して等化器のタツプ係数から直
接、または間接的に量適なサンプリングのタイミ
ングを求め、シンボルサンプラに帰還する方式が
ある。この方式では波形整形フイルタの演算量は
少ないが、初期条件によつては系の収束がきわめ
て悪くなることがある。たとえば、最初にたまた
まシンボルの最悪のタイミングでサンプリングを
開始すると、タイミング抽出PLLのみならず自
動等化器や搬送波位相制御PLLまで良好に収束
することができない。
一例として、G.Schollmeierの文献“Carrier
and Timing Recovery in Data Receivers
with Adaptive Equalization”ICC 77
(Chicago)Conference Record 1977、第21.4.96
〜21.4.99頁(1977年)には、自動等化器として
のトランスバーサル(非巡回型)フイルタの中央
タツプの係数C0を常に1に(またはその虚数部
Imag(C0)を常に0に)固定し、またはそのよう
に制御したうえで、中央タツプから1タツプすな
わち1シンボル期間ポストカーサ寄りのタツプの
係数C1の実数部Real(C1)が0になるようにタイ
ミングを制御する方式が記載されている。C0
1、またはImag(C0)が0となるように制御する
ためには搬送波の位相を制御すれば良い。すなわ
ち、受信機の同期検波において、ローカル発振器
の(再生された搬送波)位相が受信搬送波に対し
てθずれていると、同期検波後の基底帯域信号
(即ち、基底帯域に復調されたライン信号)は複
素平面においてθだけ回転した形で受信される。
自動等化器は、この搬送波位相誤差θを含めた形
で等化する。従つて、自動等化器のタツプ係数の
各々は、θ=0の時のタツプ係数のそれぞれが−
θだけ回転した値になる。自動等化器の中央タツ
プ係数C0は、自動利得制御回路の動作が正常で
あれば、その絶対値はほぼ“1”になることが良
く知られている。即ち、C0≒exp(−jθ)となる。
故に、C0が“1”またはImag(C0)が“0”にな
るようにするには、θを0に近づければ良く、こ
のように(受信側の再生された)搬送波の位相を
制御すれば良い。
変復調器(MODEM)の初期トレーニング中
に等化器の各タツプ係数が逐次修正される。C0
が1に固定されている場合、等化器におけるC0
の最適値がたまたま1でないことがあると等化性
能が劣化する。また、C0が1に(またはImag
(C0)が00に)なるように搬送波の位相を制御す
る方式では、初期トレーニング中にたまたま
Imag(C0)が0でないことがあるとタイミング情
報Real(C1)に大きな誤りが導入されることがあ
る。また、このImag(C0)が0になるまでの間、
系は不完全な状態で動作することになり、過渡応
答が強く、かつ長くなる傾向がある。
このような現象は通常の通信状態ではさほど問
題とならないが、初期トレーニング期間において
は、タイミング抽出PLL、搬送波位相制御PLL
および等化器を含む系の収束(これらは相互に密
接に関連している)の安定性および速度に悪影響
を与える。
本発明はこのような従来技術の欠点を解消し、
タイミング抽出PLL、搬送波位相制御PLLおよ
び等化器の適応動作において迅速かつ安定に収束
することができ、初期トレーニングに要する時間
が短いタイミング情報抽出装置を提供することを
目的とする。
本発明によればこの目的は、等化器のタツプ係
数の調整と搬送波位相制御PLLとを独立させ、
Imag(C0)が0以外の値をとることを可能とする
ことによつて達成される。すなわち、本発明によ
るタイミング情報抽出装置は、複数のタツプを含
む自動等化器と、自動等化器の入力に接続され基
底帯域に復調されたライン信号をサンプリングし
て自動等化器に入力するサンプリング回路と、サ
ンプリング回路におけるサンプリングの位相を制
御する制御回路とを含み、制御回路は、自動等化
器の中央タツプの係数C0、および中央タツプよ
り1シンボル期間だけ後段のタツプの係数C1
基づいてサンプリングの位相を早めたり遅くした
りすることによつて最適のサンプリング時点を得
るものである。
次に添付図面を参照して本発明によるタイミン
グ情報抽出装置の実施例を詳細に説明する。
図は本発明によるタイミング情報抽出装置を電
話回線用の変復調装置(MODEM)に適用した
実施例を示す。この実施例では、変調方式は直交
(2次元)振幅変調(位相変調を含む)方式でよ
く、シンボル伝送速度はたとえば1600ボーであ
る。電話回線に接続されたライン信号入力端子1
0には、搬送波周波数1800Hzの8相変調のライン
信号(4800ビツト/秒)が入力される。
入力ライン信号10は、電圧制御発振器
(VCO)12が発振するサンプリングクロツクで
サンプラ14によつてサンプリングされる。この
サンプリングクロツクの周波数sは、この実施例
では9600Hzである。サンプラ14でサンプルされ
た信号16はアナログ・デイジタル(A/D)変換器
18でデイジタル信号20に変換され、復調器2
2に入力される。
復調器22は周波数c(=1800Hz)の搬送波を
ライン信号に乗じてデイジタル復調し、復調され
た基底帯域信号24は波形整形フイルタ26を介
してシンボルサンプラ30に供給される。なお同
図では複素数信号は二重線で示されている。波形
整形フイルタ26は復調器22の出力24の不要
周波数帯域成分を除去して波形整形する低域フイ
ルタである。シンボルサンプラ30は、VCO1
2のクロツクsを分周器32によつてこの例では
1/6に分周したクロツク(=1600Hz)がサンプリ
ングパルスとして供給され、フイルタ26の出力
28をこのクロツクでサンプリングするサンプリ
ングスイツチである。なおこのクロツクの周波数
bはライン信号のボー周波数に等しく設定され
る。
シンボルサンプラ30の出力34は自動適応等
化器36に接続されている。等化器36は、受信
したライン信号の回線特性を補償する、すなわち
入力端子10に接続された回線の逆特性を有する
ように自動的に適応動作するトランスバーサルフ
イルタが望ましい。このトランスバーサルフイル
タは、縦続接続された複数(たとえば32)の遅延
回路で各タツプを構成し、各タツプにおいて乗算
器およびアキユミユレータによつてタツプ係数す
なわち利得が乗ぜられた各タツプごとの遅延信号
を加算器にて合成する通常のものである。その合
成出力38が搬送波位相制御回路40に入力さ
れ、各タツプ係数は搬送波位相制御回路40の誤
差信号出力42に応動して修正される。
搬送波位相制御回路40の出力44は量子化器
46に入力され、量子化器46は入力44の信号
からライン信号に含まれるシンボルを判定して量
子化すする回路である。量子化器46の入力44
と出力48の差は誤差信号50として搬送波位相
制御回路40に帰還され、系の収束に利用され
る。
ところでこの実施例では、回線から入力端子1
0に受信される信号は送信端においてたとえばス
クランブルされ、差分符号化され、直交振幅変調
された信号である。すなわち、たとえばフアクシ
ミリ信号などのデータ信号をシンボルの伝送パタ
ーンに片寄りがないように平均化、ランダム化し
て、スクランブルされたビツト流を形成し、次に
搬送波位相のあいまいさを除去するためにこのビ
ツト流の位相成分を差分符号化する。次にこれを
低域フイルタを通過させてシンボルの周波数スペ
クトルを整形し、この基底帯域信号によつて周波
数cの搬送波を変調し、帯域フイルタまたは低域
フイルタによつて不要帯域の周波数成分が除去さ
れ、回線に送出される。
このように入力端子10の受信信号はたとえば
差分符号化およびスクランブルされているので、
図に示す装置では量子化器46の出力48にデコ
ーダ52およびデスクランブラ54が設けられて
いる。デコーダ52は量子化出力48に含まれる
シンボルからビツト流を形成する。その出力56
はデスクランブラ54に接続され、デスクランブ
ラ54は送信端におけるスクランブラと逆の関数
を有し、信号線56のビツト流からデータ信号を
復元して出力端子58に出力する。
本発明によれば、電圧制御発振器(VCO)1
2の発振周波数sは自動適応等化器36から演算
器60によつて抽出されるタイミング情報teに応
じて制御され。
このタイミング情報teは演算器60において次
のようにして形成される。演算器60には、自動
適応等化器36からタツプ係数C0およびC1が入
力される。タツプ係数C0は等化器36の中央タ
ツプにおけるタツプ係数である。また、タツプ係
数C1は中央タツプから1シンボル期間分だけポ
ストカーサ寄り、すなわち後段の(つまり1シン
ボル分だけ遅延した)タツプのタツプ係数であ
る。これらのタツプ係数すなわちタツプ利得は、
同相成分および直交成分を含む複素数で表現され
る。演算器60は演算部62によつて中央タツプ
係数C0の共役複素数C0 *を生成し、このC0 *は等
化器36からのC1と乗算器64にて乗算される。
その乗算結果C1C0 *は演算部66にて実数部Real
(C1C0 *)が抽出され、これがタイミング情報te
してループフイルタ70に入力される。
ところで前述のSchollmeierの文献に記載のよ
うに、中央タツプ係数C0を1に固定しておき、
Real(C0)が0となるようにサンプリングのタイ
ミングすなわち位相を調整することが知られてい
る。この場合、Real(C1)が0であればほぼ最適
なタイミングに近いサンプリング時点が得られ
る。Real(C1)が正のときはサンプリングのタイ
ミングを早め、負のときは遅くする。また、最適
のサンプリング時点の近傍では、サンプル時点τ
の関数であるReal(C1(τ))はτについて単調と
なることが知られている。
Schollmeierの文献に記載の方式では自動等化
器の中央タツプから搬送波位相制御のための情報
を得るため搬送波位相制御によつてC0を1とし
ている。しかし本発明の図示の実施例では、搬送
波位相制御回路40は中央タツプから搬送波位相
制御の情報を得ないで、自動等化器36とは独立
した構成をとつている。従つて、自動適応等化器
36は、中央タツプ係数C0が“1”となるよう
に制御される必要はなく、一般に中央タツプ係数
C0は“1”とはならない。
本発明では、中央タツプ係数C0の値が“1”
となるように自動適応等化器36自体を制御する
のではなく、そのかわりに、演算器60におい
て、自動適応等化器36の中央タツプ係数C0(こ
れは一般に“1”とはなつていない)とこれより
1シンボル期間だけ後段のタツプの係数C1とに
基づき、C1/C0の実数部Real(C1/C0)を求めるか、
または、係数C0の共役複素数C0 *と係数C1とを乗
算し、その実数部Real(C1C0 *)を求め、実数部
(C/C)または実数部real(C1C0 *)が“0”と

るようにサンプリングの位相を制御することで、
中央タツプ係数C0を“1”とする制御と等価な
制御を行なうことを意図している。
このような本発明の原理についてより詳しく述
べると、前述したように、搬送波位相誤差θがあ
ると、自動適応等化器36の各タツプ係数は、θ
=0であつたときの値にexp(jθ)を掛けた値にな
る。そこで、θが“0”でない(一般的な)時
は、タツプ係数の各々にexp(jθ)を掛けることで
C0の値を“1”に制御したのと等価になる。こ
こでC0≒exp(−jθ)であるから、C1にexp(jθ)
を掛けたものを得るには、C1をC0で割るか、C0
の共役C0 *をC1に掛ければ良い。前者の場合は、
Real(C1/C0)が“0”になるようにサンプリング
位相を制御することに対応する。なお、後者は、
Real(C1/C0)の式を次のように変形することによ
つて得られる。
Real(C1/C0)=Real(C1C0 */C0C0 *) =Real(C1C0 *)/|C02 (1) ここで|C0|≒1とみなせるので、 Real(C1/C0)≒Real(C1C0 *) (2) したがつてReal(C1C0 *)の値をタイミング情報
teとして用いることができる。
簡単のために Real(C0)=CI0,Real(C1)=CI1| Imag(C0)=CQ0,Imag(C1)=CQ1 (3) と表わすと、Real(C1C0 *)の演算は、 Real(C1C0 *)=Real〔(CI1+jCQ1)(CI0
jCQ0)〕 =Real〔(CI1・CI0+CQ1
CQ0) +j(CQ1・CQ0−CI1・CQ0)〕 =CI1・CI0+CQ1・CQ0 (4) となる。演算器60はこの演算を行ない、実数部
のみの結果をループフイルタ70へタイミング情
報teとして出力する。そこで、最適のサンプリン
グタイミングを得るためには、Real(C1C0 *)が
正ならばサンプリングの位相を早め、負ならば遅
くすれば良い。なお、第1図においては、演算器
60において、Real(C1C0 *)を求める場合が示
されているが、演算部60の構成をReal(C1/C0)
を求めるように変更することもできる。この場合
にも、Real(C1C0 *)と同等のReal(C1/C0)の値を
タイミング情報teとして出力することができる。
タイミング情報teはループフイルタ70を介し
て電圧制御発振器(VCO)12へ制御電圧信号
72として入力される。したがつて自動等化器3
6、演算器60、ループフイルタ70、および
VCO12によつてタイミング抽出PLLの帰還ル
ープが形成される。VCO12は制御電圧信号7
2に応じて発振周波数sすなわちその発振周期が
可変の発振器である。これは比較的高い安定度を
要求されるが、発振周期の可変範囲は、たとえば
±0.1%程度の狭い範囲で十分であるので、簡略
なデイジタル回路にて構成することができる。た
とえば9.6MHzの基本周波数を1/1000に分周すれ
ば9600Hzが得られるが、1/999または1/1001に分
周することによつてその発振周期は9600Hzの場合
と比較して0.1%それぞれ短かく、または長くな
る。
ループフイルタ70は、演算器60から入力さ
れるタイミング情報teから、VCO12の発振周
期の変化分Δtを表わす制御電圧信号72を形成
する。したがつてVCO12は、Δtが正であれば
その発振周期を0.1%短くし、負であれば0.1%長
くし、0であれば正確な9600Hzのクロツクsを出
力する。こののように、Δtを正または負にする
ことによつてシンボルサンプラ30におけるサン
プリングの時点すなわち位相を調整し、サンプリ
ングの同期がとれると定常的にはΔtは0である。
なお、ここに記載した各数値は説明のための一例
にすぎない。
本発明によるタイミング情報抽出装置は、実用
上ほぼ最適に近いサンプリングのタイミングが得
られるばかりでなく、タイミング情報抽出のため
の演算量が非常に少なく、タイミング抽出PLL、
搬送波位相制御PLLおよび等価器などの適応動
作を安定かつ高速に収束させることができる。し
たがつて初期トレーニングに必要な時間を短縮さ
せることができる。なお、サンプリング時点の最
適値からの誤差は等化器によつて吸収、等化する
ことができる。
【図面の簡単な説明】
図は本発明によるタイミング情報抽出装置を電
話回線用MODEMに適用した実施例を示すブロ
ツク図である。 主要部分の符号の説明 12……電圧制御発振
器、30……シンボルサンプラ、36……自動適
応等化器、60……演算器、70……ループフイ
ルタ。

Claims (1)

  1. 【特許請求の範囲】 1 複数のタツプを含む自動等化器と、 該自動等化器の入力に接続され、基底帯域に復
    調されたライン信号をサンプリングして該自動等
    化器に入力するサンプリング回路と、 該サンプリング回路におけるサンプリングの位
    相を制御する制御回路とを有し、前記複数のタツ
    プの係数は複素数からなり、 前記制御回路は、前記自動等化器の中央タツプ
    の係数C0、および該中央タツプより1シンボル
    期間だけ後段のタツプの係数C1に基づいてサン
    プリングの位相を制御するよう構成され、係数
    C0の共役複素数C0 *と係数C1とを乗算してその実
    数部Real(C1C0 *)を算出し、該実数部の値に基
    づいてサンプリングの位相を早めたり遅くしたり
    することによつて最適のサンプリング時点を得る
    ようになつていることを特徴とするタイミング情
    報抽出装置。 2 複数のタツプを含む自動等化器と、 該自動等化器の入力に接続され、基底帯域に復
    調されたライン信号をサンプリングして該自動等
    化器に入力するサンプリング回路と、 該サンプリング回路におけるサンプリングの位
    相を制御する制御回路とを有し、前記複数のタツ
    プの係数は複素数からなり、 前記制御回路は、前記自動等化器の中央タツプ
    の係数C0、および該中央タツプより1シンボル
    期間だけ後段のタツプの係数C1に基づいてサン
    プリングの位相を制御するよう構成され、C1
    C0の演算を行ない、その実数部Real(C1/C0)を
    算出し、該実数部の値に基づいてサンプリングの
    位相を早めたり遅くしたりすることによつて最適
    のサンプリング時点を得るようになつていること
    を特徴とするタイミング情報抽出装置。
JP57122678A 1982-07-14 1982-07-14 タイミング情報抽出装置 Granted JPS5913453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57122678A JPS5913453A (ja) 1982-07-14 1982-07-14 タイミング情報抽出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57122678A JPS5913453A (ja) 1982-07-14 1982-07-14 タイミング情報抽出装置

Publications (2)

Publication Number Publication Date
JPS5913453A JPS5913453A (ja) 1984-01-24
JPH0430220B2 true JPH0430220B2 (ja) 1992-05-21

Family

ID=14841920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57122678A Granted JPS5913453A (ja) 1982-07-14 1982-07-14 タイミング情報抽出装置

Country Status (1)

Country Link
JP (1) JPS5913453A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728394B2 (ja) * 1986-08-25 1998-03-18 株式会社日立製作所 半導体集積回路装置
JPH03245628A (ja) * 1990-02-23 1991-11-01 Matsushita Electric Ind Co Ltd 時分割多重アクセス装置の端末装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1490586A (en) * 1974-08-22 1977-11-02 Instrumentation Labor Inc Apparatus for culturing cells
JPS5321244A (en) * 1976-08-10 1978-02-27 Kuraray Co Ltd Construction sheet material having tenacity

Also Published As

Publication number Publication date
JPS5913453A (ja) 1984-01-24

Similar Documents

Publication Publication Date Title
CA1061005A (en) Data communications
US6985549B1 (en) Blind cost criterion timing recovery
Godard Passband timing recovery in an all-digital modem receiver
US4004226A (en) QAM receiver having automatic adaptive equalizer
US5049830A (en) Carrier recovery system and digital phase demodulator
KR100417238B1 (ko) χ디에스엘, 특히 브이디에스엘 모뎀에서의 클락 타이밍복구 방법 및 장치
JP2001501404A (ja) 複数ディジタル変調フォーマットを復調できる受信機
US5369668A (en) Fast response matched filter receiver with decision feedback equalizer
JP3728573B2 (ja) 復調装置
JP2634319B2 (ja) コヒーレント無線受信機の周波数制御方法及びその方法を実施する装置
US4518922A (en) Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying
WO2001020863A9 (en) Method and apparatus for carrier phase tracking
US4054838A (en) QAM phase jitter and frequency offset correction system
US6198780B1 (en) Method and apparatus for symbol timing recovery of a vestigial sideband television signal
JP3517056B2 (ja) Vsb変調信号におけるサンプリングタイミング位相誤差検出器
US5404379A (en) Timing recovery method and system
US5090027A (en) Coherent PSK demodulator with adaptive line enhancer
JP2848328B2 (ja) 位相変調信号復調方法およびその方法を実施するための装置
JP2003534713A (ja) デジタル受信器のサンプリングタイミングを制御する方法およびデバイス
JPH025343B2 (ja)
JPH0430220B2 (ja)
US6101219A (en) Adaptive equaliser
JPS6211347A (ja) 4相psk復調装置
US6546237B1 (en) Differential FM detector for radio receivers
JP2838962B2 (ja) 搬送波再生方式