JPH04302433A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法、
特にＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ
）構造を有するＭＯＳ　形半導体装置の製造方法に関す
るものである。

【０００２】

【従来の技術】上述したＬＤＤ　構造を有するＭＯＳ　
形半導体装置を製造する一般的な方法は、所定の半導体
領域を形成したシリコン基板の表面にゲート酸化膜を形
成し、このゲート酸化膜の上にホトリソグラフの手法に
よってポリシリコンより成るゲート電極を選択的に形成
した後、このゲート電極をマスクとしてイオン注入を行
って低不純物濃度の第１のソースおよびドレイン領域を
形成し、さらにゲート電極の側面にＬＴＯ（Ｌｏｗ　Ｔ
ｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ）成膜し、さらにエ
ッチングしてサイドウォールを形成し、このサイドウォ
ールをマスクとしてイオン注入を行って前記第１のソー
スおよびドレイン領域と連続し、これよりも不純物濃度
の高い第２のソースおよびドレイン領域を形成してＬＤ
Ｄ　構造を得るようにしている。

【０００３】また、ゲート電極を構成するポリシリコン
の後酸化でサイドウォールを形成する方法も提案されて
いる。すなわち、この従来の製造方法ではゲート電極を
マスクとしてイオン注入を行って第１のソースおよびド
レイン領域を形成した後、酸化処理を施してゲート電極
を構成するポリシリコンを酸化してゲート電極の表面に
シリコン酸化膜を形成してサイドウォールを形成するよ
うにしている。

【０００４】

【発明が解決しようとする課題】上述した従来のＬＤＤ
　構造を有するＭＯＳ　形半導体装置の製造方法におい
ては、工程数が非常に多くスループットが悪い欠点があ
る。また、サイドウォールを形成する際にドライエッチ
ングが施されているが、シリコン基板および素子分離用
のＬＯＣＯＳ　酸化膜がプラズマに曝されてエッチング
され、ダメージを受ける欠点もある。さらに、サイドウ
ォールの幅の面内分布およびウエファ間分布が素子の微
細化に伴って問題となる。

【０００５】さらに、サイドウォールをポリシリコンの
後酸化で形成する方法では、低不純物濃度の第１のソー
スおよびドレイン領域を先に形成するとポリシリコンの
後酸化時に不純物濃度分布はシリコン基板の表面濃度が
高くなり、ＬＤＤ　構造として好ましくなくなる欠点が
ある。

【０００６】本発明の目的は、上述した従来の欠点を除
去し、工程数を少なくすることができるとともにポリシ
リコンの後酸化を行った後に、第１および第２のソース
およびドレイン領域を形成するようにしてＬＤＤ　構造
として良好な特性を有する半導体装置を製造することが
できる方法を提供しようとするものである。

【０００７】

【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基体の表面にゲート絶縁膜を形成
し、このゲート絶縁膜の上にポリシリコンより成るゲー
ト電極を選択的に形成し、このゲート電極を構成するポ
リシリコンを後酸化した後、半導体基体の表面に対して
傾斜した角度を成す方向からイオンを注入してゲート電
極の下側に達するように、低不純物濃度を有する第１の
ソースおよびドレイン領域を形成した後または形成する
以前に半導体基体の表面に垂直な方向からイオンを注入
してゲート電極の下側には達しないように高不純物濃度
を有する第２のソースおよびドレイン領域を、前記第１
のソースおよびドレイン領域と連続するように形成する
ことを特徴とするものである。

【０００８】本発明による半導体装置の製造方法の好適
な実施例においては、前記半導体基体の表面を（１００
）面にとり、この表面内に存在する（１１０）方向に、
半導体基体の表面に対して４０〜６０度の角度を以てイ
オンを注入して前記不純物濃度の低い第１のソースおよ
びドレイン領域を形成する。

【０００９】

【作用】このような本発明による半導体装置の製造方法
においては、ゲート電極を構成するポリシリコンを後酸
化した後、半導体基体の表面に対して斜めからイオン注
入を行ってゲート電極の下側まで達する低不純物濃度の
第１のソースおよびドレイン領域を形成するとともに半
導体基体の表面に対して垂直な方向からイオン注入を行
ってゲート電極の下側には達しない高不純物濃度の第２
のソースおよびドレイン領域を形成するようにしたので
、従来のようにサイドウォールを形成する工程を省くこ
とができ、したがって工程数を大幅に少なくすることが
でき、スループットを向上することができる。また、イ
オン注入は後酸化後に行うため、不純物分布が後酸化に
よって影響を受けることはなくなり、ＬＤＤ　構造とし
て最適な不純物濃度分布を得ることができる。

【００１０】また、半導体基体の表面を（１００）面に
とり、この表面内にある（１１０）方向に、半導体基体
の表面に対して４０〜６０度の傾斜角度でイオン注入を
行う場合には、チャンネリング効果によってイオンは半
導体基体の内部深くまで容易に到達するようになるので
、イオン注入のエネルギーを小さくすることができる。

【００１１】

【実施例】図１〜図５は本発明による半導体装置の製造
方法の一実施例の順次の工程における構造を示す断面図
である。図１に示すように、Ｐ−　シリコン基板１の表
面に素子分離を行うためのＬＯＣＯＳ　酸化膜２を形成
するとともにゲート酸化膜３を形成し、さらにこのゲー
ト酸化膜の上に周知のホトリソグラフの手法によってポ
リシリコンより成るゲート電極を選択的に形成する。本
例においては、シリコン基板１の表面を（１００）面に
とる。したがってこの表面内に（１１０）方向が存在す
るとともにこの表面に垂直な方向は（１００）方向とな
る。

【００１２】次に、ゲート電極４を構成するポリシリコ
ンを後酸化して、図２に示すようにゲート電極表面に３
０００〜５０００Åの厚さのシリコン酸化膜５を形成す
る。

【００１３】さらに、図３に示すようにシリコン基板１
の表面に対して角度θだけ傾斜した方向から燐イオンを
注入してゲート電極４の下側まで達するように第１のド
レイン領域６を形成する。この第１のドレイン領域６を
形成する際の注入イオンのドーズレートを、例えば５×
１０１３原子／ｃｍ２　と低くして、第１ドレイン領域
の不純物濃度を低くする。

【００１４】図６に示すようにシリコン基板１の表面は
（１００）面にとってあるので、（１１０）方向はこの
表面内に存在している。本例においては、この（１１０
）方向に、シリコン基板の表面に対して４０〜６０度の
角度だけ傾斜した方向からイオン注入を行う。このよう
な方向からイオン注入を行うと、チャンネリング効果、
特に面チャンネリング効果によってイオンは容易にシリ
コン基板の内部深くまで注入されるようになるため、イ
オン注入のエネルギーを小さくすることができ、したが
ってイオン注入装置を簡単とすることができるとともに
イオン注入の際のシリコン基板のダメージを軽減するこ
とができる。

【００１５】次に、図４に示すように、ゲート電極４に
関して、上述した第１のドレイン領域６を形成する場合
とは反対側から、同じく燐イオンを（１１０）方向に、
シリコン基板１の表面に対して４０〜６０度傾斜した方
向から５×１０１３原子／ｃｍ２　のドーズレートでイ
オン注入して不純物濃度の低い第１のソース領域７を形
成する。

【００１６】さらに、図５に示すようにシリコン基板１
の表面に垂直な方向から砒素イオンを、例えば５×１０
１５原子／ｃｍ２　のドーズレートでイオン注入して不
純物濃度の高い第２のドレインおよびソース領域８およ
び９を、第１のドレインおよびソース領域６および７と
それぞれ連続するように形成する。このように第２のド
レインおよびソース領域８および９を形成する際にはシ
リコン基板１の表面に対して垂直な方向からイオンを注
入するので、ゲート電極４の側面に形成されたシリコン
酸化膜５の部分はサイドウォールと同様の作用し、第２
のドレインおよびソース領域８および９はゲート電極４
の下側にまで達することはなく、ＬＤＤ構造が得られる
。

【００１７】本発明は上述した実施例だけに限定される
ものではなく、幾多の変形がかのうである。例えば、上
述した実施例においては、シリコン基板の表面を（１０
０）面にとり、この（１００）面内に含まれる（１１０
）方向に、シリコン基板の表面に対して４０〜６０度の
角度傾斜した方向からイオンを注入してチャンネリング
効果を利用して不純物濃度の低い第２のソースおよびド
レイン領域をゲート電極の下側まで達するように形成し
た。このようなチャンネリング効果を利用するとイオン
注入のエネルギーを低くすることができると云う効果が
得られるが、本発明はこのようなチャンネリング効果を
利用するものだけに限定されるものではない。

【００１８】また、上述した実施例では不純物濃度の低
い第１のソースおよびドレイン領域を形成した後に、不
純物濃度の高い第２のソースおよびドレイン領域を形成
するようにしたが、これらの形成順序を反対として最初
に不純物濃度の高い第２のソースおよびドレイン領域を
形成し、その後に不純物濃度の低い第１のソースおよび
ドレイン領域を形成することもできる。

【００１９】さらに、上述した実施例では、第１のソー
スおよびドレイン領域の不純物を燐とし、第２のソース
およびドレイン領域の不純物を砒素としたが、これらの
領域を全て同じ不純物で形成することもできる。

【００２０】

【発明の効果】上述した本発明による半導体装置の製造
方法によれば、従来のように不純物濃度の低い第１のソ
ースおよびドレイン領域を形成した後、サイドウォール
を形成して不純物濃度の高い第２のソースおよびドレイ
ン領域を形成するものではなく、ポリシリコンより成る
ゲート電極を後酸化した後に第１および第２のソースお
よびドレイン領域を形成するものであるから、工程数は
従来の方法に比べて約１０工程も少なくなり、スループ
ットを大幅に改善することができるとともに不純物分布
が後酸化によって影響を受けないのでＬＤＤ構造として
最適な不純物分布を得ることができる。また、ＬＴＯ成
膜およびドライエッチングよってサイドウォールを形成
する従来の方法と比較すると半導体基体およびＬＯＣＯ
Ｓ酸化膜がエッチングされるようなこともないとともに
微細化した場合のサイドウォール幅の面内分布およびウ
エファ間分布の問題も起こらず、実装密度が高く、素子
特性の良好な半導体集積回路を高い歩留りで製造するこ
とができる。

【００２１】また、第１のソースおよびドレイン領域を
形成する際に、（１１０）方向に、半導体基体の表面に
対して４０〜６０度の角度傾斜した方向からイオン注入
を行うようにした実施例においては、チャンネリング効
果によってイオン注入のエネルギーを小さくしても半導
体基体の内部に深くイオンを注入することができると云
う効果がある。

【図面の簡単な説明】

【図１】本発明による半導体装置の製造方法の一実施例
での製造工程においてゲート電極を形成した状態を示す
断面図である。

【図２】ゲート電極を後酸化してシリコン酸化膜を形成
した状態を示す断面図である。

【図３】斜めからイオンを注入して不純物濃度の低い第
１のドレイン領域を形成した状態を示す断面図である。

【図４】斜めからイオンを注入して不純物濃度の低い第
１のソース領域を形成した状態を示す断面図である。

【図５】シリコン基板の表面に垂直な方向からイオン注
入を行って不純物濃度の高い第２のソースおよびドレイ
ン領域を形成した状態を示す断面図である。

【図６】シリコン基板の表面に対して斜めからイオンを
注入する方向を示す線図的な斜視図である。

【符号の説明】

１　　シリコン基板 ３　　ゲート酸化膜 ４　　ゲート電極 ５　　シリコン酸化膜 ６　　第１のドレイン領域 ７　　第１のソース領域 ８　　第２のドレイン領域 ９　　第２のソース領域

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　半導体基体の表面にゲート絶縁膜を形
   成し、このゲート絶縁膜の上にポリシリコンより成るゲ
   ート電極を選択的に形成し、このゲート電極を構成する
   ポリシリコンを後酸化した後、半導体基体の表面に対し
   て傾斜した角度を成す方向からイオンを注入して少なく
   ともゲート電極の下側にまで達するように、低不純物濃
   度を有する第１のソースおよびドレイン領域を形成した
   後または形成する以前に半導体基体の表面に垂直な方向
   からイオンを注入してゲート電極の下側には達しないよ
   うに高不純物濃度を有する第２のソースおよびドレイン
   領域を、前記第１のソースおよびドレイン領域と連続す
   るように形成することを特徴とする半導体装置の製造方
   法。
2. 【請求項２】　　請求項１記載の半導体装置の製造方法
   において、前記半導体基体の表面を（１００）面にとり
   、この表面内に存在する（１１０）方向に、半導体基体
   の表面に対して４０〜６０度の角度を以てイオンを注入
   して前記不純物濃度の低い第１のソースおよびドレイン
   領域を形成することを特徴とする半導体装置の製造方法
   。