JPH04302462A - 送信用集積回路および受信用集積回路の製造方法 - Google Patents
送信用集積回路および受信用集積回路の製造方法Info
- Publication number
- JPH04302462A JPH04302462A JP9156991A JP9156991A JPH04302462A JP H04302462 A JPH04302462 A JP H04302462A JP 9156991 A JP9156991 A JP 9156991A JP 9156991 A JP9156991 A JP 9156991A JP H04302462 A JPH04302462 A JP H04302462A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- transmission
- semiconductor substrate
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は通信機に用いられる送
信用集積回路および受信用集積回路の製造方法に関する
。
信用集積回路および受信用集積回路の製造方法に関する
。
【０００２】
【従来の技術】半導体技術の進歩により、集積回路の高
速化が進み、かなり高い周波数帯域での通信を行う通信
機の送信用集積回路および受信用集積回路が実現される
ようになった。
速化が進み、かなり高い周波数帯域での通信を行う通信
機の送信用集積回路および受信用集積回路が実現される
ようになった。
【０００３】
【発明が解決しようとする課題】ところで、送信用集積
回路および受信用集積回路においては、僅か数ミリ平方
の半導体チップ上にトランジスタ、抵抗等の各素子が密
集配置されるので、各素子、信号線、電源線および接地
線等の配置が不適当であるとクロストーク等の障害が発
生し易い。このため、送信用集積回路および受信用集積
回路のマスクパターン設計は、細心の注意を必要とし、
多大なる設計工数を必要としていた。
回路および受信用集積回路においては、僅か数ミリ平方
の半導体チップ上にトランジスタ、抵抗等の各素子が密
集配置されるので、各素子、信号線、電源線および接地
線等の配置が不適当であるとクロストーク等の障害が発
生し易い。このため、送信用集積回路および受信用集積
回路のマスクパターン設計は、細心の注意を必要とし、
多大なる設計工数を必要としていた。
【０００４】この発明は上述した事情に鑑みてなされた
ものであり、送信用集積回路および受信用集積回路を実
現するに際し、これらの全体としての設計工数を低減す
ることを目的とする。
ものであり、送信用集積回路および受信用集積回路を実
現するに際し、これらの全体としての設計工数を低減す
ることを目的とする。
【０００５】
【課題を解決するための手段】請求項１に係る発明によ
る送信用集積回路および受信用集積回路の製造方法は、
半導体基板に対し、（ａ）送信回路および受信回路の各
一方のみに含まれる回路を構成するのに必要な素子群、
および（ｂ）送信回路および受信回路に共通に含まれる
回路を構成するのに必要な素子群を共に形成することに
より、配線形成処理前の半導体基板を製造し、該配線形
成処理前の半導体基板に送信回路用の配線パターンを形
成して送信用集積回路を製造し、該配線処理前の半導体
基板に受信回路用の配線パターンを形成して受信用集積
回路を製造することを特徴とする。
る送信用集積回路および受信用集積回路の製造方法は、
半導体基板に対し、（ａ）送信回路および受信回路の各
一方のみに含まれる回路を構成するのに必要な素子群、
および（ｂ）送信回路および受信回路に共通に含まれる
回路を構成するのに必要な素子群を共に形成することに
より、配線形成処理前の半導体基板を製造し、該配線形
成処理前の半導体基板に送信回路用の配線パターンを形
成して送信用集積回路を製造し、該配線処理前の半導体
基板に受信回路用の配線パターンを形成して受信用集積
回路を製造することを特徴とする。
【０００６】
【作用】上記方法によれば、配線形成に係る工程以外の
工程に係るマスクパターンを送信用集積回路と受信用集
積回路とで共用することができる。従って、送信用集積
回路および受信用集積回路の全体としてのマスクパター
ン設計工数が低減される。
工程に係るマスクパターンを送信用集積回路と受信用集
積回路とで共用することができる。従って、送信用集積
回路および受信用集積回路の全体としてのマスクパター
ン設計工数が低減される。
【０００７】
【実施例】以下、図１〜図３を参照し、この発明の一実
施例による送信用集積回路および受信用集積回路の製造
方法を説明する。まず、半導体基板に対し、拡散層の形
成処理、多結晶シリコンによる抵抗層の形成処理等を施
し、配線層形成前の素子群を形成する。これらの素子群
を図１に示す。この図において、１、２、３、４および
５は、各々、発振器用素子群、第１増幅器用素子群、第
２増幅器用素子群、第３増幅器用素子群および混合器用
素子群である。このようにして配線形成前の半導体基板
１００が得られる。
施例による送信用集積回路および受信用集積回路の製造
方法を説明する。まず、半導体基板に対し、拡散層の形
成処理、多結晶シリコンによる抵抗層の形成処理等を施
し、配線層形成前の素子群を形成する。これらの素子群
を図１に示す。この図において、１、２、３、４および
５は、各々、発振器用素子群、第１増幅器用素子群、第
２増幅器用素子群、第３増幅器用素子群および混合器用
素子群である。このようにして配線形成前の半導体基板
１００が得られる。
【０００８】この半導体基板１００に送信用集積回路に
対応したマスクパターンによる配線形成処理を施す、図
２に示す送信用集積回路が製造される。この図において
、搬送波発振器１Ｔ、バッファアンプ２Ｔ、バッファア
ンプ３Ｔおよびパワーアンプ４Ｔは、各々、図１におけ
る各素子群１〜４に対応しており、これらの各素子群に
送信用集積回路に対応した配線パターンが形成されるこ
とにより得られたものである。また、この配線形成処理
により、信号電極１１〜１４が形成されると共に、信号
電極１１および１２と搬送波発振器１Ｔの入力端とを接
続する配線パターン、搬送波発振器１Ｔの出力端とバッ
ファアンプ２Ｔの入力端とを接続する配線パターン、バ
ッファアンプ２Ｔの出力端とバッファアンプ３Ｔおよび
パワーアンプ４Ｔの各入力端とを接続する配線パターン
、パワーアンプ４Ｔの出力端と信号電極１３とを接続す
る配線パターン、およびバッファアンプ３Ｔの出力端と
信号電極１４とを接続する配線パターンが各々形成され
る。なお、図１における混合器用素子群５は送信用集積
回路にとって不要であるので、これと接地線とを短絡す
る配線パターンが形成されており、動作しないようにな
っている。
対応したマスクパターンによる配線形成処理を施す、図
２に示す送信用集積回路が製造される。この図において
、搬送波発振器１Ｔ、バッファアンプ２Ｔ、バッファア
ンプ３Ｔおよびパワーアンプ４Ｔは、各々、図１におけ
る各素子群１〜４に対応しており、これらの各素子群に
送信用集積回路に対応した配線パターンが形成されるこ
とにより得られたものである。また、この配線形成処理
により、信号電極１１〜１４が形成されると共に、信号
電極１１および１２と搬送波発振器１Ｔの入力端とを接
続する配線パターン、搬送波発振器１Ｔの出力端とバッ
ファアンプ２Ｔの入力端とを接続する配線パターン、バ
ッファアンプ２Ｔの出力端とバッファアンプ３Ｔおよび
パワーアンプ４Ｔの各入力端とを接続する配線パターン
、パワーアンプ４Ｔの出力端と信号電極１３とを接続す
る配線パターン、およびバッファアンプ３Ｔの出力端と
信号電極１４とを接続する配線パターンが各々形成され
る。なお、図１における混合器用素子群５は送信用集積
回路にとって不要であるので、これと接地線とを短絡す
る配線パターンが形成されており、動作しないようにな
っている。
【０００９】図２において、信号電極１１には送信すべ
き信号が入力され、信号電極１３はアンテナ（図示せず
）に接続される。そして、搬送波発振器１Ｔから送信す
べき信号によって変調された搬送波信号が出力され、こ
の搬送波信号はバッファアンプ２Ｔおよびパワーアンプ
４Ｔによって順次増幅され、信号電極１３からアンテナ
に供給される。また、信号電極１４および１２は集積回
路外部のＰＬＬ（位相同期ループ）制御集積回路（図示
せず）の入力端および出力端に各々接続される。このＰ
ＬＬ制御集積回路は、バッファアンプ２とよび３Ｔを介
して搬送波発振器１Ｔからの搬送波信号が供給され、こ
の搬送波信号の周波数の所定周波数からのずれに応じた
周波数制御電圧を発生する。この周波数制御電圧は信号
電極１２を介して搬送波発振器１Ｔに入力され、搬送波
周波数が一定となるように制御される。
き信号が入力され、信号電極１３はアンテナ（図示せず
）に接続される。そして、搬送波発振器１Ｔから送信す
べき信号によって変調された搬送波信号が出力され、こ
の搬送波信号はバッファアンプ２Ｔおよびパワーアンプ
４Ｔによって順次増幅され、信号電極１３からアンテナ
に供給される。また、信号電極１４および１２は集積回
路外部のＰＬＬ（位相同期ループ）制御集積回路（図示
せず）の入力端および出力端に各々接続される。このＰ
ＬＬ制御集積回路は、バッファアンプ２とよび３Ｔを介
して搬送波発振器１Ｔからの搬送波信号が供給され、こ
の搬送波信号の周波数の所定周波数からのずれに応じた
周波数制御電圧を発生する。この周波数制御電圧は信号
電極１２を介して搬送波発振器１Ｔに入力され、搬送波
周波数が一定となるように制御される。
【００１０】また、上記半導体基板１００に受信用集積
回路に対応したマスクパターンによる配線形成処理を施
すことにより、図３に示す受信用集積回路が製造される
。なお、この図において、上述した図２における信号電
極と対応する信号電極には同一の符号が付けられている
。この図において、局部発振器１Ｒ、バッファアンプ２
Ｒ、バッファアンプ３Ｒ、高周波増幅器４Ｒおよび混合
器５Ｒは、各々、図１における各素子群１〜５に対応し
ており、これらの各素子群に受信用集積回路に対応した
配線パターンが形成されることにより得られたものであ
る。また、この配線形成処理により、信号電極１２と局
部発振器１Ｒの入力端を接続する配線パターン、局部発
振器１Ｒの出力端とバッファアンプ２Ｒの入力端を接続
する配線パターン、バッファアンプ２Ｒの出力端とバッ
ファアンプ３Ｒの入力端および混合器５Ｒの第１入力端
とを接続する配線パターン、高周波増幅器４Ｒの出力端
と信号電極１５とを接続する配線パターン、信号電極１
３（アンテナ接続端）と高周波増幅器４Ｒの入力端とを
接続する配線パターン、混合器５Ｒの第２入力端と信号
電極１６とを接続する配線パターン、混合器５Ｒの出力
端と信号電極１７とを接続する配線パターン、およびバ
ッファアンプ３Ｒの出力端と信号電極１４とを接続する
配線パターンが各々形成される。
回路に対応したマスクパターンによる配線形成処理を施
すことにより、図３に示す受信用集積回路が製造される
。なお、この図において、上述した図２における信号電
極と対応する信号電極には同一の符号が付けられている
。この図において、局部発振器１Ｒ、バッファアンプ２
Ｒ、バッファアンプ３Ｒ、高周波増幅器４Ｒおよび混合
器５Ｒは、各々、図１における各素子群１〜５に対応し
ており、これらの各素子群に受信用集積回路に対応した
配線パターンが形成されることにより得られたものであ
る。また、この配線形成処理により、信号電極１２と局
部発振器１Ｒの入力端を接続する配線パターン、局部発
振器１Ｒの出力端とバッファアンプ２Ｒの入力端を接続
する配線パターン、バッファアンプ２Ｒの出力端とバッ
ファアンプ３Ｒの入力端および混合器５Ｒの第１入力端
とを接続する配線パターン、高周波増幅器４Ｒの出力端
と信号電極１５とを接続する配線パターン、信号電極１
３（アンテナ接続端）と高周波増幅器４Ｒの入力端とを
接続する配線パターン、混合器５Ｒの第２入力端と信号
電極１６とを接続する配線パターン、混合器５Ｒの出力
端と信号電極１７とを接続する配線パターン、およびバ
ッファアンプ３Ｒの出力端と信号電極１４とを接続する
配線パターンが各々形成される。
【００１１】送信用集積回路の場合と同様、信号電極１
４および１２は、集積回路外部のＰＬＬ制御集積回路に
入力端および出力端に接続され、局部発振器１Ｒの局部
発振周波数が一定になるように制御される。また、アン
テナによって受信された信号が信号電極１３を介して高
周波増幅器４Ｒに入力され、高周波増幅器４Ｒの出力信
号は信号電極１５を介して集積回路外部に出力され、Ｌ
Ｃフィルタ（図示せず）によって帯域制限され、信号電
極１６を介して混合器５Ｒの第２入力端に入力される。 この混合器５Ｒの第１入力端にはバッファアンプ２Ｒを
介して局部発振器１Ｒからの局部発振信号が入力される
。そして、混合器５Ｒから中間周波信号が出力され、信
号電極１７を介し、この受信用集積回路外部のＦＭ復調
回路へ供給される。
４および１２は、集積回路外部のＰＬＬ制御集積回路に
入力端および出力端に接続され、局部発振器１Ｒの局部
発振周波数が一定になるように制御される。また、アン
テナによって受信された信号が信号電極１３を介して高
周波増幅器４Ｒに入力され、高周波増幅器４Ｒの出力信
号は信号電極１５を介して集積回路外部に出力され、Ｌ
Ｃフィルタ（図示せず）によって帯域制限され、信号電
極１６を介して混合器５Ｒの第２入力端に入力される。 この混合器５Ｒの第１入力端にはバッファアンプ２Ｒを
介して局部発振器１Ｒからの局部発振信号が入力される
。そして、混合器５Ｒから中間周波信号が出力され、信
号電極１７を介し、この受信用集積回路外部のＦＭ復調
回路へ供給される。
【００１２】
【発明の効果】以上説明したように、この発明によれば
、送信用集積回路および受信用集積回路の全体としての
設計工数を低減することができるという効果が得られる
。
、送信用集積回路および受信用集積回路の全体としての
設計工数を低減することができるという効果が得られる
。
【図１】この発明の一実施例による送信用集積回路およ
び受信用集積回路の製造方法を説明する図である。
び受信用集積回路の製造方法を説明する図である。
【図２】同実施例における送信用集積回路を示す図であ
る。
る。
【図３】同実施例における受信用集積回路を示す図であ
る。
る。
１００ 配線形成前の半導体基板１００Ｔ
送信用集積回路 １００Ｒ 受信用集積回路
送信用集積回路 １００Ｒ 受信用集積回路
Claims (1)
- 【請求項１】 半導体基板に対し、（ａ）送信回路お
よび受信回路の各一方のみに含まれる回路を構成するの
に必要な素子群、および（ｂ）送信回路および受信回路
に共通に含まれる回路を構成するのに必要な素子群を共
に形成することにより、配線形成処理前の半導体基板を
製造し、該配線形成処理前の半導体基板に送信回路用の
配線パターンを形成して送信用集積回路を製造し、該配
線処理前の半導体基板に受信回路用の配線パターンを形
成して受信用集積回路を製造することを特徴とする送信
用集積回路および受信用集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156991A JPH04302462A (ja) | 1991-03-29 | 1991-03-29 | 送信用集積回路および受信用集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156991A JPH04302462A (ja) | 1991-03-29 | 1991-03-29 | 送信用集積回路および受信用集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04302462A true JPH04302462A (ja) | 1992-10-26 |
Family
ID=14030161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156991A Pending JPH04302462A (ja) | 1991-03-29 | 1991-03-29 | 送信用集積回路および受信用集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04302462A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128057A (en) * | 1980-11-17 | 1982-08-09 | Ball Corp | Monolithic microwave integrated circuit |
-
1991
- 1991-03-29 JP JP9156991A patent/JPH04302462A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128057A (en) * | 1980-11-17 | 1982-08-09 | Ball Corp | Monolithic microwave integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335566B1 (en) | Semiconductor device and an electronic device | |
| US5016260A (en) | Modulator and transmitter | |
| US7885624B2 (en) | Filter switching system and method | |
| US7095999B2 (en) | Signal processing semiconductor integrated circuit device | |
| US6980776B2 (en) | Transceiver apparatus | |
| JPS61150410A (ja) | チユ−ナ装置 | |
| WO2002043149A1 (fr) | Dispositif a semi-conducteur | |
| US3271685A (en) | Multipurpose molecular electronic semiconductor device for performing amplifier and oscillator-mixer functions including degenerative feedback means | |
| US5787339A (en) | Radiocommunication system operating in a time shared control | |
| GB1580867A (en) | Television tuner | |
| JPH04302462A (ja) | 送信用集積回路および受信用集積回路の製造方法 | |
| US7893796B2 (en) | High frequency device, power supply device and communication apparatus | |
| US6754478B1 (en) | CMOS low noise amplifier | |
| US5686868A (en) | Semiconductor integrated circuit having VCO coupled through capacitance and buffer circuits | |
| JP2011171415A (ja) | 半導体集積回路 | |
| US8222721B2 (en) | Integrated circuit suitable for use in radio receivers | |
| KR100864639B1 (ko) | 반도체 집적 회로 | |
| JP2003224487A (ja) | 高周波信号伝達装置とこれを用いた電子チューナ | |
| JP3712787B2 (ja) | Ｆｍ受信機 | |
| EP1120905A2 (en) | Output amplifier for a voltage controlled oscillator | |
| JPH0385925A (ja) | 中間周波信号処理回路 | |
| JP2985483B2 (ja) | モノリシック半導体集積回路化した周波数分周器 | |
| JPH0279516A (ja) | ダイレクトコンバージョン受信回路及びこの回路に用いられる圧電性薄膜共娠子の製造方法及びこの回路に用いられる圧電性薄膜共娠子フイルタの製造方法 | |
| US20040077120A1 (en) | High speed cross-point switch using SiGe HBT technology and methods | |
| JPH10256467A (ja) | シリコン高周波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981020 |