JPH04302598A - エントロピ符号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビ信号等の高能率
符号化装置に用いられるエントロピ符号化回路に関する
。

【０００２】

【従来の技術】図３に画像の高能率符号化装置の一構成
例を示す。入力端子２０１　から入力された画像信号は
、ＡＤ変換回路２０２　でＰＣＭ信号に変換され、予測
符号化回路２０３で予測符号化が行われ、可変長符号化
回路２０４　で可変長符号化される。可変長符号化され
た信号はバッファメモリ２０５　に書込まれ、伝送イン
タフェース２０６　で伝送路のインタフェース条件に合
うように処理されて出力端子２０７　から伝送路に送出
される。バッファメモリ２０５　は可変長符号化回路２
０４　から出力される情報量を平滑化するために用いら
れ、バッファメモリ２０５　がオーバフローやアンダフ
ローしないようにバッファメモリ２０５　のバッファメ
モリ占有量によって予測符号化回路２０３　の量子化特
性や可変長符号化回路２０４　の符号パターンを変えて
、可変長符号化回路２０４　から出力される情報量の平
均値が一定になるように制御される。

【０００３】図３に示す高能率符号化装置で例えばＨＤ
ＴＶ信号を符号化する場合に、ＡＤ変換回路２０２　か
ら出力されるＰＣＭ信号のデータ速度が非常に早いので
（ＡＤ変換時のサンプリング周波数は約７４ＭＨｚ）、
通常、あとの処理は処理速度を下げるために並列処理を
行う。例えば、可変長符号化を４並列処理で行うとする
と、従来は図４に示す構成をとっていた。すなわち、可
変長符号器２１〜２４で可変長符号化されたデータは、
多重化回路８で多重化され、バッファメモリ３１〜３４
に書込まれる。このときに、バッファメモリ３１〜３４
への書込みを７４ＭＨｚ　のクロックで行えれば問題な
いが、バッファメモリ３１〜３４への書込みも可変長符
号器２１〜２４の処理クロックである７４／４ＭＨｚ　
で行おうとすると、多重化回路８での多重化処理は時間
方向ではなくてビット方向に多重化するしかない。した
がって、可変長符号の最大語長を１６ビットとすると、
バッファメモリ３１〜３４の書込みは１クロック当たり
１６×４＝６４ビットずつ行うことになる。

【０００４】

【発明が解決しようとする課題】したがって、図４に示
す従来構成では、並列処理を行う場合に可変長符号の最
大語長を大きくしたり、並列処理の数を増やそうとする
と、多重化回路やバッファメモリのデータ転送のビット
数が著しく大きくなってハードウェアを実現する上で問
題となっていた。

【０００５】本発明は、このような欠点を除去するもの
で、並列処理の数が増加しても比較的簡素なハードウェ
アで実現できるエントロピ符号化回路を提供することを
目的とする。

【０００６】

【課題を解決するための手段】本発明は、画像入力デー
タの可変長符号化処理を並列に実行してｎ個の符号化デ
ータを生成する可変長符号器と、この可変長符号器で生
成された符号化データを格納するバッファメモリと、上
記可変長符号器の出力する情報量をこのバッファメモリ
のメモリ占有量に応じて制御する情報量制御信号を生成
する制御手段とを備えたエントロピ符号化回路において
、上記バッファメモリは、上記可変長符号器のそれぞれ
に対応して設けられた上記ｎ個のバッファメモリで構成
され、現在読み出し中のラインの次のラインの先頭デー
タの書き込みアドレスを記憶するアドレス記憶手段およ
びこのアドレス記憶手段の内容を参照して格納された符
号化データをブロックごとに区切って順番に読出すデー
タ読出手段を含み、上記制御手段は、上記バッファメモ
リのそれぞれのバッファメモリ占有量を加算してバッフ
ァメモリ占有量の総量を演算し、この演算値を情報量制
御信号として生成する手段を含むことを特徴とする。

【０００７】ここで、上記データ読出手段は、上記アド
レス記憶手段に格納されている書き込みアドレスと現在
読み出し中のアドレスとの一致を検出する比較器と、こ
の比較器が一致を検出するときに現在読み出し中のライ
ンの内容を一時記憶するバッファメモリからのデータ出
力を禁止し、次のラインの内容を記憶するバッファメモ
リのデータ読出手段を起動しかつデータ出力禁止状態を
解除する回路手段を備えることが望ましい。

【０００８】

【作用】現在読み出し中のラインの次のラインの先頭デ
ータの書き込みアドレスと現在読み出し中のアドレスと
の一致を検出すると現在読み出し中のラインの内容を一
時記憶するバッファメモリからのデータ出力を禁止し、
次のラインの内容を記憶するバッファメモリのデータ読
出手段を起動しかつデータ出力禁止状態を解除する。こ
れにより可変長符号器のそれぞれに対応して設けられた
バッファメモリに格納された符号化データをブロックご
とに区切って順番に読出す。

【０００９】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの実施例の構成を示すブロック
図である。図１で、入力端子１１〜１４は入力データが
入力される端子で４個の可変長符号器２１〜２４に接続
されている。可変長符号器２１〜２４の２つの出力はバ
ッファメモリ３１〜３４のそれぞれの２つの入力端ａ、
ｂに接続されている。バッファメモリ３１〜３４の制御
信号が入出力される２つの端子ｃ、ｄは相互に接続され
、バッファメモリ３１の端子ｃがバッファメモリ３２の
端子ｄに、バッファメモリ３２の端子ｃがバッファメモ
リ３３の端子ｄに、バッファメモリ３３の端子ｃがバッ
ファメモリ３４の端子ｄに、バッファメモリ３４の端子
ｃがバッファメモリ３１の端子ｄにそれぞれ接続されて
いる。バッファメモリ３１〜３４の読出しデータが出力
される出力端子ｅは互いに接続されて出力端子５にも接
続されている。入力端子６は伝送インタフェース側から
送られてくるバッファメモリの読出しクロックが入力さ
れる端子で、バッファメモリ３１〜３４のすべての入力
端子ｆに接続されている。バッファメモリ３１〜３４の
バッファメモリ占有量を出力する出力端子ｇはそれぞれ
加算器４の４つの入力に接続され、加算器４の出力は出
力端子７に接続されている。

【００１０】図２はバッファメモリ３１〜３４の一構成
例で、入出力端子ａ〜ｇはバッファメモリ３１〜３４の
入出力端子ａ〜ｇに対応している。図２で、入力端子ａ
は可変長符号化データが入力される端子で、メモリ１０
１　の入力に接続され、メモリ１０１　の出力はライン
ドライバ１０２　を介して出力端子ｅに接続され、ここ
からバッファメモリ３１〜３４の読出しデータが出力さ
れる。入力端子ｂはバッファメモリ３１〜３４の書込み
クロックが入力される端子で、メモリ１０１　と書込み
アドレスカウンタ１０３　のクロック入力に接続れてい
る。書込みアドレスカウンタ１０３　の出力はメモリ１
０１　、メモリ１０５　および減算器１０６　に接続さ
れている。入力端子ｆはバッファメモリ３１〜３４の読
出しクロックが入力される端子で、メモリ１０１　と読
出しアドレスカウンタ１０４　のクロック入力に接続さ
れている。 読出しアドレスカウンタ１０４　の出力はメモリ１０１
　、減算器１０６　および比較器１０７　の一方の入力
に接続され、比較器１０７のもう一方の入力にはメモリ
１０５　の出力が接続されている。比較器１０７　の出
力はラインドライバ１０２　の制御信号入力、読出しア
ドレスカウンタ１０４　の制御信号入力および出力端子
ｃに接続されている。入力端子ｄはメモリ１０５　の制
御信号が入力される端子で、メモリ１０５　の制御信号
入力に接続されている。減算器１０６　の出力は出力端
子ｇに接続されている。

【００１１】すなわち、この実施例は、図１および図２
に示すように、画像入力データの可変長符号化処理を並
列に実行して４個の符号化データを生成する可変長符号
器２１〜２４と、この可変長符号器２１〜２４で生成さ
れた符号化データを格納するバッファメモリ３１〜３４
と、可変長符号器２１〜２４の出力する情報量をこのバ
ッファメモリ３１〜３４のメモリ占有量に応じて制御す
る情報量制御信号を生成する制御手段とを備え、ここで
、バッファメモリ３１〜３４は、上記可変長符号器２１
〜２４のそれぞれに対応して設けられた４個のバッファ
メモリ３１〜３４で構成され、現在読み出し中のライン
の次のラインの先頭データの書き込みアドレスを記憶す
るアドレス記憶手段であるメモリ１０５　およびこのア
ドレス記憶手段の内容を参照して格納された符号化デー
タをブロックごとに区切って順番に読出すデータ読出手
段を含み、上記制御手段は、バッファメモリ３１〜３４
のそれぞれのバッファメモリ占有量を加算してバッファ
メモリ占有量の総量を演算し、この演算値を情報量制御
信号として生成する手段である加算器４を含む。ここで
、上記データ読出手段は、上記アドレス記憶手段に格納
されている書き込みアドレスと現在読み出し中のアドレ
スとの一致を検出する比較器１０７　と、この比較器１
０７　が一致を検出するときに現在読み出し中のライン
の内容を一時記憶するバッファメモリ３１〜３４からの
データ出力を禁止し、次のラインの内容を記憶するバッ
ファメモリ３１〜３４のデータ読出手段を起動しかつデ
ータ出力禁止状態を解除する回路手段であるラインドラ
イバ１０２　、入力端子ｄおよび出力端子ｃを備える。

【００１２】次に、この実施例の動作をＨＤＴＶ信号を
予測符号化した信号を４並列演算で可変長符号化する場
合につき説明する。並列演算の単位は１ラインとする。 図１で、入力端子１１〜１４からそれぞれ１ライン分ず
つの予測符号化データが入力され、可変長符号器２１〜
２４で可変長符号化される。符号化データとバッファメ
モリ３１〜３４への書込みクロックが各可変長符号器か
ら出力され、バッファメモリ３１〜３４に入力される。 バッファメモリ３１〜３４からの読出しは、入力端子６
から入力される読出しクロックによって行われ、読出し
データは出力端子５から出力される。このときに、１ラ
イン分ずつのデータがバッファメモリ３１〜３４から順
番に読出されるが、バッファメモリ３１〜３４の出力端
子ｅどうしはデータバスで結ばれ、このデータバス上で
バッファメモリ３１〜３４の読出しデータの多重化が行
われる。バッファメモリ３１〜３４の制御に使われるバ
ッファメモリ占有量は、バッファメモリ３１〜３４の各
バッファメモリの占有量を加算器４で加算して出力端子
７から出力される。この信号を使って前段の予測符号化
部の量子化特性や可変長符号器２１〜２４の符号パター
ン等を変えることにより、バッファメモリ３１〜３４が
オーバフローやアンダフローしないように制御すること
ができる。

【００１３】次に、バッファメモリ３１〜３４の各バッ
ファメモリでの書込みと読出し動作について説明する。 図２で、入力端子ａから入力された符号化データは入力
端子ｂから入力された書込みクロックによってメモリ１
０１　に書込まれる。このときに、書込みアドレスは書
込みアドレスカウンタ１０３　で作られるが、可変長符
号の区切りである１ラインごとにその先頭データの書込
むアドレスをメモリ１０５　に記憶しておく。バッファ
メモリ３１〜３４のデータは、入力端子ｆから入力され
る読出しクロックによって読出される。今、バッファメ
モリ３１の中のメモリ１０１　からあるラインのデータ
が読出されているとする。メモリ１０５　には、メモリ
１０１　から現在読出されているラインの次のラインの
先頭データの書込みアドレスが出力されていて比較器１
０７　で読出しアドレスカウンタ１０４　の値がメモリ
１０５　の出力値と一致しているかどうかをみている。 読出しアドレスカウンタ１０４　の値がメモリ１０５　
の出力値と一致すると比較器１０７　から出力される判
定信号が「Ｈ」レベルになり、この信号によってライン
ドライバ１０２　の出力がハイ・インピーダンス状態に
なり、読出しアドレスカウンタ１０４　のカウンタアッ
プが停止し、この状態が入力端子ｄに「Ｈ」レベル信号
が入力されるまで保持される。また、比較器１０７　の
判定信号は出力端子ｃから出力され、バッファメモリ３
２の入力端子ｄに入力される。バッファメモリ占有量は
、書込みアドレスカウンタ１０３　の値から読み出しア
ドレスカウンタ１０４　の値を減算器１０６　で減算さ
れて出力端子ｇから出力される。

【００１４】バッファメモリ３２では、バッファメモリ
３１からデータが読出されている間はメモリ１０５　と
読出しアドレスカウンタ１０４　の値が一致した状態に
なっていて、ラインドライバ１０２　はハイ・インピー
ダンス状態、読出しアドレスカウンタ１０４　は停止し
ている。バッファメモリ３１が１ライン分のデータを読
出し終えると、前述のようにバッファメモリ３１の出力
端子ｃから「Ｈ」レベルの信号がバッファメモリ３２の
入力端子ｄに入力され、メモリ１０５　の出力データが
１つ更新され、１ライン先の先頭データの書込みアドレ
スのアドレスが出力される。すると読出しアドレスカウ
ンタ１０４　の値とメモリ１０５　の出力値とが一致し
なくなるので比較器１０７　の出力が「Ｌ」レベルにな
り、読出しアドレスカウンタ１０４　が入力端子ｆから
入力される読出しクロックによってカウンタアップされ
るとともに、ラインドライバ１０２　がハイ・インピー
ダンス状態から復帰し、出力端子ｅにメモリ１０１　の
読出しデータが出力されるようになる。以下同様に、バ
ッファメモリ３２から１ライン分の読出しが終わると、
バッファメモリ３３から読出しが行われ、バッファメモ
リ３４、３１と順番に読出されていく。

【００１５】図５にバッファメモリ３１〜３４への書込
みタイミングを示す。図５で（１）　〜（４）はそれぞ
れバッファメモリ３１〜３４の書込みタイミングを示し
、■〜■はＨＤＴＶ信号のライン番号を示す。ここでは
第１〜４ラインの符号化データをバッファメモリ３１〜
３４にそれぞれ書込む場合を示している。斜線部分は書
込み停止区間である。ＴＷは書込み周期で、ここでは４
ライン分の時間となる。すなわち、各可変長符号器は４
ライン分の時間を使って１ライン分のデータを可変長符
号化してバッファメモリ３１〜３４に書込んでいる。図
６はバッファメモリ３１〜３４から読出されたデータが
データバス上で多重化されて出力端子５から出力される
ときのタイミングを示す。 ＴＲｎ（ｎ＝１、２、…）は４ライン分のデータを読出
す時間である。

【００１６】可変長符号の最大符号長が１６ビットでバ
ッファメモリ３１〜３４への書込み・読出しデータが１
６ビット／サンプルとすると、バッファメモリ３１〜３
４がオーバフローやアンダフローしないためにはＴＲｎ
の平均値がＴＷとならなければならないが、それはあく
まで平均値であって、ＴＲｎは最大ＴＷ×４（４ライン
分のデータがすべて１６ビットの可変長符号に変換され
た場合）　となる。したがって、図４に示した従来の構
成では可変長符号器２１〜２４の出力データを図６のよ
うに多重化してバッファメモリ３１〜３４に書込もうと
すると、６４ビット／サンプルで書込まなければならな
いが、図１に示す構成では１６ビット／サンプルでバッ
ファメモリ３１〜３４への書込み・読出しを行うことが
できる。

【００１７】

【発明の効果】本発明は、以上説明したように、処理速
度を下げるために可変長符号化を並列処理で行った場合
に、バッファメモリの書込み・読出しの１サンプル当た
りのデータビット数を増やさずに、しかも、バッファメ
モリの書込み速度を並列処理の速度で行える効果がある
。

【図面の簡単な説明】

【図１】　　本発明実施例の構成を示すブロック構成図
。

【図２】　　図１のバッファメモリの構成を示すブロッ
ク構成図。

【図３】　　画像の高能率符号化装置の構成を示すブロ
ック構成図。

【図４】　　従来例の構成を示すブロック構成図。

【図５】　　本発明実施例の動作を示すタイムチャート
。

【図６】　　本発明実施例の動作を示すタイムチャート
。

【符号の説明】

４　　　　加算器 ５、７　　　　出力端子 ６　　　　入力端子 ８　　　　多重化回路 １１〜１４　　　　入力端子 ２１〜２４　　　　可変長符号器 ３１〜３４　　　　バッファメモリ １０１　、１０５　　　　　メモリ １０２　　　　　ラインドライバ １０３　　　　　書込みアドレスカウンタ１０４　　　
　　読出しアドレスカウンタ１０６　　　　　減算器 １０７　　　　　比較器 ２０１　　　　　入力端子 ２０２　　　　　ＡＤ変換回路 ２０３　　　　　予測符号化回路 ２０４　　　　　可変長符号化回路 ２０５　　　　　バッファメモリ ２０６　　　　　伝送インタフェース ２０７　　　　　出力端子 ａ、ｂ、ｄ、ｆ　　　　入力端子 ｃ、ｅ、ｇ　　　　出力端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　画像入力データの可変長符号化処理を
   並列に実行してｎ個の符号化データを生成する可変長符
   号器と、この可変長符号器で生成された符号化データを
   格納するバッファメモリと、上記可変長符号器の出力す
   る情報量をこのバッファメモリのメモリ占有量に応じて
   制御する情報量制御信号を生成する制御手段とを備えた
   エントロピ符号化回路において、上記バッファメモリは
   、上記可変長符号器のそれぞれに対応して設けられた上
   記ｎ個のバッファメモリで構成され、現在読み出し中の
   ラインの次のラインの先頭データの書き込みアドレスを
   記憶するアドレス記憶手段およびこのアドレス記憶手段
   の内容を参照して格納された符号化データをブロックご
   とに区切って順番に読出すデータ読出手段を含み、上記
   制御手段は、上記バッファメモリのそれぞれのバッファ
   メモリ占有量を加算してバッファメモリ占有量の総量を
   演算し、この演算値を情報量制御信号として生成する手
   段を含むことを特徴とするエントロピ符号化回路。
2. 【請求項２】　　上記データ読出手段は、上記アドレス
   記憶手段に格納されている書き込みアドレスと現在読み
   出し中のアドレスとの一致を検出する比較器と、この比
   較器が一致を検出するときに現在読み出し中のラインの
   内容を一時記憶するバッファメモリからのデータ出力を
   禁止し、次のラインの内容を記憶するバッファメモリの
   データ読出手段を起動しかつデータ出力禁止状態を解除
   する回路手段を備えた請求項１記載のエントロピ符号化
   回路。