JPH04302865A - 符号化方法及び装置 - Google Patents
符号化方法及び装置Info
- Publication number
- JPH04302865A JPH04302865A JP3093031A JP9303191A JPH04302865A JP H04302865 A JPH04302865 A JP H04302865A JP 3093031 A JP3093031 A JP 3093031A JP 9303191 A JP9303191 A JP 9303191A JP H04302865 A JPH04302865 A JP H04302865A
- Authority
- JP
- Japan
- Prior art keywords
- dsv
- word
- code
- cds
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の目的〕
【0001】
【産業上の利用分野】本発明は磁気記録再生装置に係わ
り、特に映像信号等のデジタル信号を符号ワードに変換
して記録再生する際の符号化方式に関する。
り、特に映像信号等のデジタル信号を符号ワードに変換
して記録再生する際の符号化方式に関する。
【0002】
【従来の技術】相関のある信号、例えばカラ−映像信号
をサンプリングして1サンプル当たりmビット、例えば
8ビット(1ワ−ド)のデジタルデ−タに変換した後、
これをビデオテ−プレコ−ダ(VTR)に記録して再生
する装置が開発されている。このような装置にて、8ビ
ットのデ−タをそのまま記録すると、その時の記録信号
の2値レベルである“1”と“0”は均一に現れないた
め、往々にして直流分を含んでしまう。ところが、一般
の磁気記録再生装置の磁気ヘッドでは、再生時前記直流
分を再生することができないため、記録時、記録信号が
前記直流分を含まないようにするエンコ−ディングが記
録信号に対してなされることになる。
をサンプリングして1サンプル当たりmビット、例えば
8ビット(1ワ−ド)のデジタルデ−タに変換した後、
これをビデオテ−プレコ−ダ(VTR)に記録して再生
する装置が開発されている。このような装置にて、8ビ
ットのデ−タをそのまま記録すると、その時の記録信号
の2値レベルである“1”と“0”は均一に現れないた
め、往々にして直流分を含んでしまう。ところが、一般
の磁気記録再生装置の磁気ヘッドでは、再生時前記直流
分を再生することができないため、記録時、記録信号が
前記直流分を含まないようにするエンコ−ディングが記
録信号に対してなされることになる。
【0003】このような記録時のエンコ−ディングは、
記録信号のDSV(DigitalSum Vari
ation)値がなるべく小さくなるようにする処理で
ある。ここで、DSVとは2値レベルの“1”、“0”
を夫々+1、−1に対応させて積分した値であって、こ
のDSVは任意の時点或いは期間について値を持つもの
である。そして、連続する2値信号について初めからD
SVを求めた場合、そのDSVが限りなく増加或いは減
少するならば、その信号は直流分を持つことになり、前
記DSVが有界ならば直流分を持たないことになる。
記録信号のDSV(DigitalSum Vari
ation)値がなるべく小さくなるようにする処理で
ある。ここで、DSVとは2値レベルの“1”、“0”
を夫々+1、−1に対応させて積分した値であって、こ
のDSVは任意の時点或いは期間について値を持つもの
である。そして、連続する2値信号について初めからD
SVを求めた場合、そのDSVが限りなく増加或いは減
少するならば、その信号は直流分を持つことになり、前
記DSVが有界ならば直流分を持たないことになる。
【0004】図11は上記のようなカラ−映像信号をデ
ジタル化してVTRに記録再生する磁気記録再生装置の
従来例を示したブロック図である。入力端子1から入力
された映像信号はA/D変換器2により8ビットのパラ
レルデジタル信号となってDSVコントロ−ルエンコ−
ディング回路103に供給される。このエンコ−ディン
グ回路103では、前述したように各8ビットのデ−タ
ワ−ドが所定の規則によって並べ変えられて作成される
1ワ−ド8ビットのワ−ドに置換される。この場合、置
換されるワ−ドは、例えばROMに記憶されており、対
応するナチュラルバイナリ−コ−ドでそのアドレスを指
定することにより前記ROMから置換ワードが読み出さ
れて、入力データがワ−ドに置換されるようになってい
る。こうして、エンコ−ディング回路103にて置換さ
れたワ−ドは反転処理回路104に入力される。この反
転処理回路104は例えば1ワ−ド毎にそのワ−ドとコ
ンプリメンタリ−なワ−ドに置換する。
ジタル化してVTRに記録再生する磁気記録再生装置の
従来例を示したブロック図である。入力端子1から入力
された映像信号はA/D変換器2により8ビットのパラ
レルデジタル信号となってDSVコントロ−ルエンコ−
ディング回路103に供給される。このエンコ−ディン
グ回路103では、前述したように各8ビットのデ−タ
ワ−ドが所定の規則によって並べ変えられて作成される
1ワ−ド8ビットのワ−ドに置換される。この場合、置
換されるワ−ドは、例えばROMに記憶されており、対
応するナチュラルバイナリ−コ−ドでそのアドレスを指
定することにより前記ROMから置換ワードが読み出さ
れて、入力データがワ−ドに置換されるようになってい
る。こうして、エンコ−ディング回路103にて置換さ
れたワ−ドは反転処理回路104に入力される。この反
転処理回路104は例えば1ワ−ド毎にそのワ−ドとコ
ンプリメンタリ−なワ−ドに置換する。
【0005】即ち、前記反転処理回路104では、ある
ワ−ドはそのまま出力され、それに続く1ワ−ドは“1
”と“0”とが全く反転された状態のワ−ドに置換され
る。例えば、CDS値が−2のデ−タワ−ド(DSVC
C)〔00110001〕が反転されるとすると、これ
は〔11001110〕に変換される。このデ−タワ−
ドのCDS値は+2である。即ち、エンコ−ディング回
路103から入力されるワ−ドのコンプリメンタリなワ
−ドは元のワ−ドに対してCDSの正負の極性が反対に
なるワ−ドである。こうして、反転処理回路104から
は入力時のままのワ−ドと反転されたワ−ドとが交互に
出力されることになり、入力カラ−映像信号が相関の強
い信号であることを考えれば、この反転処理回路104
の出力デ−タワ−ドのDSVを計算すると、その値は「
0」に収束する方向になることは容易に理解される。こ
の反転処理回路104から出力されるワ−ドはパラレル
/シリアル変換器105に供給されて、シリアルデ−タ
に変換される。即ち、8ビットのパラレルデ−タがシリ
アルデ−タに変換され、これがVTR11に供給される
。このVTR11では、カラ−映像信号の1フィ−ルド
分のデ−タが複数本のトラックとしてテ−プ上に記録さ
れる。ここで、上記CDS値とは符号デ−タの“1”を
+1、“0”を−1と做して、1ワ−ドの符号デ−タの
総和を取った値をいい、符号の重みと呼ばれるものであ
る。従って前記DSV値とはこのCDS値の累積値のこ
とになる。
ワ−ドはそのまま出力され、それに続く1ワ−ドは“1
”と“0”とが全く反転された状態のワ−ドに置換され
る。例えば、CDS値が−2のデ−タワ−ド(DSVC
C)〔00110001〕が反転されるとすると、これ
は〔11001110〕に変換される。このデ−タワ−
ドのCDS値は+2である。即ち、エンコ−ディング回
路103から入力されるワ−ドのコンプリメンタリなワ
−ドは元のワ−ドに対してCDSの正負の極性が反対に
なるワ−ドである。こうして、反転処理回路104から
は入力時のままのワ−ドと反転されたワ−ドとが交互に
出力されることになり、入力カラ−映像信号が相関の強
い信号であることを考えれば、この反転処理回路104
の出力デ−タワ−ドのDSVを計算すると、その値は「
0」に収束する方向になることは容易に理解される。こ
の反転処理回路104から出力されるワ−ドはパラレル
/シリアル変換器105に供給されて、シリアルデ−タ
に変換される。即ち、8ビットのパラレルデ−タがシリ
アルデ−タに変換され、これがVTR11に供給される
。このVTR11では、カラ−映像信号の1フィ−ルド
分のデ−タが複数本のトラックとしてテ−プ上に記録さ
れる。ここで、上記CDS値とは符号デ−タの“1”を
+1、“0”を−1と做して、1ワ−ドの符号デ−タの
総和を取った値をいい、符号の重みと呼ばれるものであ
る。従って前記DSV値とはこのCDS値の累積値のこ
とになる。
【0006】その後、VTR11にて上記の如くして記
録されたテ−プが再生され、得られた再生デ−タはシリ
アル/パラレル変換器107にて8ビットのパラレルデ
−タに変換された後、このパラレルデ−タがワ−ド単位
で逆反転処理回路108に入力される。逆反転処理回路
108は入力されるワ−ドを記録時の反転処理回路10
4の処理とは逆の処理にて変換し、記録時コンプリメン
タリなワ−ドを元のワ−ドに戻す。こうして、逆反転処
理回路108にて元のワ−ドに戻されたワ−ドはDSV
コントロ−ルデコ−ディング回路109に入力される。 このDSVコントロ−ルデコ−ディング回路109は記
録系のエンコ−ディング回路103の処理とは全く逆の
処理を入力ワードに対してすることになり、入力ワード
を元のデジタルデ−タに戻す。このため、前記DSVコ
ントロ−ルデコ−ディング回路109はRAMを有して
おり、この回路109から得られるワ−ドは元のナチュ
ラルバイナリコ−ドになる。このナチュナルバイナリコ
ードはD/A変換器50に入力される。D/A変換器5
0は入力デジタルデ−タをアナログのカラ−映像信号に
変換し、これが出力端子60に導出される。
録されたテ−プが再生され、得られた再生デ−タはシリ
アル/パラレル変換器107にて8ビットのパラレルデ
−タに変換された後、このパラレルデ−タがワ−ド単位
で逆反転処理回路108に入力される。逆反転処理回路
108は入力されるワ−ドを記録時の反転処理回路10
4の処理とは逆の処理にて変換し、記録時コンプリメン
タリなワ−ドを元のワ−ドに戻す。こうして、逆反転処
理回路108にて元のワ−ドに戻されたワ−ドはDSV
コントロ−ルデコ−ディング回路109に入力される。 このDSVコントロ−ルデコ−ディング回路109は記
録系のエンコ−ディング回路103の処理とは全く逆の
処理を入力ワードに対してすることになり、入力ワード
を元のデジタルデ−タに戻す。このため、前記DSVコ
ントロ−ルデコ−ディング回路109はRAMを有して
おり、この回路109から得られるワ−ドは元のナチュ
ラルバイナリコ−ドになる。このナチュナルバイナリコ
ードはD/A変換器50に入力される。D/A変換器5
0は入力デジタルデ−タをアナログのカラ−映像信号に
変換し、これが出力端子60に導出される。
【0007】しかし、上記のような従来の信号処理系に
は以下に述べるような欠点がある。即ち、上記従来の信
号処理系で電送される符号の帯域は低域から高域まで広
く存在しているため、(1)映像信号に変化が続く場合
DSV値が発散して記録信号にDC成分及び低周波エネ
ルギ−がかなり存在することになり、磁気ヘッドの特性
が良くない部分を使用しなければならなくなって、再生
時のエラーレートが多くなる問題点がある。又、前記映
像信号に変化が無くそのレベルが同様の場合でも1ワ−
ド単位の反転を行うため、最大磁化反転間隔Tmaxが
大きくなって、記録信号のDC成分及び低周波エネルギ
−を大きくしてしまい、同様に記録再生時のエラーレー
トが多くなるという問題点がある。更に、最小磁化反転
間隔Tminとデータクロック周期Tが同一であるため
、デンシティレシオDRが1になって、記録信号に高域
成分が含まれることが非常に多く、磁気ヘッドの特性が
良くない部分を使用しなければならなくなって、この点
からも記録再生時のエラーレートが多くなるという問題
点がある。結局、従来の磁気記録再生装置ではVTR1
1に記録する信号の帯域が広いため、記録再生映像信号
の品質を悪くしてしまうという欠点があった。
は以下に述べるような欠点がある。即ち、上記従来の信
号処理系で電送される符号の帯域は低域から高域まで広
く存在しているため、(1)映像信号に変化が続く場合
DSV値が発散して記録信号にDC成分及び低周波エネ
ルギ−がかなり存在することになり、磁気ヘッドの特性
が良くない部分を使用しなければならなくなって、再生
時のエラーレートが多くなる問題点がある。又、前記映
像信号に変化が無くそのレベルが同様の場合でも1ワ−
ド単位の反転を行うため、最大磁化反転間隔Tmaxが
大きくなって、記録信号のDC成分及び低周波エネルギ
−を大きくしてしまい、同様に記録再生時のエラーレー
トが多くなるという問題点がある。更に、最小磁化反転
間隔Tminとデータクロック周期Tが同一であるため
、デンシティレシオDRが1になって、記録信号に高域
成分が含まれることが非常に多く、磁気ヘッドの特性が
良くない部分を使用しなければならなくなって、この点
からも記録再生時のエラーレートが多くなるという問題
点がある。結局、従来の磁気記録再生装置ではVTR1
1に記録する信号の帯域が広いため、記録再生映像信号
の品質を悪くしてしまうという欠点があった。
【0008】
【発明が解決しようとする課題】従来のアナログ映像信
号をデジタル信号とし、更にこれを符号化してVTRに
記録再生する磁気記録再生装置では、DSV値が発散し
たり、或いは最大磁化反転間隔Tmaxが大きいため、
記録信号にDC成分及び大きな低周波成分が含まれて、
再生時のエラ−レ−トが大きくなって画像品質を悪化さ
せるという欠点があった。又、デンシティレシオDRが
1であったため、記録信号に高域成分が非常に多くなり
、これにより記録再生時のエラ−レ−トが増大して、上
記に加えて画像品質を悪くするという欠点があった。
号をデジタル信号とし、更にこれを符号化してVTRに
記録再生する磁気記録再生装置では、DSV値が発散し
たり、或いは最大磁化反転間隔Tmaxが大きいため、
記録信号にDC成分及び大きな低周波成分が含まれて、
再生時のエラ−レ−トが大きくなって画像品質を悪化さ
せるという欠点があった。又、デンシティレシオDRが
1であったため、記録信号に高域成分が非常に多くなり
、これにより記録再生時のエラ−レ−トが増大して、上
記に加えて画像品質を悪くするという欠点があった。
【0009】そこで本発明は上記の欠点を除去するもの
で、DSV値を有界として小さく抑えることができると
共に、最大磁化反転間隔を小さくし、且つデンシティレ
シオを大きくすることによって、記録再生時の画像品質
を向上させることができる磁気記録再生装置を提供する
ことを目的としている。 〔発明の構成〕
で、DSV値を有界として小さく抑えることができると
共に、最大磁化反転間隔を小さくし、且つデンシティレ
シオを大きくすることによって、記録再生時の画像品質
を向上させることができる磁気記録再生装置を提供する
ことを目的としている。 〔発明の構成〕
【0010】
【課題を解決するための手段】本発明は入力信号をmビ
ットのデジタル信号としたものを符号ワードに変換して
磁気テープに記録再生する磁気記録再生装置において、
前記mビットのデジタル信号を1対1若しくは1対2の
nビットの符号ワードに変換する変換手段と、この変換
手段から出力される符号ワードのDSV値を算出するD
SV算出手段と、前記変換手段により変換された全ての
符号ワードのCDS値を算出するCDS算出手段と、前
記DSV算出手段によって算出されたDSV値と前記C
DS算出手段によって算出されたCDS値に基づいて、
前記DSV算出手段によって次に算出されるDSV値の
絶対値が減少する方向となるように、1つの入力デジタ
ルデータに対応する2個の符号ワードの中のいずれか一
つを選択出力する符号選択手段と、前記DSV算出手段
によって算出されたDSV値と前記CDS算出手段によ
って算出されたCDS値に基づいて、前記DSV算出手
段によって次に算出されるDSV値の絶対値が減少する
方向となるように、前記変換手段から出力される符号ワ
ードにマージンビットを発生して挿入するマージンビッ
ト挿入手段とを具備し、前記変換手段により変換されて
出力される符号ワードを磁気テープに記録する構成を有
する。
ットのデジタル信号としたものを符号ワードに変換して
磁気テープに記録再生する磁気記録再生装置において、
前記mビットのデジタル信号を1対1若しくは1対2の
nビットの符号ワードに変換する変換手段と、この変換
手段から出力される符号ワードのDSV値を算出するD
SV算出手段と、前記変換手段により変換された全ての
符号ワードのCDS値を算出するCDS算出手段と、前
記DSV算出手段によって算出されたDSV値と前記C
DS算出手段によって算出されたCDS値に基づいて、
前記DSV算出手段によって次に算出されるDSV値の
絶対値が減少する方向となるように、1つの入力デジタ
ルデータに対応する2個の符号ワードの中のいずれか一
つを選択出力する符号選択手段と、前記DSV算出手段
によって算出されたDSV値と前記CDS算出手段によ
って算出されたCDS値に基づいて、前記DSV算出手
段によって次に算出されるDSV値の絶対値が減少する
方向となるように、前記変換手段から出力される符号ワ
ードにマージンビットを発生して挿入するマージンビッ
ト挿入手段とを具備し、前記変換手段により変換されて
出力される符号ワードを磁気テープに記録する構成を有
する。
【0011】
【作用】本発明の磁気記録再生装置において、変換手段
はmビットのデジタル信号を1対1若しくは1対2のn
ビットの符号ワードに変換する。DSV算出手段は前記
変換手段から出力される符号ワードのDSV値を算出す
る。CDS算出手段は前記変換手段により変換された全
ての符号ワードのCDS値を算出する。符号選択手段は
前記DSV算出手段によって算出されたDSV値と前記
CDS算出手段によって算出されたCDS値に基づいて
、前記DSV算出手段によって次に算出されるDSV値
の絶対値が減少する方向となるように、1つの入力デジ
タルデータに対応する2個の符号ワードの中のいずれか
一つを選択出力する。マージンビット挿入手段は前記D
SV算出手段によって算出されたDSV値と前記CDS
算出手段によって算出されたCDS値に基づいて、前記
DSV算出手段によって次に算出されるDSV値の絶対
値が減少する方向となるように、前記変換手段から出力
される符号ワードにマージンビットを発生して挿入する
。前記変換手段により出力された符号ワードが磁気テー
プに記録される。
はmビットのデジタル信号を1対1若しくは1対2のn
ビットの符号ワードに変換する。DSV算出手段は前記
変換手段から出力される符号ワードのDSV値を算出す
る。CDS算出手段は前記変換手段により変換された全
ての符号ワードのCDS値を算出する。符号選択手段は
前記DSV算出手段によって算出されたDSV値と前記
CDS算出手段によって算出されたCDS値に基づいて
、前記DSV算出手段によって次に算出されるDSV値
の絶対値が減少する方向となるように、1つの入力デジ
タルデータに対応する2個の符号ワードの中のいずれか
一つを選択出力する。マージンビット挿入手段は前記D
SV算出手段によって算出されたDSV値と前記CDS
算出手段によって算出されたCDS値に基づいて、前記
DSV算出手段によって次に算出されるDSV値の絶対
値が減少する方向となるように、前記変換手段から出力
される符号ワードにマージンビットを発生して挿入する
。前記変換手段により出力された符号ワードが磁気テー
プに記録される。
【0012】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図1は本発明の磁気記録再生装置の一実施例を
示したブロック図である。1は映像信号等のアナログ記
録信号を入力する入力端子、2は入力されたアナログ映
像信号等を8ビットのデジタル信号に変換するA/D変
換器、3は入力デジタル信号を1対1又は1対2の12
ビットの符号ワードに変換するマッピング変換回路、4
はマッピング変換回路3で符号化された全てのワードの
CDS値を算出するCDS算出回路、5はマッピング変
換回路3にて1対2に符号化された場合の出力すべき符
号ワ−ドを選択する符号選択回路、6はマッピング変換
回路3から出力される符号ワ−ドのDSV値が少なくな
る方向のマ−ジンビット又は固定のマージンビットを発
生するマ−ジンビット発生回路、7はマッピング変換回
路3から出力される符号ワ−ドの過去からの累積したD
SV値を算出するDSV算出回路、8はマッピング変換
回路3から出力された符号ワ−ドをシリアル信号に変換
すると共にマ−ジンビット発生回路6から出力されるマ
−ジンビットをマッピング変換回路3から入力される符
号ワ−ドに挿入するパラレル/シリアル変換回路、9は
パラレル/シリアル変換回路8を動作させる同期信号を
発生させるシンク信号発生回路、10はパラレル/シリ
アル変換回路7から出力されるシリアル信号にNRZI
変調を施すNRZI変調回路、11はNRZI変調回路
10から入力される記録信号を図示されない磁気テ−プ
に記録するVTR部、12はVTR部11によって再生
された再生信号にNRZI復調を施すNRZI復調回路
、13は復調された再生信号から同期信号を検出して、
これをシリアル/パラレル変換回路8に供給するシンク
信号検出回路、14は入力されるシリアル信号を前記同
期信号に基づいてパラレル信号に変換するシリアル/パ
ラレル変換回路、15はシリアル/パラレル変換回路1
5から入力される符号ワードを逆マッピングして通常の
デジタル信号に変換する逆マッピング変換回路、16は
デジタル信号をアナログ信号に変換するD/A変換器、
17は再生アナログ映像信号を出力する出力端子である
。尚、マッピング変換回路3と逆マッピング変換回路1
5の変換は全く逆のプロセスで行われるものとする。
明する。図1は本発明の磁気記録再生装置の一実施例を
示したブロック図である。1は映像信号等のアナログ記
録信号を入力する入力端子、2は入力されたアナログ映
像信号等を8ビットのデジタル信号に変換するA/D変
換器、3は入力デジタル信号を1対1又は1対2の12
ビットの符号ワードに変換するマッピング変換回路、4
はマッピング変換回路3で符号化された全てのワードの
CDS値を算出するCDS算出回路、5はマッピング変
換回路3にて1対2に符号化された場合の出力すべき符
号ワ−ドを選択する符号選択回路、6はマッピング変換
回路3から出力される符号ワ−ドのDSV値が少なくな
る方向のマ−ジンビット又は固定のマージンビットを発
生するマ−ジンビット発生回路、7はマッピング変換回
路3から出力される符号ワ−ドの過去からの累積したD
SV値を算出するDSV算出回路、8はマッピング変換
回路3から出力された符号ワ−ドをシリアル信号に変換
すると共にマ−ジンビット発生回路6から出力されるマ
−ジンビットをマッピング変換回路3から入力される符
号ワ−ドに挿入するパラレル/シリアル変換回路、9は
パラレル/シリアル変換回路8を動作させる同期信号を
発生させるシンク信号発生回路、10はパラレル/シリ
アル変換回路7から出力されるシリアル信号にNRZI
変調を施すNRZI変調回路、11はNRZI変調回路
10から入力される記録信号を図示されない磁気テ−プ
に記録するVTR部、12はVTR部11によって再生
された再生信号にNRZI復調を施すNRZI復調回路
、13は復調された再生信号から同期信号を検出して、
これをシリアル/パラレル変換回路8に供給するシンク
信号検出回路、14は入力されるシリアル信号を前記同
期信号に基づいてパラレル信号に変換するシリアル/パ
ラレル変換回路、15はシリアル/パラレル変換回路1
5から入力される符号ワードを逆マッピングして通常の
デジタル信号に変換する逆マッピング変換回路、16は
デジタル信号をアナログ信号に変換するD/A変換器、
17は再生アナログ映像信号を出力する出力端子である
。尚、マッピング変換回路3と逆マッピング変換回路1
5の変換は全く逆のプロセスで行われるものとする。
【0013】次の本実施例の動作について説明する。ま
ず、入力端子1からのカラー映像信号はA/D変換器2
にて1画素8ビットのデジタル信号に変換される。又、
マッピング変換回路3は入力デジタル信号を12ビット
のワードに変換するものとする。又、NRZI則におい
て変化点を示す符号1(磁化が反転することに対応する
)の間に挾まれる最小の0の数を1とする。尚、マッピ
ング変換回路3により12ビットの符号に変換されたデ
−タを1ワ−ドとする。
ず、入力端子1からのカラー映像信号はA/D変換器2
にて1画素8ビットのデジタル信号に変換される。又、
マッピング変換回路3は入力デジタル信号を12ビット
のワードに変換するものとする。又、NRZI則におい
て変化点を示す符号1(磁化が反転することに対応する
)の間に挾まれる最小の0の数を1とする。尚、マッピ
ング変換回路3により12ビットの符号に変換されたデ
−タを1ワ−ドとする。
【0014】入力端子1から入力されるカラー映像信号
はA/D変換器2にて図2(A)、(B)に示すような
8ビットのデジタル信号化された後、マッピング変換回
路3に入力される。マッピング変換回路3は入力される
8ビットのデジタル信号を1対1若しくは1対2の図2
(C)で示すような12ビットの符号ワードに変換する
。この時、CDS算出回路4はマッピング変換回路3に
て符号化された全ての符号ワ−ドのCDS値を算出し、
その算出結果を符号選択回路5及びマ−ジンビット発生
回路6に出力する。一方、DSV算出回路7はマッピン
グ変換回路3から出力される符号ワードのDSV値を算
出して符号選択回路5及びマ−ジンビット発生回路6に
供給する。但しDSV算出回路7は入力した符号ワード
を内部でNRZI変調し、この変調したDSVを算出し
ているものとする。マッピング変換回路3では上記した
如く入力デジタル信号に対して1つの符号ワードあるい
は2つの符号ワードを作成するが、1つの場合はこの符
号ワードをパラレル/シリアル変換回路8及びDSV算
出回路7に出力する。この場合、マ−ジンビット発生回
路6はマッピング変換回路3から出力された符号ワード
に挿入するマ−ジンビット(“1”か“0”か)を決定
する動作を行う。即ち、マ−ジンビット発生回路6はマ
ッピング変換回路3から出力された符号ワードのCDS
値をCDS算出回路4から貰うと共に、DSV算出回路
7から今までの累積DSV値を貰うことにより、次に前
記DSV算出回路7にて算出されるDSV値が小さくな
る方向のマ−ジンビットをマッピング変換回路3から出
力された前記符号ワードに挿入すべく、マ−ジンビット
を発生してパラレル/シリアル変換回路8に出力する。 パラレル/シリアル変換回路8はマッピング変換回路3
から入力される符号ワードをシリアル信号化すると共に
マ−ジンビット発生回路6から発生されたマ−ジンビッ
トを図2(C)に示すように挿入し、得られた13ビッ
トのシリアル信号をNRZI変調回路10に出力する。 一方、マッピング変換回路3にて入力デジタル信号に対
して2つの符号ワードが作成された場合は、符号選択回
路5はCDS算出回路4から前記2つの符号ワードのC
DS値を貰い、これと同時にDSV算出回路7から今ま
でのDSV値を貰うことにより、前記2つの符号ワード
のいずれを出力した時に次に前記DSV算出回路7にて
算出されるDSV値が減少するかを判定し、DSV値が
小さくなる方向の符号ワードを選択してマッピング変換
回路3からパラレル/シリアル変換回路8に出力させる
。パラレル/シリアル変換回路8は入力される符号ワー
ドをシリアル信号化して、これをNRZI変調回路10
に出力する。VTR部11はNRZI変調回路10から
入力される変調信号(記録信号に同じ)を図示されない
磁気テ−プに記録する。尚、この場合もマージンビット
発生回路6から固定的に発生された1ビットのマージン
ビットが前記パラレル/シリアル変換回路8に挿入され
、記録信号は13ビットとなる。又、上記動作説明では
触れなかったがVTR部11にて磁気テープに記録され
る記録信号にはエラー訂正符号、同期信号等も付加され
ることは言うまでもない。
はA/D変換器2にて図2(A)、(B)に示すような
8ビットのデジタル信号化された後、マッピング変換回
路3に入力される。マッピング変換回路3は入力される
8ビットのデジタル信号を1対1若しくは1対2の図2
(C)で示すような12ビットの符号ワードに変換する
。この時、CDS算出回路4はマッピング変換回路3に
て符号化された全ての符号ワ−ドのCDS値を算出し、
その算出結果を符号選択回路5及びマ−ジンビット発生
回路6に出力する。一方、DSV算出回路7はマッピン
グ変換回路3から出力される符号ワードのDSV値を算
出して符号選択回路5及びマ−ジンビット発生回路6に
供給する。但しDSV算出回路7は入力した符号ワード
を内部でNRZI変調し、この変調したDSVを算出し
ているものとする。マッピング変換回路3では上記した
如く入力デジタル信号に対して1つの符号ワードあるい
は2つの符号ワードを作成するが、1つの場合はこの符
号ワードをパラレル/シリアル変換回路8及びDSV算
出回路7に出力する。この場合、マ−ジンビット発生回
路6はマッピング変換回路3から出力された符号ワード
に挿入するマ−ジンビット(“1”か“0”か)を決定
する動作を行う。即ち、マ−ジンビット発生回路6はマ
ッピング変換回路3から出力された符号ワードのCDS
値をCDS算出回路4から貰うと共に、DSV算出回路
7から今までの累積DSV値を貰うことにより、次に前
記DSV算出回路7にて算出されるDSV値が小さくな
る方向のマ−ジンビットをマッピング変換回路3から出
力された前記符号ワードに挿入すべく、マ−ジンビット
を発生してパラレル/シリアル変換回路8に出力する。 パラレル/シリアル変換回路8はマッピング変換回路3
から入力される符号ワードをシリアル信号化すると共に
マ−ジンビット発生回路6から発生されたマ−ジンビッ
トを図2(C)に示すように挿入し、得られた13ビッ
トのシリアル信号をNRZI変調回路10に出力する。 一方、マッピング変換回路3にて入力デジタル信号に対
して2つの符号ワードが作成された場合は、符号選択回
路5はCDS算出回路4から前記2つの符号ワードのC
DS値を貰い、これと同時にDSV算出回路7から今ま
でのDSV値を貰うことにより、前記2つの符号ワード
のいずれを出力した時に次に前記DSV算出回路7にて
算出されるDSV値が減少するかを判定し、DSV値が
小さくなる方向の符号ワードを選択してマッピング変換
回路3からパラレル/シリアル変換回路8に出力させる
。パラレル/シリアル変換回路8は入力される符号ワー
ドをシリアル信号化して、これをNRZI変調回路10
に出力する。VTR部11はNRZI変調回路10から
入力される変調信号(記録信号に同じ)を図示されない
磁気テ−プに記録する。尚、この場合もマージンビット
発生回路6から固定的に発生された1ビットのマージン
ビットが前記パラレル/シリアル変換回路8に挿入され
、記録信号は13ビットとなる。又、上記動作説明では
触れなかったがVTR部11にて磁気テープに記録され
る記録信号にはエラー訂正符号、同期信号等も付加され
ることは言うまでもない。
【0015】次に、VTR部11にて再生された信号は
NRZI復調回路12により復調された後、シリアル/
パラレル変換回路14とシンク信号検出回路13に入力
される。シンク信号検出回路13は入力信号から同期信
号を検出して、これをシリアル/パラレル変換回路14
に供給する。シリアル/パラレル変換回路14は入力さ
れた前記同期信号から符号の位置を特定して、入力され
るシリアル再生信号をパラレル信号に変換する。こうし
て再生されたワードは逆マッピング変換回路15に入力
される。逆マッピング変換回路15は入力される符号ワ
ードを8ビットの通常のデジタルデ−タに逆変換して、
これをD/A変換器16に出力する。D/A変換器16
は入力されるデジタル信号をアナログの映像信号に変換
して、これを出力端子17に出力する。
NRZI復調回路12により復調された後、シリアル/
パラレル変換回路14とシンク信号検出回路13に入力
される。シンク信号検出回路13は入力信号から同期信
号を検出して、これをシリアル/パラレル変換回路14
に供給する。シリアル/パラレル変換回路14は入力さ
れた前記同期信号から符号の位置を特定して、入力され
るシリアル再生信号をパラレル信号に変換する。こうし
て再生されたワードは逆マッピング変換回路15に入力
される。逆マッピング変換回路15は入力される符号ワ
ードを8ビットの通常のデジタルデ−タに逆変換して、
これをD/A変換器16に出力する。D/A変換器16
は入力されるデジタル信号をアナログの映像信号に変換
して、これを出力端子17に出力する。
【0016】次に、図1に示した本実施例の各回路の詳
細動作について順次説明していく。まず、マッピング変
換回路3の符号化方法について図3を参照して説明する
。図3において左から最初の欄は入力デ−タを符号化す
る際の使用符号個数を示し、第2番目の欄は入力デ−タ
を示している。3番目の欄は前記入力デ−タに対応する
符号ワードを示している。0〜140の入力デ−タは1
対1に符号化され、その符号ワードはP1=P2=0と
なっている。141〜228の入力デ−タは2個の符号
ワードに対応しており、その一方はP1=1、P2=P
12=0となっており、他方はP1=P11=0、P1
2=1となっている。前記入力デ−タの内229〜25
5は2個の符号デ−タに対応しており、その一方はP1
=P12=1、P2=P11=0となっており、他方は
P1=P12=1、P2=P11=0となっている。
細動作について順次説明していく。まず、マッピング変
換回路3の符号化方法について図3を参照して説明する
。図3において左から最初の欄は入力デ−タを符号化す
る際の使用符号個数を示し、第2番目の欄は入力デ−タ
を示している。3番目の欄は前記入力デ−タに対応する
符号ワードを示している。0〜140の入力デ−タは1
対1に符号化され、その符号ワードはP1=P2=0と
なっている。141〜228の入力デ−タは2個の符号
ワードに対応しており、その一方はP1=1、P2=P
12=0となっており、他方はP1=P11=0、P1
2=1となっている。前記入力デ−タの内229〜25
5は2個の符号デ−タに対応しており、その一方はP1
=P12=1、P2=P11=0となっており、他方は
P1=P12=1、P2=P11=0となっている。
【0017】図3中、入力デ−タと1対1に対応する符
号ワードはP1=P12=0を割り当てており、このよ
うにした場合は図4に示すように最大144個の符号デ
−タを取り得るが、符号系列中の同一ビットの連続数の
最大値を考慮して、図4の()で示した符号デ−タを除
いた141個を用いる。ここで図4について説明すると
、図中左から最初の欄は符号デ−タの種類とその総数を
示し、次の欄は符号デ−タ中の変化点の数を示している
。左から3番目の欄は各符号のCDS値に対応する符号
デ−タが幾つ有るかを示しており、第4番目の欄はその
時の符号の数を示している。例えば、P1=P12=0
となる符号で変化点数が2で、しかもCDS値が−4を
取る符号ワードは2個あることを示している。図3中、
入力デ−タと1対2に対応する符号ワードに対し、P1
=1、P2=P12=0又は、P1=P11=0、P1
2=1又は、P1=P12=1、P2=P11=0が割
り当てられている。結局、マッピング変換回路3に入力
されたデ−タは図3に示した如く1対1又は1対2の符
号ワードに変換され、その各符号の値は予め決められて
あるため、図3に示すような対応図をROM化すること
により、前記マッピング変換回路3を構成することがで
きる。
号ワードはP1=P12=0を割り当てており、このよ
うにした場合は図4に示すように最大144個の符号デ
−タを取り得るが、符号系列中の同一ビットの連続数の
最大値を考慮して、図4の()で示した符号デ−タを除
いた141個を用いる。ここで図4について説明すると
、図中左から最初の欄は符号デ−タの種類とその総数を
示し、次の欄は符号デ−タ中の変化点の数を示している
。左から3番目の欄は各符号のCDS値に対応する符号
デ−タが幾つ有るかを示しており、第4番目の欄はその
時の符号の数を示している。例えば、P1=P12=0
となる符号で変化点数が2で、しかもCDS値が−4を
取る符号ワードは2個あることを示している。図3中、
入力デ−タと1対2に対応する符号ワードに対し、P1
=1、P2=P12=0又は、P1=P11=0、P1
2=1又は、P1=P12=1、P2=P11=0が割
り当てられている。結局、マッピング変換回路3に入力
されたデ−タは図3に示した如く1対1又は1対2の符
号ワードに変換され、その各符号の値は予め決められて
あるため、図3に示すような対応図をROM化すること
により、前記マッピング変換回路3を構成することがで
きる。
【0018】ここで、上記マッピング変換回路3にて入
力デ−タを符号化する際に2個の符号ワードに変換され
るものについて補足しておく。前記2個の符号ワードの
CDS値の絶対値をそれぞれa、@と表し、CDS値が
正であるものを+aとし、負であるものを−aと表記す
る。又、前記各符号デ−タの変化点の数が偶数のものを
a+とし、奇数のものをa−と表記する。このように表
記した場合の本実施例の1つの入力デ−タに対応する2
個の符号ワードの組み合わせを以下のように決めている
。(1)+a−、−@+ (2)+a+、−@−
このように組み合わせた場合がDSV値のコントロ−ル
としては最適になるが、他の組み合わせを考えることも
できる。上記(1)、(2)の組み合わせの具体例を図
4を用いて示す。(1)+a−は、P1=P11=0、
P12=1の符号ワードのCDS値が+6で、変化点数
が3のものに相当する。(1)−a+は、P1=1、P
2=P12=0の符号ワードのCDS値が−4で、変化
点数が4のものに相当する。(2)+a+はP1=P1
1=0、P12=1の符号ワードのCDS値が+4で変
化点数が4のものに相当する。(2)−a−は、P1=
1、P2=P12=0の符号ワードのCDS値が−6で
、変化点数が3のものに相当する。尚、本例では、P1
=P12=0の場合のみ、入力データと1対1に対応す
る符号ワードとしたが、P1=1、P2=P12=0、
又はP1=P11=0、P12=1等の符号ワードも前
記入力ワードと1対1に対応させることが可能である。 P1=P12=0の符号ワードの場合、マージンビット
は1又は0を取り得る。
力デ−タを符号化する際に2個の符号ワードに変換され
るものについて補足しておく。前記2個の符号ワードの
CDS値の絶対値をそれぞれa、@と表し、CDS値が
正であるものを+aとし、負であるものを−aと表記す
る。又、前記各符号デ−タの変化点の数が偶数のものを
a+とし、奇数のものをa−と表記する。このように表
記した場合の本実施例の1つの入力デ−タに対応する2
個の符号ワードの組み合わせを以下のように決めている
。(1)+a−、−@+ (2)+a+、−@−
このように組み合わせた場合がDSV値のコントロ−ル
としては最適になるが、他の組み合わせを考えることも
できる。上記(1)、(2)の組み合わせの具体例を図
4を用いて示す。(1)+a−は、P1=P11=0、
P12=1の符号ワードのCDS値が+6で、変化点数
が3のものに相当する。(1)−a+は、P1=1、P
2=P12=0の符号ワードのCDS値が−4で、変化
点数が4のものに相当する。(2)+a+はP1=P1
1=0、P12=1の符号ワードのCDS値が+4で変
化点数が4のものに相当する。(2)−a−は、P1=
1、P2=P12=0の符号ワードのCDS値が−6で
、変化点数が3のものに相当する。尚、本例では、P1
=P12=0の場合のみ、入力データと1対1に対応す
る符号ワードとしたが、P1=1、P2=P12=0、
又はP1=P11=0、P12=1等の符号ワードも前
記入力ワードと1対1に対応させることが可能である。 P1=P12=0の符号ワードの場合、マージンビット
は1又は0を取り得る。
【0019】図5はマッピング変換回路3から出力され
る符号ワードが2つ連続した場合のマ−ジンビット発生
回路6によるマ−ジンビットの選択決定方法を説明する
図である。図中最下段は、Y1ワ−ドを示し、左端はY
2ワ−ドを示している。各Y1、Y2ワ−ドはその符号
化の種類によって分類され、両ワ−ドでマトリックス状
の領域を形成している。図中左斜線で示された部分は、
マ−ジンビットとして“1”、“0”をとれる領域であ
り、このマ−ジンビットを“1”とするか“0”とする
かにより、DSV算出回路7にて算出されるDSVを少
なくする方向の制御が可能になる。図中右斜線で示した
部分はマ−ジンビットを0で固定する領域である。この
領域の符号ワードは変化点数が偶数のものか又は奇数の
ものかを符号選択回路5にて選択することにより、DS
V算出回路7のDSV値を減少させる制御を可能として
いる。更に、図中右斜線と左斜線の混合部分はDSV値
のコントロ−ルを前記した2つの符号ワードの内のいず
れか1つを選択すること、マ−ジンビットを選択するこ
との両方で前記DSV値を減少させる方向の制御を可能
とする領域である。
る符号ワードが2つ連続した場合のマ−ジンビット発生
回路6によるマ−ジンビットの選択決定方法を説明する
図である。図中最下段は、Y1ワ−ドを示し、左端はY
2ワ−ドを示している。各Y1、Y2ワ−ドはその符号
化の種類によって分類され、両ワ−ドでマトリックス状
の領域を形成している。図中左斜線で示された部分は、
マ−ジンビットとして“1”、“0”をとれる領域であ
り、このマ−ジンビットを“1”とするか“0”とする
かにより、DSV算出回路7にて算出されるDSVを少
なくする方向の制御が可能になる。図中右斜線で示した
部分はマ−ジンビットを0で固定する領域である。この
領域の符号ワードは変化点数が偶数のものか又は奇数の
ものかを符号選択回路5にて選択することにより、DS
V算出回路7のDSV値を減少させる制御を可能として
いる。更に、図中右斜線と左斜線の混合部分はDSV値
のコントロ−ルを前記した2つの符号ワードの内のいず
れか1つを選択すること、マ−ジンビットを選択するこ
との両方で前記DSV値を減少させる方向の制御を可能
とする領域である。
【0020】次に図5の各領域における実際の制御動作
を図6及び図7〜図8を用いて更に詳細に説明する。こ
の説明に先立ち以下の如くパラメ−タを設定しておく。 a、bは図5に示したY1ワ−ドの符号とY2ワ−ドの
符号のCDS値の絶対値を示している。但しa≧0でb
≧0である。前記a、bの前に付加される正負の記号は
CDS値の極性を示し、DSV値を大きくする方向を+
、小さくする方向を−で示している。更に、符号の初期
ビット以前の方向は+方向になることを前提として前記
+、−を決めている。又、前記a、bの後に付加される
正の記号は符号ワード内の変換点の数、即ちNRZI則
の1の数が偶数のものを示しており、負のものは前記符
号ワード内の変換点の数が奇数のものを示している。 この場合、符号ワードの初期ビット以前の方向とは反転
した方向になる。
を図6及び図7〜図8を用いて更に詳細に説明する。こ
の説明に先立ち以下の如くパラメ−タを設定しておく。 a、bは図5に示したY1ワ−ドの符号とY2ワ−ドの
符号のCDS値の絶対値を示している。但しa≧0でb
≧0である。前記a、bの前に付加される正負の記号は
CDS値の極性を示し、DSV値を大きくする方向を+
、小さくする方向を−で示している。更に、符号の初期
ビット以前の方向は+方向になることを前提として前記
+、−を決めている。又、前記a、bの後に付加される
正の記号は符号ワード内の変換点の数、即ちNRZI則
の1の数が偶数のものを示しており、負のものは前記符
号ワード内の変換点の数が奇数のものを示している。 この場合、符号ワードの初期ビット以前の方向とは反転
した方向になる。
【0021】図1に示した符号選択回路5とマージンビ
ット発生回路6はマッピング変換回路3によって符号ワ
ードに変換された結果に対して、次回DSV算出回路7
によって算出されるDSV値が小さくなる方向の符号ワ
ードを選択したり、或いは出力された符号ワードに前記
DSV値が小さくなる方向のマージンビットを発生して
挿入する動作を行うが、この動作の原理が上記図5、図
6、図7〜図8によって説明される。
ット発生回路6はマッピング変換回路3によって符号ワ
ードに変換された結果に対して、次回DSV算出回路7
によって算出されるDSV値が小さくなる方向の符号ワ
ードを選択したり、或いは出力された符号ワードに前記
DSV値が小さくなる方向のマージンビットを発生して
挿入する動作を行うが、この動作の原理が上記図5、図
6、図7〜図8によって説明される。
【0022】図5はY1、Y2ワードの2つの符号ワー
ドが取り得るパターンを示したもので、このパターン基
づいて、上記符号選択回路5又はマージンビット発生回
路6のDSVの制御動作が行われる。まず、図5の(ア
)のパターンは、Y1ワードがP1=P12=0で、Y
2ワードがP1=P12=0の場合である。このような
パタ−ンでは、図6の(ア)に示すようにマ−ジンビッ
トとして“1”又は“0”をとることが可能である。こ
の時のDSV値の変化は図7(A)に示すように実線で
示した方を選択して、前記DSV値の絶対値を減らすよ
うにマ−ジンビットが選択される。図5の(イ)、(ウ
)のパタ−ンはY1ワードがP1= P12=0で、
Y2ワードがP1=P11=0、P12=1又はP1=
1、P2=P12=0の場合である。この場合は図6(
イ)に示すように、Y2ワードとしてP1=P11=0
、P12=1のパタ−ンを選択すれば、マ−ジンビット
を用いてDSV値の絶対値を減らすことが可能であり、
この場合の動作は、図7(A)に示したものと同様にな
る。又、図6(ウ)に示すようにマ−ジンビットを0に
固定した場合、Y2ワ−ドの2種類の符号ワードのいず
れかを選択して出力させることにより、Y2ワ−ドの符
号のCDS値の違いを利用して前記DSV値の絶対値を
減らすことができ、この動作は図7(B)に示す如くで
あって、実線の如くなるように前記2種類の符号ワード
のいずれか1つを選択する。
ドが取り得るパターンを示したもので、このパターン基
づいて、上記符号選択回路5又はマージンビット発生回
路6のDSVの制御動作が行われる。まず、図5の(ア
)のパターンは、Y1ワードがP1=P12=0で、Y
2ワードがP1=P12=0の場合である。このような
パタ−ンでは、図6の(ア)に示すようにマ−ジンビッ
トとして“1”又は“0”をとることが可能である。こ
の時のDSV値の変化は図7(A)に示すように実線で
示した方を選択して、前記DSV値の絶対値を減らすよ
うにマ−ジンビットが選択される。図5の(イ)、(ウ
)のパタ−ンはY1ワードがP1= P12=0で、
Y2ワードがP1=P11=0、P12=1又はP1=
1、P2=P12=0の場合である。この場合は図6(
イ)に示すように、Y2ワードとしてP1=P11=0
、P12=1のパタ−ンを選択すれば、マ−ジンビット
を用いてDSV値の絶対値を減らすことが可能であり、
この場合の動作は、図7(A)に示したものと同様にな
る。又、図6(ウ)に示すようにマ−ジンビットを0に
固定した場合、Y2ワ−ドの2種類の符号ワードのいず
れかを選択して出力させることにより、Y2ワ−ドの符
号のCDS値の違いを利用して前記DSV値の絶対値を
減らすことができ、この動作は図7(B)に示す如くで
あって、実線の如くなるように前記2種類の符号ワード
のいずれか1つを選択する。
【0023】図5の(エ)のパタ−ンはY1ワードがP
1=P12=0で、Y2ワードがP1=P12=1、P
2=P11=0の場合である。この場合は図6(エ)に
示したようにマージンビットは固定で0である。しかも
、この場合は図7(B)に示した場合と同様の動作で、
Y2ワ−ドのCDS値の違いを利用して前記DSV値の
絶対値を減らすことができる。図5の(オ)、(カ)の
パタ−ンはY1ワードがP1=P11=0、P12=1
又はP1=1、P2=P12=0であり、Y2ワードが
P1=P12=0の場合である。この場合、図6(オ)
に示したようにP1=1、P2=P12=0を選択した
時にマ−ジンビットを用いて、図7(A)に示した動作
と同様にしてDSV値の絶対値を減らすことができる。 又、図6(カ)に示したようにマ−ジンビットに0を選
択し、且つY1ワ−ドとしてP1=P11=0、P12
=1又は、P1=1、P2=P12=0を選択した場合
、Y1ワ−ドのCDS値及び符号の変化点の数の違いに
より、図8に示す如く前記DSV値が変化するため、こ
の変化を利用してDSV値が減少する符号ワードを選択
する。
1=P12=0で、Y2ワードがP1=P12=1、P
2=P11=0の場合である。この場合は図6(エ)に
示したようにマージンビットは固定で0である。しかも
、この場合は図7(B)に示した場合と同様の動作で、
Y2ワ−ドのCDS値の違いを利用して前記DSV値の
絶対値を減らすことができる。図5の(オ)、(カ)の
パタ−ンはY1ワードがP1=P11=0、P12=1
又はP1=1、P2=P12=0であり、Y2ワードが
P1=P12=0の場合である。この場合、図6(オ)
に示したようにP1=1、P2=P12=0を選択した
時にマ−ジンビットを用いて、図7(A)に示した動作
と同様にしてDSV値の絶対値を減らすことができる。 又、図6(カ)に示したようにマ−ジンビットに0を選
択し、且つY1ワ−ドとしてP1=P11=0、P12
=1又は、P1=1、P2=P12=0を選択した場合
、Y1ワ−ドのCDS値及び符号の変化点の数の違いに
より、図8に示す如く前記DSV値が変化するため、こ
の変化を利用してDSV値が減少する符号ワードを選択
する。
【0024】ここで、Y1ワ−ドの2つの符号ワードの
組み合わせとして同一分類の符号ワード、例えば+a+
と+@+のように、CDSの極性と変化点の奇数、偶数
が同一の符号を組み合わせたとすると、DSV値が発散
するパタ−ンが出てくる可能性がある。しかし、+a+
と−@−、+a−と−@+等のように異分類の符号ワー
ドを組み合わせた場合には2ワ−ドのDSV値に違いが
生じるため、いずれか一方のワ−ドを選択することによ
り、DSV値を減少させることができる。本例では、+
a+と−@−、+a−と−@+を組み合わせているため
、DSV値としてはa+b又は−(a+b)のいずれか
を選択するか、a−b又は−(a−b)を選択するかの
いずれかであるため、必ずDSV値を減少させることが
できる。
組み合わせとして同一分類の符号ワード、例えば+a+
と+@+のように、CDSの極性と変化点の奇数、偶数
が同一の符号を組み合わせたとすると、DSV値が発散
するパタ−ンが出てくる可能性がある。しかし、+a+
と−@−、+a−と−@+等のように異分類の符号ワー
ドを組み合わせた場合には2ワ−ドのDSV値に違いが
生じるため、いずれか一方のワ−ドを選択することによ
り、DSV値を減少させることができる。本例では、+
a+と−@−、+a−と−@+を組み合わせているため
、DSV値としてはa+b又は−(a+b)のいずれか
を選択するか、a−b又は−(a−b)を選択するかの
いずれかであるため、必ずDSV値を減少させることが
できる。
【0025】図5の(キ)のパタ−ンは、Y1がP1=
P12=1、P2=P11=0の符号ワードの2種類で
、Y2ワードがP1=P12=0の場合である。この場
合は図6(キ)に示した場合となるが、図6(カ)と同
様のことがいえ、その動作は図8に示したものと同様に
なる。図5(ク)のパタ−ンは、Y1ワードがP1=P
11=0、P12=1又は、P1=1、P2=P12=
0で、Y2がP1=P11=0、P12=1又はP1=
1、P2=P12=0の場合である。この場合は図6(
ク)に示したようにY1ワードとしてP1=1、P2=
P12=0、Y2としてP1=P11=0、P12=1
を選択した時は、マ−ジンビットとして“1”又は“0
”を取り得るため、図7(B)に示した動作と同様にし
てDSV値を減少させる制御を行うことができる。 図5の(ケ)のパタ−ンはY1ワードがP1=P11=
0、P12=1又は、P1=1、P2=P12=0で、
Y2ワードがP1=P11=0、P12=1又はP1=
1、P2=0の場合であり、マ−ジンビットを0にする
と、図6(ケ)に示した如くなり、その時に取り得る動
作は図9に示す如くである。本例では、Y1及びY2ワ
−ドのDSV値の取り得る値はa+b、a−b、−a+
b、−a−bの4種類であり、この中からDSVの絶対
値を小さく押さえるワ−ドを選択する。図5の(コ)の
パタ−ンはY1ワードがP1=P11=0、P12=1
又はP1=1、P2=P12=0で、Y2ワードはP1
=P12=1、P2=P11=0の2種類の符号ワード
を取り得る場合、Y1ワードがP1=P12=1、P2
=P11=0で、Y2ワードがP1=P11=0、P1
2=1、又はP1=1、P2=P12=0を取り得る場
合、更にY1がP1=P12=1、P2=P11=0で
、Y2がP1=P12=1、P2=P11=0を取り得
る場合がある。これらの場合は全て図5の(ケ)と同様
であり、その動作は図7(B)に示したものと同様であ
って、DSV値の絶対値を小さく抑えることができる。 上記の如く、マッピング変換回路3にて変換された符号
ワードのいずれかを選択することによって前記DSV値
の制御ができ、且つ選択して出力させた前記符号ワード
に“1”、“0”のいずれかのマージンビットを挿入す
ることにより、前記DSV値を制御できるものに関して
は、図1の構成では対応できない。しかし、上記のよう
な制御を行いたい場合は、DSV算出回路7にメモリを
設けて、過去のDSV値の算出を必要なだけできる構成
とすれば多少回路は複雑になるが容易に対処することが
できる。
P12=1、P2=P11=0の符号ワードの2種類で
、Y2ワードがP1=P12=0の場合である。この場
合は図6(キ)に示した場合となるが、図6(カ)と同
様のことがいえ、その動作は図8に示したものと同様に
なる。図5(ク)のパタ−ンは、Y1ワードがP1=P
11=0、P12=1又は、P1=1、P2=P12=
0で、Y2がP1=P11=0、P12=1又はP1=
1、P2=P12=0の場合である。この場合は図6(
ク)に示したようにY1ワードとしてP1=1、P2=
P12=0、Y2としてP1=P11=0、P12=1
を選択した時は、マ−ジンビットとして“1”又は“0
”を取り得るため、図7(B)に示した動作と同様にし
てDSV値を減少させる制御を行うことができる。 図5の(ケ)のパタ−ンはY1ワードがP1=P11=
0、P12=1又は、P1=1、P2=P12=0で、
Y2ワードがP1=P11=0、P12=1又はP1=
1、P2=0の場合であり、マ−ジンビットを0にする
と、図6(ケ)に示した如くなり、その時に取り得る動
作は図9に示す如くである。本例では、Y1及びY2ワ
−ドのDSV値の取り得る値はa+b、a−b、−a+
b、−a−bの4種類であり、この中からDSVの絶対
値を小さく押さえるワ−ドを選択する。図5の(コ)の
パタ−ンはY1ワードがP1=P11=0、P12=1
又はP1=1、P2=P12=0で、Y2ワードはP1
=P12=1、P2=P11=0の2種類の符号ワード
を取り得る場合、Y1ワードがP1=P12=1、P2
=P11=0で、Y2ワードがP1=P11=0、P1
2=1、又はP1=1、P2=P12=0を取り得る場
合、更にY1がP1=P12=1、P2=P11=0で
、Y2がP1=P12=1、P2=P11=0を取り得
る場合がある。これらの場合は全て図5の(ケ)と同様
であり、その動作は図7(B)に示したものと同様であ
って、DSV値の絶対値を小さく抑えることができる。 上記の如く、マッピング変換回路3にて変換された符号
ワードのいずれかを選択することによって前記DSV値
の制御ができ、且つ選択して出力させた前記符号ワード
に“1”、“0”のいずれかのマージンビットを挿入す
ることにより、前記DSV値を制御できるものに関して
は、図1の構成では対応できない。しかし、上記のよう
な制御を行いたい場合は、DSV算出回路7にメモリを
設けて、過去のDSV値の算出を必要なだけできる構成
とすれば多少回路は複雑になるが容易に対処することが
できる。
【0026】本実施例によれば、入力デ−タをマッピン
グ変換回路3にて1対1若しくは1対2の符号ワードに
変換し、1対2に変換された符号ワードのいずれを記録
信号とするか、又はマッピング変換回路3から出力され
た符号ワードにいずれかのマ−ジンビットを挿入するこ
とによってDSV値を減少させるように制御して、記録
符号ワードのDSV値の発散を防止して有界とすること
ができると共に、その絶対値を小さくすることができる
。又、マッピング変換回路3により図2に示した如く入
力デ−タを12ビットの符号ワードとしているため、最
大磁化反転間隔Tmax及び最小磁化反転間隔Tmin
が図10(C)に示す如くなり、特にTmin=2デー
タクロックとなる。それ故、最大磁化反転間隔Tmax
を6、77T以下、最大でも8T以下にすることができ
、図10(A)に示す如く低域側の帯域を狭めることが
できる。このため、記録信号のDC成分及びその付近の
低周波成分を殆どなくすことができ、再生時のエラ−レ
−トを少なくして、画像品質を向上させることができる
。更に、上記の如く符号ワード化することによってデン
シティレシオDR(Tmin/T)を従来例に比べて2
3%程大きくすることができるため、この分、記録信号
の高域成分を図10(A)に示す如く少なくして前記記
録信号の高域側の帯域を狭めることができ、一般に、V
TR部11の記録再生用磁気ヘッドの特性は高域で急俊
に減衰すること及び高周波部分は損失が大きいことから
、前記記録信号の高域成分の減少はエラ−レ−トを減少
させ、上記と同様に画像品質を向上させることができる
。結局、本実施例の必要帯域は図10(A)に示す如く
11MZ〜60.9Mzとなり、図10(B)に示した
従来方式で必要とされた帯域0〜75Mzに比べて、そ
の必要帯域を狭くすることができ、記録再生用の磁気ヘ
ッドを効率的且つ特性の良い部分で使用して記録再生時
の画像品質を向上させることができる。
グ変換回路3にて1対1若しくは1対2の符号ワードに
変換し、1対2に変換された符号ワードのいずれを記録
信号とするか、又はマッピング変換回路3から出力され
た符号ワードにいずれかのマ−ジンビットを挿入するこ
とによってDSV値を減少させるように制御して、記録
符号ワードのDSV値の発散を防止して有界とすること
ができると共に、その絶対値を小さくすることができる
。又、マッピング変換回路3により図2に示した如く入
力デ−タを12ビットの符号ワードとしているため、最
大磁化反転間隔Tmax及び最小磁化反転間隔Tmin
が図10(C)に示す如くなり、特にTmin=2デー
タクロックとなる。それ故、最大磁化反転間隔Tmax
を6、77T以下、最大でも8T以下にすることができ
、図10(A)に示す如く低域側の帯域を狭めることが
できる。このため、記録信号のDC成分及びその付近の
低周波成分を殆どなくすことができ、再生時のエラ−レ
−トを少なくして、画像品質を向上させることができる
。更に、上記の如く符号ワード化することによってデン
シティレシオDR(Tmin/T)を従来例に比べて2
3%程大きくすることができるため、この分、記録信号
の高域成分を図10(A)に示す如く少なくして前記記
録信号の高域側の帯域を狭めることができ、一般に、V
TR部11の記録再生用磁気ヘッドの特性は高域で急俊
に減衰すること及び高周波部分は損失が大きいことから
、前記記録信号の高域成分の減少はエラ−レ−トを減少
させ、上記と同様に画像品質を向上させることができる
。結局、本実施例の必要帯域は図10(A)に示す如く
11MZ〜60.9Mzとなり、図10(B)に示した
従来方式で必要とされた帯域0〜75Mzに比べて、そ
の必要帯域を狭くすることができ、記録再生用の磁気ヘ
ッドを効率的且つ特性の良い部分で使用して記録再生時
の画像品質を向上させることができる。
【0027】
【発明の効果】以上記述した如く本発明の磁気記録再生
装置によれば、DSV値を有界として小さく抑えること
ができると共に、最大磁化反転間隔を小さくし、且つデ
ンシティレシオを大きくすることによって、記録再生時
の画像品質を向上させることができる。
装置によれば、DSV値を有界として小さく抑えること
ができると共に、最大磁化反転間隔を小さくし、且つデ
ンシティレシオを大きくすることによって、記録再生時
の画像品質を向上させることができる。
【図1】本発明の磁気記録再生装置の一実施例を示した
ブロック図。
ブロック図。
【図2】図1に示した装置によって扱われる信号の構成
例を示した図。
例を示した図。
【図3】図1に示したマッピング回路における入力デー
タと符号ワードの対応関係を示した変換図。
タと符号ワードの対応関係を示した変換図。
【図4】図1の装置で扱われる符号ワードのCDS値と
変化点の数を示す図。
変化点の数を示す図。
【図5】図1の装置で扱われる2対の符号ワードの組み
合わせを示す図。
合わせを示す図。
【図6】図1に示したマージンビット発生回路における
マージンビットの使用方法を説明する図。
マージンビットの使用方法を説明する図。
【図7】図1に示した装置によりDSV値が制御される
動作を説明する図。
動作を説明する図。
【図8】図1に示した装置によりDSV値が制御される
他の動作を説明する図。
他の動作を説明する図。
【図9】図1に示した装置によりDSV値が制御される
更に他の動作を説明する図。
更に他の動作を説明する図。
【図10】図1に示した装置の記録信号及び再生信号の
帯域例と従来の帯域例とを比較した図。
帯域例と従来の帯域例とを比較した図。
【図11】従来の磁気記録再生装置の一例を示したブロ
ック図。
ック図。
2…A/D変換器
3…マッピング変換回路
4…CDS算出回路
5…符号選択回路
6…マージンビット発生回路
7…DSV算出回路
8…パラレル/シリアル変換回路
10…NRZI変調回路
11…VTR
12…NRZI復調回路
13…シンク信号検出回路
14…シリアル/パラレル変換回路
15…逆マッピング変換回路
16…D/A変換器
Claims (1)
- 【請求項1】入力信号をmビットのデジタル信号とした
ものを符号ワードに変換して磁気テープに記録再生する
磁気記録再生装置において、前記mビットのデジタル信
号を1対1若しくは1対2のnビットの符号ワードに変
換する変換手段と、この変換手段から出力される符号ワ
ードのDSV値を算出するDSV算出手段と、前記変換
手段により変換された全ての符号ワードのCDS値を算
出するCDS算出手段と、前記DSV算出手段によって
算出されたDSV値と前記CDS算出手段によって算出
されたCDS値に基づいて、前記DSV算出手段によっ
て次に算出されるDSV値の絶対値が減少する方向とな
るように、1つの入力デジタルデータに対応する2個の
符号ワードの中のいずれか一つを選択出力する符号選択
手段と、前記DSV算出手段によって算出されたDSV
値と前記CDS算出手段によって算出されたCDS値に
基づいて、前記DSV算出手段によって次に算出される
DSV値の絶対値が減少する方向となるように、前記変
換手段から出力される符号ワードにマージンビットを発
生して挿入するマージンビット挿入手段とを具備し、前
記変換手段により変換されて出力される符号ワードを磁
気テープに記録することを特徴とする磁気記録再生装置
。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093031A JPH04302865A (ja) | 1991-03-30 | 1991-03-30 | 符号化方法及び装置 |
| DE69227795T DE69227795T2 (de) | 1991-03-30 | 1992-03-27 | Kodiereinrichtung für digitale Signale mit verbesserter Kanal-Blockkodierung |
| EP92105354A EP0511498B1 (en) | 1991-03-30 | 1992-03-27 | Encoding apparatus for digital signal with improved block channel coding |
| US07/858,637 US5365231A (en) | 1991-03-30 | 1992-03-27 | Encoding apparatus for digital signal with improved block channel coding |
| KR1019920005454A KR960004577B1 (ko) | 1991-03-30 | 1992-03-30 | 개량된 블록 부호화에 의한 디지탈 신호의 부호화 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093031A JPH04302865A (ja) | 1991-03-30 | 1991-03-30 | 符号化方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04302865A true JPH04302865A (ja) | 1992-10-26 |
Family
ID=14071129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093031A Pending JPH04302865A (ja) | 1991-03-30 | 1991-03-30 | 符号化方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04302865A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2357408A (en) * | 1996-07-11 | 2001-06-20 | 4Links Ltd | Codeword substitution in dependance upon run-lengths |
| US6477209B1 (en) | 1998-06-17 | 2002-11-05 | Nec Corporation | Method for encoding and decoding recording codes and method for inserting synchronization signals |
-
1991
- 1991-03-30 JP JP3093031A patent/JPH04302865A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2357408A (en) * | 1996-07-11 | 2001-06-20 | 4Links Ltd | Codeword substitution in dependance upon run-lengths |
| GB2357408B (en) * | 1996-07-11 | 2001-08-08 | 4Links Ltd | Communications system |
| US6477209B1 (en) | 1998-06-17 | 2002-11-05 | Nec Corporation | Method for encoding and decoding recording codes and method for inserting synchronization signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520346A (en) | Method and apparatus for encoding an NRZI digital signal with low DC component | |
| EP0511498B1 (en) | Encoding apparatus for digital signal with improved block channel coding | |
| US4553130A (en) | Variable-length encoding-decoding system | |
| US4598267A (en) | Method and apparatus for converting a digital signal | |
| JP2002271205A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| KR100288465B1 (ko) | 변조 방법 및 복조 장치 | |
| US6175318B1 (en) | Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa | |
| JP2002533974A (ja) | nビットソースワードを対応するmビットチャネルワードに符号化し、mビットチャネルワードを対応するnビットソースワードに復号化する装置 | |
| EP0557130B1 (en) | Data conversion method and recording/reproducing apparatus using the same | |
| US7519119B2 (en) | Method and apparatus of converting a series of data words into a modulated signal | |
| JP4138031B2 (ja) | n−ビットソースワードから対応したm−ビットチャネルワードへの符号化装置、並びに、逆向きの復号化装置 | |
| US7592931B2 (en) | Method and apparatus for coding information, method and apparatus for decoding coded information, method of fabricating a recording medium, the recording medium and modulated signal | |
| JP3935217B2 (ja) | mビット情報ワードのシーケンスから変調信号への変換 | |
| JP2002280907A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| CN1108013C (zh) | 调制记录方法,重放方法及装置,记录和重放方法及装置 | |
| JPH04302865A (ja) | 符号化方法及び装置 | |
| JPH06276100A (ja) | 変調装置及び復調装置 | |
| JPS58139313A (ja) | デイジタル磁気記録再生装置 | |
| JP4095440B2 (ja) | 情報の符号化のための装置及び方法、その符号化された情報を復号するための装置及び方法、変調信号及び記録媒体の製造方法 | |
| JP3187528B2 (ja) | 符号化装置および復号化装置 | |
| KR0170245B1 (ko) | 디지탈 기록장치의 변조장치 | |
| KR970010524B1 (ko) | 디지탈 변조방법 및 장치 | |
| JPS60114053A (ja) | 符号変換方式 | |
| JPH04302868A (ja) | 磁気記録再生装置 | |
| JPH04302866A (ja) | 符号化方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011023 |