JPH04304162A - Ｄｃ−ｄｃコンバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はチョッパ方式で変換を行
うＤＣ−ＤＣコンバータ装置に関するものである。

【０００２】

【従来の技術】近年、パワートランジスタの発達にとも
ない、トランジスタのスイッチング動作を利用した直流
電源装置が数多く用いられるようになった。

【０００３】従来、トランジスタのスイッチング動作を
利用して所望の直流出力電圧を得る装置として、（図７
）に示すような装置が知られている。

【０００４】以下、従来の装置について図を参照しなが
ら説明する。Ｐチャンネル電界効果型トランジスタ２と
Ｎチャンネル電界効果型トランジスタ３は、交互にオン
状態になる。

【０００５】（図７）において平滑回路４の入力電圧は
、Ｐチャンネル電界効果型トランジスタ２がオンの時直
流電源装置１の出力電圧であり、Ｎチャンネル電界効果
型トランジスタ３がオンの時０（ｖ）である。コンパレ
ータ１５は直流電源装置１を電源として動作する。その
ため、コンパレータ１５の出力信号が、Ｈレベルの時直
流電源装置１の出力電圧、Ｌレベルの時０（ｖ）のパル
スを出力する。コンパレータ１５の出力信号はＰチャン
ネル電界効果型トランジスタ２のゲートに入力される。 コンパレータ１５の出力電圧がＨレベルの時、Ｐチャン
ネル電界効果型トランジスタ２のソース−ゲート間の電
位差が０（ｖ）となりオフとなる。一方、コンパレータ
１５の出力電圧が０（ｖ）の時、Ｐチャンネル電界効果
型トランジスタのソース−ゲート間は電位差を持ちオン
となる。また、Ｎチャンネル電界効果型トランジスタ３
のゲートには、同様に直流電源装置１を電源として動作
しているコンパレータ１６の出力信号が入力されいる。 コンパレータ１６の出力電圧がＨレベルの時、Ｎチャン
ネル電界効果型トランジスタ３はオンし、０（ｖ）の時
オフとなる。平滑回路４は入力信号を平滑し、直流電源
装置１の出力電圧と０（Ｖ）の入力される期間の比に応
じて、つまり、直流電源装置１の出力電圧の振幅を持つ
パルスのデューティ比に応じて負荷５に出力される電圧
を変化させることができる。

【０００６】

【発明が解決しようとする課題】このような構成のＤＣ
−ＤＣコンバータ装置では、Ｐチャンネル電界効果型ト
ランジスタ２のスイッチング動作がソースに対するゲー
トの電圧で制御されるため、変換される直流電圧が高く
なるとコンパレータ１５の出力パルスの電圧も非常に大
きなものが必要となる。この結果、コンパレータ１５、
つまり、Ｐチャンネル電界効果型トランジスタの駆動素
子の耐圧が非常に大きいものを用いなければならないと
いう課題を有していた。

【０００７】本発明は、上記課題を解決するもので、高
い直流電圧を変換するのに適したＤＣ−ＤＣコンバータ
装置を提供することを目的としている。

【０００８】

【課題を解決するための手段】本発明は、第１のパルス
と前記第１のパルスと同位相でかつ前記第１のパルスの
立ち上がりエッジ以後の所定の幅および立ち下がりエッ
ジ以前の所定の幅のＨレベル部分をＬレベルにした第２
のパルスと、直流電源装置と、ソースが前記直流電源装
置の出力に接続されたＰチャンネル電界効果型トランジ
スタと、ソースがグランドに接続されドレインが前記Ｐ
チャンネル電界効果型トランジスタのドレインに接続さ
れたＮチャンネル電界効果型トランジスタと、前記Ｐチ
ャンネル電界効果型トランジスタのドレイン出力信号を
平滑し負荷に出力するための平滑回路と、前記第１のパ
ルスの振幅を維持したままパルスのＨレベルの電圧を前
記Ｐチャンネル電界効果型トランジスタのソース電位に
クランプし前期Ｐチャンネル電界効果型トランジスタの
ゲートに出力するクランプ回路と、前記Ｎチャンネル電
界効果型トランジスタのゲートの入力をグランドあるい
は第２のパルスから選択するためのスイッチ手段と、前
記直流電源装置の電源投入時前記Ｎチャンネル電界効果
型トランジスタのゲートとグランドを短絡し前記クラン
プ回路により前記第２のパルスのＨレベルの電圧が前記
Ｐチャンネル電界効果型トランジスタのソース電位にク
ランプされた後前記Ｎチャンネル電界効果型トランジス
タのゲートに前記第２の出力パルスを入力するように前
記スイッチ手段を切り替えるための起動スイッチ制御回
路とを少なくとも備えるものである。

【０００９】

【作用】本発明は上記した構成により、Ｐチャンネル電
界効果型トランジスタをオンさせるのに必要なソース−
ゲート間電圧の振幅を持つパルスを作成し、さらに、こ
のパルスのＨレベルの電圧がソース電位に一致するよう
にＤＣ的にレベルシフトしてクランプしゲート信号とす
るようなクランプ回路を設けることにより、Ｐチャンネ
ル電界効果型トランジスタのゲート駆動回路の素子に必
要な耐圧を減らすことができる。また、このような回路
構成において電源投入時過渡的に起こるＰチャンネル電
界効果型トランジスタとＮチャンネル電界効果型トラン
ジスタの同時オンの状態を防ぐため保護回路も備えた。 これらの構成により高い直流電圧を変換するのに適した
ＤＣ−ＤＣコンバータ装置が得られる。

【００１０】

【実施例】以下、本発明の一実施例のＤＣ−ＤＣコンバ
ータ装置について図面を参照しながら説明する。（図１
）は本発明の一実施例のＤＣ−ＤＣコンバータ装置の構
成図を示すものである。（図１）において、従来のＤＣ
−ＤＣコンバータ装置の説明に用いた（図７）の構成要
素と同じものは同じ番号をつけてある。直流電源装置１
は変換する直流電圧を供給する。Ｐチャンネル電界効果
型トランジスタ２がオンする時、直流電源装置１の出力
電圧を平滑回路４に出力し、Ｎチャンネル電界効果型ト
ランジスタ３がオンする時、平滑回路４の入力に０（ｖ
）を出力する。平滑回路４は入力電圧を平滑し負荷５に
出力する。第１のパルス６はクランプ回路１３を介して
Ｐチャンネル電界効果型トランジスタ２のゲートに入力
される。第２のパルス７回路はスイッチ手段８を介して
Ｎチャンネル電界効果型トランジスタ３のゲートに入力
される。スイッチ手段８はＮチャンネル電界効果型トラ
ンジスタ３のゲート入力をグランドあるいは第２のパル
ス７から選択する。起動スイッチ制御回路９はスイッチ
手段８を制御するための制御回路である。

【００１１】以上のように構成されたＤＣ−ＤＣコンバ
ータ装置について以下動作を説明する。本発明のＤＣ−
ＤＣコンバータ装置は、チョッパ方式で直流電源装置１
の出力電圧を降圧し別の直流電圧に変換する。つまり、
直流電源装置１から出力される直流電圧ＶＩＮをトラン
ジスタのスイッチング動作を利用することにより、振幅
ＶＩＮのパルスに変換し、それを平滑回路４で再度直流
電圧に変換する。この構成における電圧の変換のしくみ
について説明する。ここでは、以下Ｐチャンネル電界効
果型トランジスタをＰ−ＦＥＴ、Ｎチャンネル電界効果
型トランジスタをＮ−ＦＥＴと記す。Ｐ−ＦＥＴ２、Ｎ
−ＦＥＴ３は、通常、Ｐ−ＦＥＴ２がオンの時Ｎ−ＦＥ
Ｔ３はオフになり、平滑回路４に直流電源装置１の出力
電圧ＶＩＮを供給する。また、Ｐ−ＦＥＴ２がオフの時
Ｎ−ＦＥＴ３はオンになり、平滑回路４の入力を０（ｖ
）にする。

【００１２】（図２（ａ）（ｂ）（ｃ））はＤＣ−ＤＣ
変換の原理を示す信号タイミング図である。横軸は時間
の経過を示している。まず、（図２（ａ））はＰ−ＦＥ
Ｔ２がオンの期間とオフの期間の比が１：３の場合を示
している。Ｐ−ＦＥＴ２がオンでＮ−ＦＥＴ３がオフの
時、平滑回路４の入力は直流電源装置１の出力電圧ＶＩ
Ｎとなり、Ｐ−ＦＥＴ２がオフでＮ−ＦＥＴ３がオンの
時、平滑回路の入力は０（ｖ）となる。この場合、負荷
５に供給される平滑回路４の出力電圧はＶＩＮ／４とな
る。 同様に（図２（ｂ）（ｃ））は、それぞれＰ−ＦＥＴ２
のオンの期間とオフの期間の比が１：１および３：１の
場合を示しており、この場合、平滑回路４の出力電圧は
それぞれＶＩＮ／２、３ＶＩＮ／４となる。このように
Ｐ−ＦＥＴ２、Ｎ−ＦＥＴ３のオンオフの期間の比を変
えることにより負荷５への供給電圧を変化させることが
できる。Ｐ−ＦＥＴ２がオンしている時間をＴＰ＿ＯＮ
、Ｐ−ＦＥＴ２がオフしている時間をＴＰ＿ＯＦＦとす
ると負荷５への供給電圧ＶＯＵＴは（数１）のように与
えられる。

【００１３】

【数１】

【００１４】次に第１のパルス６と第２のパルス７につ
いて説明する。直流電源装置１の出力電圧をＰ−ＦＥＴ
２とＮ−ＦＥＴ３と平滑回路４を用いて降圧する原理を
前に示した。しかし、前の説明ではＰ−ＦＥＴ２、Ｎ−
ＦＥＴ３を理想的なスイッチとして働いているとしたが
、実際にはＰ−ＦＥＴ２、Ｎ−ＦＥＴ３はソース−ゲー
ト間電圧を矩形波で与えても、瞬時にオンからオフへ、
オフからオンへ変化できない。この状態を（図３（ａ）
）に示す。横軸は時間の経過を示しており、状態の変化
する部分を拡大して示してある。イ、ロはＰ−ＦＥＴ２
、Ｎ−ＦＥＴ３のスイッチングの指令を示しており、Ｐ
−ＦＥＴ２がオンの指令の時Ｎ−ＦＥＴ３がオフの指令
、Ｐ−ＦＥＴ２がオフの指令の時Ｎ−ＦＥＴ３がオンの
指令が与えられている。しかし、このような指令をＰ−
ＦＥＴ２、Ｎ−ＦＥＴ３に与えた場合でも、入力容量な
どの影響でハ、ニに示すようにスイッチング状態が急に
は変化しない。ホに示すようなスイッチングの状態が変
化するときにＰ−ＦＥＴ２とＮ−ＦＥＴ３が同時にオン
するような期間ができ、トランジスタの活性領域で非常
に大きな電流が流れることになり、トランジスタを破損
する場合も起こり得る。そこで、スイッチングの指令と
してＰ−ＦＥＴ２がオンの状態からＮ−ＦＥＴ３がオン
の状態に変化する時、またＮ−ＦＥＴ３がオンの状態か
らＰ−ＦＥＴ２がオンの状態に変化する時にＰ−ＦＥＴ
２、Ｎ−ＦＥＴ３が同時にオンすることがないようにス
イッチングの指令を与える必要がある。（図３（ｂ））
にこれを示す。ただし、横軸は時間の経過を示している
。（図３（ｂ））のヘ、トに示すように、期間Ａ、Ｂ、
ＣにＰ−ＦＥＴ２、Ｎ−ＦＥＴ３を同時にオフにするよ
うな指令を出す期間を設ける。この期間の長さは用いた
Ｐ−ＦＥＴ２、Ｎ−ＦＥＴ３の立ち上がり、立ち下がり
時間等の特性を考慮することによって設定する。このよ
うな指令を与えることにより、Ｐ−ＦＥＴ２、Ｎ−ＦＥ
Ｔ３のスイッチング動作はチ、リになり、同時オン期間
をなくすことができる。ここでは、このようなＰ−ＦＥ
Ｔ２のスイッチングの指令パルスとして第１のパルス６
、Ｎ−ＦＥＴ３のスイッチングの指令パルスとして第２
のパルス７として与える。この第１のパルス６、第２の
パルス７とスイッチングの指令は（表１）に示す関係と
なっている。

【００１５】

【表１】

【００１６】このような第２のパルス７は、第１の出力
パルス６と同位相で、第１の出力パルス６の立ち上がり
エッジ以後のＴｄおよび立ち下がりエッジ以前のＴｄの
Ｈレベル部分をＬレベルにしたパルスという関係で与え
られる。ただし、Ｔｄは前に述べたように、用いたＰ−
ＦＥＴ２とＮ−ＦＥＴ３の立ち上がり、立ち下がり時間
等の特性を考慮することによって決定する。

【００１７】ここで、第１のパルス６、第２のパルス７
に必要な振幅について説明する。まず、第２のパルス７
はスイッチ手段８を介してＮ−ＦＥＴ３のゲートに出力
され、Ｎ−ＦＥＴ３のスイッチングを制御する。電界効
果型トランジスタはソース−ゲート間電圧でスイッチン
グが制御される。このため第２のパルス７としてＬレベ
ルが０（Ｖ）、ＨレベルがＮ−ＦＥＴ３をオン状態にす
るのに必要なソース−ゲート間電圧を持つものである。 一方、第１のパルス６はＰ−ＦＥＴ２のスイッチングを
制御するパルスである。Ｐ−ＦＥＴ２のスイッチングは
、ソースに対するゲートの電圧で決まる。ここでＰ−Ｆ
ＥＴ２のソースはグランドではなくて、直流電源装置１
の出力電圧であるということに注意する必要がある。こ
の第１のパルス６を直接Ｐ−ＦＥＴ２のゲートに入力す
るような従来の構成では、第１のパルス６としてＨレベ
ルがＰ−ＦＥＴ２のソース電位となるようなパルスが必
要である。Ｐ−ＦＥＴ２のソースが直流電源装置１に接
続されていることを考慮すると、変換する直流電圧が高
くなってくると、それに従って第１のパルス６の振幅も
非常に大きなものが必要となり、Ｐ−ＦＥＴ２のゲート
の駆動回路の素子に必要な耐圧も大きいものが要求され
る。そこで、第１のパルス６のＨレベルの電圧をＰ−Ｆ
ＥＴ２のソースの電位までＤＣ的にレベルシフトしクラ
ンプすることが可能であれば、第１のパルス６の振幅は
Ｐ−ＦＥＴ２をオンするためのソース−ゲート間電圧と
同じ振幅だけあれば十分である。そこで、本発明は、第
１のパルス６を上記のような機能を持つクランプ回路１
３を介してＰ−ＦＥＴ２のゲートに出力するようにした
。このような構成にすることにより、変換する直流電圧
が高くなっても第１のパルス６の振幅は一定であるため
、実際のＰ−ＦＥＴ２のゲートの駆動回路素子に必要な
耐圧を抑えることができる。

【００１８】このようなクランプ回路１３を実現する回
路が例えば（図１）のコンデンサ１０とダイオード１１
と抵抗１２で構成される回路である。一般的には、直流
電源装置１とその他の回路の電源は同時に入れられるこ
とが多い。そこでここでも回路の電源はすべて同時に入
れられるとする。（図１）に示されるコンデンサ１０と
ダイオード１１と抵抗１２で構成されるクランプ回路１
３は、電源投入時の動作と定常状態の動作に分けること
ができる。まず、定常状態での動作を（図４）に示す。 横軸は時間の経過を示している。（図４）のｂは第１の
パルス６を示している。ここではパルスの振幅をＶＰ１
とする。また（図４）のｃはＰ−ＦＥＴ２のゲート電圧
を示している。定常状態では期間Ａでは、コンデンサ１
０にＶＩＮ−ＶＰ１の電位差にあたる電荷が蓄えられて
おり、ゲート電圧はＶＩＮになっている。期間Ｂになり
、第１のパルス６が０（ｖ）になるとコンデンサ１０は
急には充電されないため、ゲート電位は同じようにＶＰ
１減少する。 このような状態では、ダイオード１１は逆バイアスされ
ているため、ダイオード１１を流れる電流は無視できる
。コンデンサ１０は、その後直流電源装置１から抵抗１
２を介して充電され、抵抗１２の抵抗値をＲ、コンデン
サ１０の容量をＣとすると、ゲート電圧は時定数Ｒ・Ｃ
で最終値ＶＩＮに上昇していく。これに伴い、Ｐ−ＦＥ
Ｔ２のソース−ゲート間電圧は減少していく。そして期
間Ｃになると再び第１のパルス６がＨレベルになる。す
るとゲート電位はＶＰ１だけ再び上昇する。ソース電位
に対しゲート電位が高くなり、ダイオード１１は順バイ
アスとなる。そのため、コンデンサ１０の電荷がダイオ
ード１１を介して急速に放電される。それにともないＰ
−ＦＥＴ２のゲート電圧は、ダイオード１１の順方向の
抵抗値をＲｄとすると時定数Ｒｄ・Ｃで最終値ＶＩＮに
瞬時に減少する。その後期間Ｄ、Ｅ、・・・になると第
一のパルス６が交互にＬレベル、Ｈレベル、・・・と変
化し前に述べた期間Ｂ、Ｃと同様の動作を繰り返すこと
になる。実際の設計時には、Ｐ−ＦＥＴ２のスイッチン
グの周期あるいはＰ−ＦＥＴ２をオン状態にするために
必要なソース−ゲート間電圧を考慮して時定数Ｒ・Ｃを
選択し、コンデンサ１０、抵抗１２の値を選ぶ。このよ
うなクランプ回路１３を構成することにより、第１のパ
ルス６のＨレベルの電圧をＰ−ＦＥＴ２のソース電位Ｖ
ＩＮになるようにＤＣ的にレベルシフトし、クランプす
ることができる。

【００１９】定常的な動作では、上記のクランプ回路１
３を用いてＰ−ＦＥＴ２のスイッチングができることを
示した。次に電源投入後の動作の動作について説明する
。（図５）にこの動作の信号タイミング図を示す。横軸
は時間の経過を示している。（図５）のｂは第１のパル
ス６、（図５）のｃはＰ−ＦＥＴ２のゲート電圧を示し
ている。電源投入直後、コンデンサ１０には電荷が蓄え
られておらず、第１のパルス６がＬレベルであればＰ−
ＦＥＴ２のゲート電圧は０（ｖ）である。この場合Ｐ−
ＦＥＴ２のソース電圧に対してゲート電圧は低くなって
いるためダイオード１１は逆バイアスになりダイオード
１１を流れる電流は無視できる。この時点からコンデン
サ１０は直流電源装置１から抵抗１２を介し時定数Ｒ・
Ｃで最終値ＶＩＮに充電されていく。同様にゲート電圧
も時定数Ｒ・Ｃで最終値ＶＩＮに上昇していく。期間Ｂ
になると第１のパルス６がＨレベルになるためＰ−ＦＥ
Ｔ２のゲート電圧もＶＰ１上昇する。しかし、定常状態
の動作と違い、ダイオード１１は逆バイアスの状態のま
まである。そこでさらに抵抗１２を介してコンデンサ１
０が充電され、Ｐ−ＦＥＴ２のゲート電圧は時定数Ｒ・
Ｃで最終値ＶＩＮに充電されていく。期間Ｃになると第
１のパルス６が再びＬレベルになるためにＰ−ＦＥＴ２
のゲート電圧はＶＰ１下降し、そこから時定数Ｒ・Ｃで
最終値ＶＩＮに上昇していく。その後も同様の動作でコ
ンデンサ１０が徐々に充電されていく。またＰ−ＦＥＴ
２のゲート電圧はＶＰ１の電圧分上下しながらそれぞれ
時定数Ｒ・Ｃで最終値ＶＩＮに上昇していく。

【００２０】期間Ｄになり、第１のパルス６がＨレベル
になった時、ゲート電圧がソース電圧ＶＰ１より高くな
る。このとき初めてダイオード１１は順バイアスされ、
定常時の動作の期間Ｂと同様の動作で時定数Ｒｄ・Ｃで
最終値ＶＩＮに瞬時に下降し、ＶＩＮになる。その後は
、前述の定常状態の動作を行うことになる。

【００２１】以上は、電源投入直後、第１のパルス６が
Ｌレベルである場合を示したが、電源投入と同時にＨレ
ベルになった場合もＰ−ＦＥＴ２のゲート電圧の初期状
態がＶＰ１であるというだけで上記の場合とほぼ同じ動
作が行われる。

【００２２】以上の動作を考えると電源投入後Ｐ−ＦＥ
Ｔ２のゲート−ソース間は電位差を持ち、一定期間の間
は第１のパルス６の状態にかかわらず常にＰ−ＦＥＴ２
がオン状態になってしまう。そこでこのような状態の時
に第２のパルス７がＨレベル電圧を出力すると、Ｐ−Ｆ
ＥＴ２、Ｎ−ＦＥＴ３共にオン状態になり、直流電源装
置１の出力は、グランドに対してほぼ短絡状態となり、
Ｐ−ＦＥＴ２、Ｎ−ＦＥＴ３が破壊されることが起こり
うる。

【００２３】本発明では、電源投入時つまりクランプ回
路１３の立ち上がり時における異常動作によって起こる
Ｐ−ＦＥＴ２、Ｎ−ＦＥＴ３の同時オン状態を防ぐため
の保護回路も備えた。この回路は電源投入時Ｎ−ＦＥＴ
３をオフ状態にしておき、Ｐ−ＦＥＴ２とＮ−ＦＥＴ３
の同時オン状態を回避し素子の破壊を防ぐ。クランプ回
路１３が定常動作に移ると保護動作を解除しＮ−ＦＥＴ
３も通常のスイッチング動作を行うようにしたものであ
る。

【００２４】この保護回路はＮ−ＦＥＴ３のゲートの入
力をグランドあるいは第２のパルス７から選択するスイ
ッチ手段８とこのスイッチ手段８を制御する起動スイッ
チ制御回路９を設けたものである。このスイッチ手段８
は、電源投入時からクランプ回路１３が定常状態の動作
に移行するまでの間、Ｎ−ＦＥＴ３のゲートをグランド
に短絡する。その結果Ｎ−ＦＥＴ３のゲート−ソース電
圧が０（ｖ）になりＮ−ＦＥＴ３はオフ状態になる。こ
れにより、電源投入時Ｐ−ＦＥＴ２がオン状態になって
も同時オン状態を防ぐことができる。さらに、時間が経
過し、クランプ回路１３の動作が定常状態に移行した後
、スイッチ手段８はＮ−ＦＥＴ３のゲートをグランドか
ら切り離し第２のパルス７をＮ−ＦＥＴ３のゲートに入
力するように接続する。これにより、Ｎ−ＦＥＴ３も通
常の動作に移りＤＣ−ＤＣコンバータとしての動作が始
まる。起動スイッチ制御回路９はこのようなスイッチ手
段８の動作を制御する回路である。

【００２５】実際には、例えばこのスイッチ手段８、起
動スイッチ制御回路９はリレーを用いて容易に実現でき
る。その構成図を（図６）に示す。２０はリレーであり
、コイルに与えられる電圧がある値を越えるまで端子１
０１とＮ−ＦＥＴ３のゲートを接続し、ある電圧を越え
ると端子１０２とＮ−ＦＥＴ３のゲートを接続するよう
なものである。電源投入後、直流電源装置１から抵抗２
１を介してコンデンサ２２が充電される。そのため、コ
ンデンサ２２の端子間電圧は徐々に上昇する。コンデン
サ２２の端子間電圧はリレー２０のコイルに供給される
。その結果、電源投入時はスイッチは端子１０１に接続
され、ある時間後に端子１０２に接続される。このよう
にして電源投入後の一定期間Ｎ−ＦＥＴ３のソース−ゲ
ート間電圧を０（ｖ）にし、Ｎ−ＦＥＴ２をオフ状態に
しておくことができる。

【００２６】以上に述べた構成により、本発明のＤＣ−
ＤＣコンバータ装置が構成できる。また、本発明のＤＣ
−ＤＣコンバータは、第１のパルス６および第２のパル
ス７のデューティ比をコントロールすることにより、出
力電圧可変型のＤＣ−ＤＣコンバータも構成できる。

【００２７】なお、ここではクランプ回路１３としてコ
ンデンサ１０、ダイオード１１、抵抗１２で構成した（
図１）に示される回路を用いたが他のクランプ回路を用
いても同様に構成できる。

【００２８】また、ここではスイッチ手段８としてリレ
ー２０を用いたが、トランジスタなどを用いても簡単に
構成できる。

【００２９】また、ここでは直流電源装置１の電源投入
と同時に他の回路の電源も供給されるとしたが、別々に
電源が入れられても同じ様な構成で実現できる。

【００３０】

【発明の効果】以下の実施例から明らかなように、本発
明によれば、Ｐチャンネル電界効果型トランジスタのゲ
ート信号として、第１のパルスをクランプ回路によりパ
ルスのＨレベルの電圧がソース電位になるようにＤＣ的
にレベルシフトしクランプしたパルスを用いる。このた
め、Ｐチャンネル電界効果型トランジスタのゲートの駆
動回路において作成するパルスは、トランジスタをオン
状態にするのに必要なゲート−ソース間電圧と同じ振幅
のパルスで十分である。この結果、ゲートの駆動回路の
素子に必要な耐圧を小さくすることができる。また、電
源投入時、クランプ回路の立ち上がり時の動作により発
生するＰチャンネル電界効果型トランジスタとＮチャン
ネル電界効果型トランジスタの同時オン状態を防ぐため
の保護回路も備えた。これらの構成により、変換するた
めの直流電圧が高くなっても、Ｐチャンネル電界効果型
トランジスタのゲートの駆動回路素子に必要な耐圧は低
く抑えられるため、高電圧の直流電圧の変換に適した出
力電圧可変型のＤＣ−ＤＣコンバータ装置を提供できる
。

【図面の簡単な説明】

【図１】本発明の一実施例のＤＣ−ＤＣコンバータ装置
の構成図である。

【図２】本発明のＤＣ−ＤＣ変換の原理を示す信号タイ
ミング図である。

【図３】トランジスタのスイッチング動作を示す信号タ
イミング図である。

【図４】本発明の実施例のクランプ回路の定常時の信号
タイミング図である。

【図５】本発明の実施例のクランプ回路の起動時の信号
タイミング図である。

【図６】本発明の実施例の起動時保護回路の構成図であ
る。

【図７】従来のＤＣ−ＤＣコンバータ装置の構成図であ
る。

【符号の説明】

１　　直流電源装置 ２　　Ｐチャンネル電界効果型トランジスタ３　　Ｎチ
ャンネル電界効果型トランジスタ４　　平滑回路 ６　　第１のパルス ７　　第２のパルス ８　　スイッチ手段 ９　　起動スイッチ制御回路 １３　　クランプ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　第１のパルスと前記第１のパルスと同
   位相でかつ前記第１のパルスの立ち上がりエッジ以後の
   所定の幅および立ち下がりエッジ以前の所定の幅のＨレ
   ベル部分をＬレベルにした第２のパルスと、直流電源装
   置と、ソースが前記直流電源装置の出力に接続されたＰ
   チャンネル電界効果型トランジスタと、ソースがグラン
   ドに接続されドレインが前記Ｐチャンネル電界効果型ト
   ランジスタのドレインに接続されたＮチャンネル電界効
   果型トランジスタと、前記Ｐチャンネル電界効果型トラ
   ンジスタのドレイン出力信号を平滑し負荷に出力するた
   めの平滑回路と、前記第１のパルスの振幅を維持したま
   まパルスのＨレベルの電圧を前記Ｐチャンネル電界効果
   型トランジスタのソース電位にクランプし前期Ｐチャン
   ネル電界効果型トランジスタのゲートに出力するクラン
   プ回路と、前記Ｎチャンネル電界効果型トランジスタの
   ゲートの入力をグランドあるいは第２のパルスから選択
   するためのスイッチ手段と、前記直流電源装置の電源投
   入時前記Ｎチャンネル電界効果型トランジスタのゲート
   とグランドを短絡し前記クランプ回路により前記第２の
   パルスのＨレベルの電圧が前記Ｐチャンネル電界効果型
   トランジスタのソース電位にクランプされた後前記Ｎチ
   ャンネル電界効果型トランジスタのゲートに前記第２の
   出力パルスを入力するように前記スイッチ手段を切り替
   えるための起動スイッチ制御回路とを少なくとも備える
   ことを特徴とするＤＣ−ＤＣコンバータ装置。