JPH04304709A - 出力バッファ回路 - Google Patents
出力バッファ回路Info
- Publication number
- JPH04304709A JPH04304709A JP3069635A JP6963591A JPH04304709A JP H04304709 A JPH04304709 A JP H04304709A JP 3069635 A JP3069635 A JP 3069635A JP 6963591 A JP6963591 A JP 6963591A JP H04304709 A JPH04304709 A JP H04304709A
- Authority
- JP
- Japan
- Prior art keywords
- output
- buffer circuit
- load
- output buffer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は出力バッファ回路に関し
、特に半導体集積回路の出力バッファ回路に関する。
、特に半導体集積回路の出力バッファ回路に関する。
【０００２】
【従来の技術】一般に半導体集積回路の出力部には内部
回路の微弱な信号を外部の大きな負荷回路が駆動できる
レベルまで増幅する出力バッファ回路を設けている。
回路の微弱な信号を外部の大きな負荷回路が駆動できる
レベルまで増幅する出力バッファ回路を設けている。
【０００３】以下図面を用いて従来例の説明をする。図
２は従来の出力バッファ回路の一例を示す回路図である
。インバータ２，３からなる負荷駆動部１は入力として
内部信号Ｄｉｎが入力され、出力として外部端子Ｏに接
続されている。内部信号Ｄｉｎは負荷駆動部１のインバ
ータ２で反転され、更に駆動能力の大きいインバータ３
に入力する事により再度反転されて外部へ出力される。
２は従来の出力バッファ回路の一例を示す回路図である
。インバータ２，３からなる負荷駆動部１は入力として
内部信号Ｄｉｎが入力され、出力として外部端子Ｏに接
続されている。内部信号Ｄｉｎは負荷駆動部１のインバ
ータ２で反転され、更に駆動能力の大きいインバータ３
に入力する事により再度反転されて外部へ出力される。
【０００４】
【発明が解決しようとする課題】従来の出力バッファ回
路では仕様書等で設定された外部負荷容量値によって駆
動能力が一律に決められており任意に駆動能力を変更出
来ない。その為設定負荷容量値に対して大きな外部負荷
回路を接続する場合は、更に外部でバッファ回路が必要
になり又小さな外部負荷回路を接続する場合では、スイ
ッチング動作が素早く行われる事によってリンギングが
発生し接続する回路の誤動作を招く場合があるという欠
点があった。
路では仕様書等で設定された外部負荷容量値によって駆
動能力が一律に決められており任意に駆動能力を変更出
来ない。その為設定負荷容量値に対して大きな外部負荷
回路を接続する場合は、更に外部でバッファ回路が必要
になり又小さな外部負荷回路を接続する場合では、スイ
ッチング動作が素早く行われる事によってリンギングが
発生し接続する回路の誤動作を招く場合があるという欠
点があった。
【０００５】本発明の目的は外部負荷容量に対して任意
に最適な駆動能力を設定出来る出力バッファ回路を提供
する事にある。
に最適な駆動能力を設定出来る出力バッファ回路を提供
する事にある。
【０００６】
【課題を解決するための手段】本発明の出力バッファ回
路は切り替え信号Ｓ１〜Ｓ３に応じて任意に駆動能力を
設定して切り替える切り替え手段を有している。
路は切り替え信号Ｓ１〜Ｓ３に応じて任意に駆動能力を
設定して切り替える切り替え手段を有している。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の一実施例を示す回路図である
。負荷駆動部１１，１２，１３はそれぞれ入力として内
部信号Ｄｉｎが入力され、それぞれの駆動部出力Ｏ１，
Ｏ２，Ｏ３はすべて外部端子Ｏに接続している。 又、各負荷駆動部１１，１２，１３にはそれぞれ設定信
号Ｓ１，Ｓ２，Ｓ３が入力している。
説明する。図１は本発明の一実施例を示す回路図である
。負荷駆動部１１，１２，１３はそれぞれ入力として内
部信号Ｄｉｎが入力され、それぞれの駆動部出力Ｏ１，
Ｏ２，Ｏ３はすべて外部端子Ｏに接続している。 又、各負荷駆動部１１，１２，１３にはそれぞれ設定信
号Ｓ１，Ｓ２，Ｓ３が入力している。
【０００８】負荷駆動部１１ではまず２入力ＮＡＮＤ５
の入力に内部信号Ｄｉｎと設定信号Ｓ１が入力されその
出力はＰチャネルトランジスタ７のゲート入力となって
いる。
の入力に内部信号Ｄｉｎと設定信号Ｓ１が入力されその
出力はＰチャネルトランジスタ７のゲート入力となって
いる。
【０００９】インバータ４は入力に設定信号Ｓ１が入力
されその出力は２入力ＮＯＲ６の１入力となる。２入力
ＮＯＲ６は内部信号Ｄｉｎとインバータ４の出力が入力
され、その出力はＮチャンネルトランジスタ８のゲート
入力となる。
されその出力は２入力ＮＯＲ６の１入力となる。２入力
ＮＯＲ６は内部信号Ｄｉｎとインバータ４の出力が入力
され、その出力はＮチャンネルトランジスタ８のゲート
入力となる。
【００１０】Ｐチャンネルトランジスタ７はソースが電
源電圧（ＶＣＣ）、ゲートに２入力ＮＡＮＤ５の出力が
接続され、Ｎチャンネルトランジスタ８はソースが接地
電位（ＧＮＤ）、ゲートに２入力ＮＯＲ６の出力が接続
され、ドレインがＰチャンネルトランジスタ７のドレイ
ンと共通になるプッシュブル回路を形成してその出力Ｏ
１となっている。
源電圧（ＶＣＣ）、ゲートに２入力ＮＡＮＤ５の出力が
接続され、Ｎチャンネルトランジスタ８はソースが接地
電位（ＧＮＤ）、ゲートに２入力ＮＯＲ６の出力が接続
され、ドレインがＰチャンネルトランジスタ７のドレイ
ンと共通になるプッシュブル回路を形成してその出力Ｏ
１となっている。
【００１１】なお、他の負荷駆動部１２，１３はすべて
負荷駆動部と構成が同じであるので説明を省略する。
負荷駆動部と構成が同じであるので説明を省略する。
【００１２】次に回路の動作について詳細に説明する。
負荷駆動部において設定信号Ｓ１がロウレベルの場合、
インバータ４の出力がハイレベルとなり、内部信号Ｄｉ
ｎの値に関わらず２入力ＮＡＮＤ５の出力はハイレベル
に２入力ＮＯＲ６の出力はロウレベルに固定される。従
って、Ｐチャンネルトランジスタ７及びＮチャンネルト
ランジスタ８は共にオフする為、駆動部出力Ｏ１はハイ
インピーダンス状態となる。
インバータ４の出力がハイレベルとなり、内部信号Ｄｉ
ｎの値に関わらず２入力ＮＡＮＤ５の出力はハイレベル
に２入力ＮＯＲ６の出力はロウレベルに固定される。従
って、Ｐチャンネルトランジスタ７及びＮチャンネルト
ランジスタ８は共にオフする為、駆動部出力Ｏ１はハイ
インピーダンス状態となる。
【００１３】次に設定信号Ｓ１がハイレベルの場合、イ
ンバータ４の出力はロウレベルとなり、２入力ＮＡＮＤ
５及び２入力ＮＯＲ６は共にアクティブとなる。この時
、内部信号Ｄｉｎがハイレベルであれば、２入力ＮＡＮ
Ｄ５の出力がロウレベル、２入力ＮＯＲ６の出力はロウ
レベルとなり、Ｐチャンネルトランジスタ７はオン、Ｎ
チャンネルトランジスタ８がオフとなって駆動出力Ｏ１
にはハイレベルが出力される。
ンバータ４の出力はロウレベルとなり、２入力ＮＡＮＤ
５及び２入力ＮＯＲ６は共にアクティブとなる。この時
、内部信号Ｄｉｎがハイレベルであれば、２入力ＮＡＮ
Ｄ５の出力がロウレベル、２入力ＮＯＲ６の出力はロウ
レベルとなり、Ｐチャンネルトランジスタ７はオン、Ｎ
チャンネルトランジスタ８がオフとなって駆動出力Ｏ１
にはハイレベルが出力される。
【００１４】同様に、内部信号Ｄｉｎがロウレベルであ
ると、２入力ＮＡＮＤ５の出力がハイレベル、２入力Ｎ
ＯＲ６の出力がハイレベルとなり、Ｐチャンネルトラン
ジスタ７がオフ、Ｎチャンネルトランジスタ８はオンと
なって駆動部出力Ｏ１にはロウレベルが出力される。
ると、２入力ＮＡＮＤ５の出力がハイレベル、２入力Ｎ
ＯＲ６の出力がハイレベルとなり、Ｐチャンネルトラン
ジスタ７がオフ、Ｎチャンネルトランジスタ８はオンと
なって駆動部出力Ｏ１にはロウレベルが出力される。
【００１５】他の負荷駆動部１２，１３も負荷駆動部１
１と構成が同一であり、それぞれ設定信号Ｓ２，Ｓ３に
よって駆動部出力Ｏ２，Ｏ３がアクティブ，インアクテ
ィブ状態に切り替わる。
１と構成が同一であり、それぞれ設定信号Ｓ２，Ｓ３に
よって駆動部出力Ｏ２，Ｏ３がアクティブ，インアクテ
ィブ状態に切り替わる。
【００１６】ここで各負荷駆動部がそれぞれ２０（ＰＦ
）の負荷容量を駆動できるとすると、設定信号Ｓ１がハ
イレベルで他のＳ２，Ｓ３がロウレベルに設定された時
は、外部端子Ｏの負荷は２０（ＰＦ）まで駆動可能であ
り、設定信号Ｓ１，Ｓ２をハイレベル、Ｓ３をロウレベ
ルに設定すると外部端子Ｏは２０（ＰＦ）＋２０（ＰＦ
）＝４０（ＰＦ）まで駆動可能という様に、駆動能力を
任意に設定する事が出来る。
）の負荷容量を駆動できるとすると、設定信号Ｓ１がハ
イレベルで他のＳ２，Ｓ３がロウレベルに設定された時
は、外部端子Ｏの負荷は２０（ＰＦ）まで駆動可能であ
り、設定信号Ｓ１，Ｓ２をハイレベル、Ｓ３をロウレベ
ルに設定すると外部端子Ｏは２０（ＰＦ）＋２０（ＰＦ
）＝４０（ＰＦ）まで駆動可能という様に、駆動能力を
任意に設定する事が出来る。
【００１７】なお本実施例はＣＭＯＳ（コンプリメンタ
リ）トランジスタ方式について説明したが、本発明は、
ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳトランジス
タ方式及びバイポーラトランジスタ方式についても適用
出来る。
リ）トランジスタ方式について説明したが、本発明は、
ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳトランジス
タ方式及びバイポーラトランジスタ方式についても適用
出来る。
【００１８】
【発明の効果】以上説明したように本発明の出力バッフ
ァ回路は複数の負荷駆動部出力を任意に組み合わせる事
により最適な駆動能力を設定出来る出力バッファ回路を
提供出来る。
ァ回路は複数の負荷駆動部出力を任意に組み合わせる事
により最適な駆動能力を設定出来る出力バッファ回路を
提供出来る。
【図１】本発明の一実施例の回路図である。
【図２】従来の出力バッファ回路の一例を示す回路図で
ある。
ある。
１，１１，１２，１３ 負荷駆動部１，２，３，
４ インバータ ５ ２入力ＮＡＮＤ ６ ２入力ＮＯＲ ７ Ｐチャンネルトランジスタ ８ Ｎチャンネルトランジスタ Ｄｉｎ 内部信号 Ｏ 外部端子 Ｏ１，Ｏ２，Ｏ３ 駆動部出力 Ｓ１，Ｓ２，Ｓ３ 設定信号
４ インバータ ５ ２入力ＮＡＮＤ ６ ２入力ＮＯＲ ７ Ｐチャンネルトランジスタ ８ Ｎチャンネルトランジスタ Ｄｉｎ 内部信号 Ｏ 外部端子 Ｏ１，Ｏ２，Ｏ３ 駆動部出力 Ｓ１，Ｓ２，Ｓ３ 設定信号
Claims (1)
- 【請求項１】 入力信号を入力とし切り替え信号に応
じて前記入力信号をプッシュブル回路に出力するかどう
かを切り替える手段を有することを特徴とする出力バッ
ファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3069635A JPH04304709A (ja) | 1991-04-02 | 1991-04-02 | 出力バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3069635A JPH04304709A (ja) | 1991-04-02 | 1991-04-02 | 出力バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04304709A true JPH04304709A (ja) | 1992-10-28 |
Family
ID=13408521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3069635A Pending JPH04304709A (ja) | 1991-04-02 | 1991-04-02 | 出力バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04304709A (ja) |
-
1991
- 1991-04-02 JP JP3069635A patent/JPH04304709A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176741B2 (en) | Level shift circuit | |
| JP3204690B2 (ja) | マルチモード入力回路 | |
| US4725982A (en) | Tri-state buffer circuit | |
| EP0341740A2 (en) | Complementary output circuit for logic circuit | |
| JPH0389624A (ja) | 半導体集積回路 | |
| US5317211A (en) | Programmable pin for use in programmable logic devices | |
| JPH04304709A (ja) | 出力バッファ回路 | |
| JP3297985B2 (ja) | シフトレジスタ | |
| US6774697B2 (en) | Input and output port circuit | |
| JPH0353715A (ja) | 出力バッファ回路 | |
| JPS61112424A (ja) | 出力バツフア回路 | |
| EP0651510B1 (en) | Input/output stage adapted to operate with low and high voltages | |
| JP3470785B2 (ja) | データ入出力回路 | |
| JP2929869B2 (ja) | ３ステート・バッファ回路 | |
| JP2934265B2 (ja) | 相補型ｍｏｓ出力回路 | |
| JP2861556B2 (ja) | デコード回路 | |
| JPH0567961A (ja) | 出力バツフア回路 | |
| JPH02283123A (ja) | 半導体装置 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPH04132310A (ja) | ３ステートバッファ | |
| JPH02128516A (ja) | インバータ回路 | |
| JPH07106932A (ja) | バス出力回路 | |
| JPH05197347A (ja) | 半導体集積回路 | |
| JPH03179914A (ja) | バスドライバ回路 | |
| JPH05129907A (ja) | 信号遅延装置 |