JPH0430564A - 高出力用混成集積回路装置 - Google Patents

高出力用混成集積回路装置

Info

Publication number
JPH0430564A
JPH0430564A JP2138747A JP13874790A JPH0430564A JP H0430564 A JPH0430564 A JP H0430564A JP 2138747 A JP2138747 A JP 2138747A JP 13874790 A JP13874790 A JP 13874790A JP H0430564 A JPH0430564 A JP H0430564A
Authority
JP
Japan
Prior art keywords
substrate
power
substrates
board
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2138747A
Other languages
English (en)
Other versions
JPH0766955B2 (ja
Inventor
Hideshi Saito
秀史 西塔
Hisashi Shimizu
清水 永
Susumu Ota
太田 晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2138747A priority Critical patent/JPH0766955B2/ja
Publication of JPH0430564A publication Critical patent/JPH0430564A/ja
Publication of JPH0766955B2 publication Critical patent/JPH0766955B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は高出力用回路基板とそれを制御する制御用回路
基板とがケース材を介して一体化された高出力用混成集
積回路装置に関し、更に詳しくは高出力用混成集積回路
装置のパッケージ構造に関する。
(ロ)従来の技術 一般的にインバータエアコンの室外器などの電力駆動制
御用として電力半導体装置が使用きれるが、従来のこの
種の電力半導体装置では、電力用半導体素子が接si!
された電力回路基板と各種の電気部品が接続された制御
回路基板とが夫々別個に独立して制御パネル等に配置さ
れていた。このため、装置の小形化や簡単に交換可能な
モジュール形態とすることが困難であった。
そこで近年では上述した問題を解決するために電力回路
基板と制御回路基板とを1つのパッケージに集積化した
電力半導体装置なるものが存在する。
第7図は例えば1つの従来の電力半導体装置を示した断
面図である。
第7図に示すように、電力回路基板(51)と制御回路
基板(52)とを備え、電力回路基板(51)がモール
ド用樹脂外枠(54)内にシリコンゲル等の内部注入樹
脂(56)により固定され、また、制御回路基板(52
)がモールド用樹脂外枠(54)に嵌合されると共にエ
ポキシ樹脂等の封止樹脂(58)の注入硬化により固定
されて、両回路基板(51)< 52)がモールド用樹
脂外枠〈54〉に互いに平行に積層保持されている。そ
して、電力回路基板(51)上に形成された配線パター
ンにトランジスタやダイオード等の電力用半導体素子(
110)が、制御回路基板(52)上に形成された配線
パターンに各種の電気部品(112)が夫々接続されて
いる。更に、電力回路基板(51〉には、外部入出力用
端子(114)が半田付けされ、この外部入出力用端子
(114)が封止樹脂(58)および制御回路基板(5
2)を貫通して上部に導出されている。また、制御回路
基板〈52)には外部接続用コネクタ(116)が接続
され、この外部接続用コネクタ(116)が封止樹脂(
58)で固定されて上部に突出されている。そして、電
力回路基板(51〉と制御回路基板(52)とは、基板
接続用コネクタ(118)により互いに電気的に接続さ
れている。
(ハ)発明が解決しようとする課題 上述の如く説明した従来の電力半導体装置では以下に示
す種々の不具合がある。
先ず、この様な電力半導体装置は、小形化や交換可能な
モジュール形態を実現できたものの、電力回路基板(5
1)と制御回路基板(52)との間が内部注入樹脂(5
6)と封止樹脂(58)とによって充填きれているので
、電力回路基板(51)上に配置された電力用半導体素
子(110)から発生する熱が内部注入樹脂(56)お
よび封止樹脂(58)を介して制御回路基板(52)上
に配置された各種の電気部品(112)に伝わり、この
ため、各種電気部品(112)が熱の影響を受けて特性
が変化するなどして誤動作の原因となり、電力回路基板
(51)上に形成されるパワー回路の大きな制約原因と
なっていた。そのため、50A〜200Aクラスのハイ
パワー回路対応の装置が実現できないという大きな問題
がある。
次に、制御回路基板(52)は樹脂系の基板で形成され
且つ、基板(52)上に搭載された電気部品(112)
が上面側に配置された構造となるために、耐ノイズ性が
著しく悪いため、ノイズによる誤動作が発生する。
更に、電力回路基板(51)と制御回路基板(52)と
の接続は、先に外枠(54)に電力回路基板(51)を
固着しあらかじめ、基板(51)上に固着諮れた接続コ
ネクタ(11g)なるものを基板(52)の表面上に突
出部せて、その突出部を半田付けしなければならず作業
性および信頼性が著しく低下すると共に自動化が行えな
い問題がある。
更に入出力用端子(114)およびコネクタ(116)
の全ての端子が本体より上面方向に突出されているため
、完成時の積重ねが行えず梱包作業の能率が低下する問
題がある。
(ニ)課題を解決するための手段 本発明は上述した課題を鑑みて為されたものであり、少
なくとも一方の基板の表面が露出する様に対向配置され
た二枚の金属基板と前記両基板上に形成された所望形状
の導電路と前記一方の基板上の導電路と接続された複数
の制御系の回路素子と前記他方の基板上の導電路と接続
された複数のパワー系の回路素子と前記側基板を固着一
体化するケース材とを備え、前記一方の基板の少なくと
も一側辺周端部から小信号用リード端子を導出させ、前
記他方の基板の周端部に固着されたパワー用リード端子
の外部接続部を前記一方の基板の露出面と同一面に配置
したことを特徴とする。
り*)作用 この様に本発明に依れば、二枚の金属基板の一方の基板
表面を露出する様にケース材を介して対向配置させ、一
方の基板から小信号用のリード端子をその基板表面から
突出することなく導出させ、他方の基板上に固着された
パワー用リード端子をケース材に沿って延在ネせその接
続部を一方の基板の露出面と路間−面になる様に配置す
ることにより、両基板に固着されたリード端子が突出し
ない高出力用混成集積回路装置を提供できる。
また、本発明の高出力用混成集積回路装置ではその表面
が露出して配置される一方の基板上に制御系のトランジ
スタ、IC,チップコンデンサ、チップ抵抗等の回路素
子がチップ状のものが使用されているので高集積化され
た制御基板を提供することができる。
更に両基板は夫々の基板周端部分で接続されるので両基
板の接続が極めて容易に行えるメリットを有する。
更に両基板はその裏面が露出きれ且つ夫々の回路素子が
対向する様に配置されているため外来ノイズに対して著
しく遮蔽効果が向上する。
(へ)実施例 以下に第1図乃至第3図に示した実施例に基づいて本発
明の高出力用混成集積回路装置を詳述に説明する。
第1図は本発明の高出力用混成集積回路装置を示す断面
図、第2図は平面図、第3図は正面図である。
本発明の高出力用混成集積回路装置は第1図乃至第3図
に示す如く、二枚の金属基板(la)(lb)と、両基
板(la)(lb)上に搭載された複数の制御系および
パワー系の回路素子(2a)(2b)と、両基板(1a
)(lb)の周端辺に固着された小信号用およびパワー
用のリード端子(3a)(3b)と、二枚の基板(1a
)(1b)を離間させて固着一体化するケース材(4〉
とから構成される。
金属基板としては例えば0.5〜5 、0 mm厚のア
ルミニウム基板を用いる。その両基板(ia)(lb)
の表面には、周知の陽極酸化により酸化アルミニウム膜
(アルマイト層)が形成され、その−主面側に10〜7
0μ厚のエポキシあるいはポリイミド等の絶縁樹脂層が
貼着される。更に絶縁樹脂層上には10〜105μ厚の
銅箔が絶縁樹脂層と同時にローラーあるいはホットプレ
ス等の手段により貼着されている。
両基板(la)(lb)の−主面上に設けられた銅箔表
面上にはスクリーン印刷によって所望形状の導電路を露
出してレジストでマスクされ、貴金属(金、銀、白金)
メツキ層が銅箔表面にメツキされる。然る後、レジスト
を除去して貴金属メツキ層をマスクとして銅箔のエツチ
ングを行い所望の導電路が形成される。ここでスクリー
ン印刷による導電路の細さは0 、5 mmが限界であ
るため、極細配線パターンを必要とするときは周知の写
真蝕刻技術に依り約2μルールまでの極細導電路の形成
が可能となる。
第4図は上述した技術を用いて形成された二枚の基板(
la)(lb)の一方の基板〈1a)、即ち、制御回路
基板の平面図であり、第4図から明らかな如く、一方の
基板(1a)上には制御用、即ち、信号線用の導電路(
5a)が略基板(1a)の全面に形成されている。その
導電路(5a)が延在される基板(1a)の周端部には
複数のリード固着用パッド(6a)が設けられている。
基板(1a)の対向する周端部に設けられたパッド(6
a)には外部回路と接続を行う小信号用のリード端子(
3a)が固着されている。このリード端子(3a)は各
図からでは明らかにされてないがその先端部は水平方向
より上向きとなる様に配置され、更にそのリード端子(
3a)の先端部は一方の基板(1a〉の基板露出面(反
対面)より突出しない様に考慮されている。また、一方
の基板(1a)のもう−側辺に設けられた固着パッド(
6a’)は後述する他方の基板(1b)と接続するため
の固着用パッドである。
上述した制御系の基板(1a)上に発熱を有さないトラ
ンジスタ、ICおよびチップコンデンサ、チップ抵抗等
のチップ状の回路素子(2a)が所定位置にダイ状で搭
載されている。
一方、第5図は他方の基板〈1b)、即ち、パワー出力
用基板の平面図であり、第5図の如く、基板(1b)上
にはパワー用の太い導電路(5b)が主に形成きれてい
る。その導電路(5b)から延在された基板(1b)の
−周端辺にはパワー用リード端子固着用の複数のパッド
(6b)が設けられ、そのパッド〈6b〉にパワー用リ
ード端子〈3b〉が固着されている。また、他方の基板
(1b)上にはパワー用の導電路〈5b)のみならず一
部の信号系の導電路が形成されており、その導電路の先
端部分はパワー用リード端子〈3b〉が固着された反対
側に延在形成され、上述した一方の基板(1a)の接続
パッド(6a’)と接続されるパッド(6b’)となる
この他方の基板〈1b〉上にはパワートランジスタ、パ
ワーMO8,IGBT等のパワー素子および、大電流検
出用抵抗を含むパワー系の保護回路を構成すべき複数の
回路素子(2b)が搭載されている。説明するまでもな
いがパワー素子で必要とされるものはCu、インバー等
のいわゆるヒートシンク材(7)を介して基板(1b)
上に搭載される。
尚、本実施例での他方の基板(1b)の銅箔の厚みは1
05μのため、100A〜200Aクラスの大軍流を最
小限の発熱で流すことが可能となっている。
他方の基板(1b)上に固着されたパワー用のリード端
子〈3b)は第1図および第2図に示す如く、固着パッ
ド(6b)に固着され、いったん水平方向に導出されて
所定のところで折曲げ形成されている。
この折曲げされた部分は後述するケース材(4)の表面
に沿う様に折曲げされるが、本実施例では略直角になる
様に折曲げ形成されている。更に詳しく述べると本実施
例のパワー用リード端子(3b)はその接続部が一方の
基板(1a)の露出面と同一面となる様に折曲げ配置さ
れている。即ち、夫々のリード端子(3a)(3b)は
両方とも上面側に突出することなく配置されることにな
る。
ところで、二枚の基板(la)(lb)のパワー系の他
方の基板(1b)の太ききは制御系の一方の基板(1a
)より大きくなる様に設計時に考慮されている。それら
の二枚の基板(la)(lb)は夫々の回路素子(2a
)(2b〉が対向する様にケース材(4)によって所定
間隔離間して固着一体化される。
本実施例で用いられるケース材(4)を第6図A乃至第
6図Cを用いて説明する。
第6図Aはケース材(4)の正面図、同図Bは平面図、
同図Cは底面図である。
第6図A乃至同図Cに示す如く、ケース材(4)は両基
板(la)(lb)を離間させるために枠状に形成され
た枠部(10)と、枠部(10)の両端部から導出され
た翼状の係止部(11)と、パワー用リード端子(3b
)が実質的に当接され外部回路と接続する外部接続部材
(12)を主要部分として構成されている。
更に本実施例のケース材(4)では上述した主要構成部
以外に両基板(la)(lb)を接続するための領域を
形成する突出部(13)と射出成形後にケース材(4)
のひずみ(反り)を防止するための補強部(19)とが
ケース材(4)と一体形成されている。
ケース材(4)の特徴とするところは、外部接続部材(
12)にある。即ち、外部接続部材(12)はパワー用
リード端子(3b〉の接続部分が装置の側面と上面に設
定される様にケース材(4)の垂直面と水平面に夫々設
けられ、この外部接続部材(12)にはネジ止め用のナ
ツトを挿入する孔<19’)が設けられている。
また、複数の外部接続部材〈12)は所定の深を有した
スリット(14’)によって各ブロック毎に仕切られて
いる。このスリット(14’)には絶縁体(図示しない
)が挿入され隣接して配置きれるパワー用リード端子間
の絶縁距離を一定に保持することに用いることができる
様に設計詐れている。
斯るケース材(4)を用いて両基板(1a)(lb)は
ケース材(4)と一体化される。
制御系回路基板となる一方の基板(1a)はケース材(
4)の上面側に、パワー系回路基板となる他方の基板(
1b)はケース材(4)の下面側に配置きれ、夫々の基
板(la)(lb)上に搭載諮れた回路素子(2a)(
2b)が対向する様に考慮されている。ところで、ケー
ス材(4)と夫々の基板(1g)(lb)との接着は接
着性シート(Jシート:商品名)となるもので熱加圧着
方法によって固着一体化される。
ケース材(4)に一体止された内基板(1g>(lb)
は、ケース材(4)の突出部(13〉と内基板(la)
(lb)の周端部で形成される空間内で互いに電気的に
接続される。その接続手段としては、フィルム、金属製
リード等のいくつかの方法があるが、本実施例では金属
製リード〈15)を用いて接続するものとする0両基板
(la)(lb)を接続した後、上述した空間部にはエ
ポキシ系の封止樹脂〈17)が充填され、夫々の接続領
域が保護される。また、内基板(1a)(1b)と突出
部(13)とで形成された空間部内に樹脂〈17)を充
填する必要のために内基板(la)(lb)の基板周端
辺は略一致する様に設計されている。
ケース材(4)の上面に配置諮れた一方の基板(1a)
から導出された小信号用のリード端子(3a)は第2図
に示す如く、上面側に配置され且つ、そのリード端子(
3a)の先端部は第3図に示す如く基板(1a)の表面
より突出することはない。
一方、ケース材(4)の下面に配置された他方の基板(
1b)に固着されたパワー用リード端子(3b)は第1
図乃至第31150に示す如く、ケース材(4)の外部
接続部材(12)に沿って折曲げ配置されリード端子(
3b)の接続部は一方の基板(1a)の露出面と同一面
になる様に折曲げ形成される。ケース材(4)の外部接
続部材(12)の孔(13’)にはナツト(16)があ
らかじめ配置されているので、ナツト(16)は折曲げ
されたリード端子〈3b)によって封止された状態とな
る。説明するまでもないがリード端子(3b)には穴が
設けられており、その穴にネジ(18)を挿入してネジ
(18)とナツト(16)とをネジ止めし、パワー用リ
ード端子〈3b)と外部回路との接続を行う。
本実施例では、他方の基板(1b)の表面に第3の基板
となるマザー基板(20)が固着一体止される。
マザー基板(20)は放熱性および絶縁性を向上させる
ことを目的とするために、金属基板が用いられ、且つそ
の主面にはポリイミド樹脂等の絶縁性樹脂層(図示され
ない)が設けられている。このマザー基板<20〉は第
1図から明らかな様に他方の基板(1b)より大きく形
成され、二枚の基板(la)(1b〉と同様にケース材
(4)内に収納される。
即ち、マザー基板〈20)は第6図C(ケース材の底面
を示す図)に示す様に一点鎖線で示した領域に配置され
る。このとき、マザー基板(20)はケース材(4)の
両端部に設けられた翼状の係止部(11)によって位置
規制が行われるために他方の基板(lb)とマザー基板
(20)とを固着する際に位置ズレ等の問題が発生する
恐れはない。
マザー基板(20)と他方の基板(1b)とを固着しケ
ース材(4)と一体止すると、第1図および第3図に示
す様にマザー基板(20)とケース材(4)の接続部材
(12)とで形成された空間部にはエポキシ系の封止樹
脂(17)が充填され、パワー用リード端子(3b)の
囲者接続部分が封止保護される。
斯る本発明に依れば、二枚の金属基板の一方の基板表面
を露出する様にケース材を介して対向配置させ、一方の
基板から小信号用のリード端子をその基板表面から突出
することなく導出させ、他方の基板上に固着されたパワ
ー用リード端子をケース材に沿って延在させその接続部
を一方の基板の露出面と路間−面になる様に配置するこ
とにより、内基板に固着されたリード端子が突出しない
高出力用混成集積回路装置を提供できる。その結果、薄
型でしかも取扱い性の優れた高出力用混成集積回路装置
を実現することができる。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、内基板(la)
(lb)に固着された夫々のリード端子(3a)(3b
)の外部接続部は一方の基板(1a)側、即ち、上面側
にしかも突出することなく配置されるので薄型の取扱い
性の優れた装置を提供することができる。
更に本発明に依れば一方の基板(1a)の基板表面が露
出する様に配flれているのでパワー用の他方の基板(
1b)からの熱の影響を受けることは従来構造のものと
比較すると著しく低減する。その結果、他方の基板(1
b)上に大出力用の回路を形成したとしても熱によって
制御系の一方の基板(1a)上に設けられた回路素子(
2a)の信頼性を向上することができる。
更に本発明に依れば、内基板(la)(lb)上にチッ
プ状の回路素子(2a ) (2b )が搭載きれてい
るので高集積化した高出力用の混成集積回路装置を提供
することができる。
【図面の簡単な説明】
第1図は本発明を示す断面図、第2図は第1図の平面図
、第3図は第1図の正面図、第4図、第5図は基板を示
す平面図、第6図A乃至Cは本実施例で用いられるケー
ス材を示す図、および第7図は従来例を示す断面図であ
る。 (1g>(lb)は基板、(2a)(2b)は回路素子
、(3a)(3b)はリード端子、(4)はケース材、
(5a)(5b)は導電路、(6a)(6b)はリード
端子固着用パッド、(7)はヒートシンク、(10)は
枠部、(11)は係止部、(12)は外部接続部材、(
13)は突出部、<14)は補強部、(15)は金属製
リード、(16)はナツト、(17)は封止樹脂、(1
8)はネジ、(20)はマザー基板である。

Claims (5)

    【特許請求の範囲】
  1. (1)少なくとも一方の基板の表面が露出する様に対向
    配置された二枚の金属基板と 前記両基板上に形成された所望形状の導電路と前記一方
    の基板上の導電路と接続された複数の制御系の回路素子
    と 前記他方の基板上の導電路と接続された複数のパワー系
    の回路素子と 前記両基板を固着一体化するケース材とを備え、 前記一方の基板の少なくとも一側辺周端部から小信号用
    リード端子を導出させ、前記他方の基板の周端部に固着
    されたパワー用リード端子の外部接続部を前記一方の基
    板の露出面と同一面に配置したことを特徴とする高出力
    用混成集積回路装置。
  2. (2)前記導電路は銅箔を用いたことを特徴とする請求
    項1記載の高出力用混成集積回路装置。
  3. (3)前記他方の基板は前記一方の基板より大きく且つ
    、夫々の基板は互いに電気的に接続されていることを特
    徴とする請求項1記載の高出力用混成集積回路装置。
  4. (4)前記両基板が電気的に接続される夫々の基板周端
    辺は実質的に一致されていることを特徴とする請求項3
    記載の高出力用混成集積回路装置。
  5. (5)前記パワー用リード端子は上方向に折曲げされて
    いることを特徴とする請求項1記載の高出力用混成集積
    回路装置。
JP2138747A 1990-05-28 1990-05-28 高出力用混成集積回路装置 Expired - Fee Related JPH0766955B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2138747A JPH0766955B2 (ja) 1990-05-28 1990-05-28 高出力用混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2138747A JPH0766955B2 (ja) 1990-05-28 1990-05-28 高出力用混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH0430564A true JPH0430564A (ja) 1992-02-03
JPH0766955B2 JPH0766955B2 (ja) 1995-07-19

Family

ID=15229234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2138747A Expired - Fee Related JPH0766955B2 (ja) 1990-05-28 1990-05-28 高出力用混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0766955B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175545A (ja) * 2013-03-11 2014-09-22 Nippon Inter Electronics Corp パワー半導体モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175545A (ja) * 2013-03-11 2014-09-22 Nippon Inter Electronics Corp パワー半導体モジュール

Also Published As

Publication number Publication date
JPH0766955B2 (ja) 1995-07-19

Similar Documents

Publication Publication Date Title
US6396136B2 (en) Ball grid package with multiple power/ground planes
US4941033A (en) Semiconductor integrated circuit device
US5869889A (en) Thin power tape ball grid array package
JP2509969B2 (ja) 電子装置
KR970003991B1 (ko) 양면 메모리보드 및 그것을 사용한 메모리 모듈
JPH07153903A (ja) 半導体装置パッケージ
JPH09283695A (ja) 半導体実装構造
JP3251323B2 (ja) 電子回路デバイス
JP3016910B2 (ja) 半導体モジュール構造
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
US5422515A (en) Semiconductor module including wiring structures each having different current capacity
JPH0430566A (ja) 高出力用混成集積回路装置
JP2524482B2 (ja) Qfp構造半導体装置
JPH09199665A (ja) 実装装置
JPH0430564A (ja) 高出力用混成集積回路装置
JPH0430565A (ja) 高出力用混成集積回路装置
JP3232723B2 (ja) 電子回路装置およびその製造方法
JP2001344587A (ja) プリント配線基板およびそれを用いたicカード用モジュールならびにその製造方法
JPH0430459A (ja) 高出力用混成集積回路装置
JPH0430458A (ja) 高出力用混成集積回路装置
JPH11102991A (ja) 半導体素子搭載フレーム
JP3737093B2 (ja) 半導体装置
JP2771575B2 (ja) 混成集積回路
JPH0739244Y2 (ja) 混成集積回路装置
JPH0613535A (ja) 電子部品搭載装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees