JPH04307939A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04307939A JPH04307939A JP7199591A JP7199591A JPH04307939A JP H04307939 A JPH04307939 A JP H04307939A JP 7199591 A JP7199591 A JP 7199591A JP 7199591 A JP7199591 A JP 7199591A JP H04307939 A JPH04307939 A JP H04307939A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- interlayer insulating
- contact hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に多層配線構造を有する半導体装置における配線形成
面の平坦化方法に関する。
特に多層配線構造を有する半導体装置における配線形成
面の平坦化方法に関する。
【０００２】近年の半導体ＩＣの高集積化に伴い、回路
を構成する配線は多層化され、且つ配線の幅も極度に微
細化されてきている。かかる状況において微細配線ルー
ルによる配線の高品質を確保して、半導体ＩＣの高信頼
性を維持するためには、多層配線形成に際して、配線の
、厚さや幅の設計寸法からの目減りや、形状劣化等を伴
わない平坦化技術が要求される。
を構成する配線は多層化され、且つ配線の幅も極度に微
細化されてきている。かかる状況において微細配線ルー
ルによる配線の高品質を確保して、半導体ＩＣの高信頼
性を維持するためには、多層配線形成に際して、配線の
、厚さや幅の設計寸法からの目減りや、形状劣化等を伴
わない平坦化技術が要求される。
【０００３】
【従来の技術】素子が微細化され回路が高集積化される
半導体ＩＣにおいては、多層配線が多く用いられるが、
かかる半導体装置においてその高信頼性を確保するため
に、多層配線を構成する各層の配線を設計ルール通りに
精度良く形成することが極めて重要である。そのため多
層配線においては、配線を形成する下地面を平坦化する
ことが是非とも必要になる。
半導体ＩＣにおいては、多層配線が多く用いられるが、
かかる半導体装置においてその高信頼性を確保するため
に、多層配線を構成する各層の配線を設計ルール通りに
精度良く形成することが極めて重要である。そのため多
層配線においては、配線を形成する下地面を平坦化する
ことが是非とも必要になる。
【０００４】従来、微細配線ルールに基づく多層配線を
形成するに際して、配線層のパターニングはリアクティ
ブイオンエッチング（ＲＩＥ ）処理によって行われ、
その反応ガスに、エッチング性のガス（アルミニウム若
しくはその合金の場合 ＣＣｌ４ ）と堆積性のガス（
アルミニウム若しくはその合金の場合 ＳｉＣｌ４、Ｂ
Ｃｌ３等）を混合して用いることによりパターン形状の
劣化を極力抑える方法が行われていた。また配線形成面
の平坦化のためには、スピンコートされるＳＯＧ（Ｓｐ
ｉｎ Ｏｎ Ｇｌａｓｓ ）膜により配線間の凹部を埋
める方法が用いられていた。
形成するに際して、配線層のパターニングはリアクティ
ブイオンエッチング（ＲＩＥ ）処理によって行われ、
その反応ガスに、エッチング性のガス（アルミニウム若
しくはその合金の場合 ＣＣｌ４ ）と堆積性のガス（
アルミニウム若しくはその合金の場合 ＳｉＣｌ４、Ｂ
Ｃｌ３等）を混合して用いることによりパターン形状の
劣化を極力抑える方法が行われていた。また配線形成面
の平坦化のためには、スピンコートされるＳＯＧ（Ｓｐ
ｉｎ Ｏｎ Ｇｌａｓｓ ）膜により配線間の凹部を埋
める方法が用いられていた。
【０００５】
【発明が解決しようとする課題】しかし上記従来の配線
層のパターニング方法においては、反応ガス中の上記エ
ッチング性ガスと堆積性ガスの比率の変動、レジストと
のエッチングの選択性の減少等によって形成される配線
パターンに設計寸法からの厚さや幅の目減りを生じ、特
に配線ルールが微細化されるＬＳＩ等においては、上記
厚さや幅の目減りによって配線の性能や信頼性が大幅に
低下するという問題があった。
層のパターニング方法においては、反応ガス中の上記エ
ッチング性ガスと堆積性ガスの比率の変動、レジストと
のエッチングの選択性の減少等によって形成される配線
パターンに設計寸法からの厚さや幅の目減りを生じ、特
に配線ルールが微細化されるＬＳＩ等においては、上記
厚さや幅の目減りによって配線の性能や信頼性が大幅に
低下するという問題があった。
【０００６】また上記従来のＳＯＧスピンコートによる
平坦化方法においては、配線間隔の狭い部分と、広い部
分とではそこに溜まるＳＯＧの厚さが異なるので、平坦
化が部分的に不十分になり、特に配線ルールが微細化さ
れるＬＳＩ等においては、その段差部上でステップカバ
レージ不足による上層配線の膜厚不足や段切れが生じ易
くなり、配線の性能や信頼性が大幅に低下するという問
題が生じていた。
平坦化方法においては、配線間隔の狭い部分と、広い部
分とではそこに溜まるＳＯＧの厚さが異なるので、平坦
化が部分的に不十分になり、特に配線ルールが微細化さ
れるＬＳＩ等においては、その段差部上でステップカバ
レージ不足による上層配線の膜厚不足や段切れが生じ易
くなり、配線の性能や信頼性が大幅に低下するという問
題が生じていた。
【０００７】そこで本発明は、配線のパターニングに際
して幅や厚さの設計寸法からの目減りを回避し、且つ配
線形成面をほぼ完全に平坦化し、多層配線の性能や信頼
性を高度に保つことを目的とする。
して幅や厚さの設計寸法からの目減りを回避し、且つ配
線形成面をほぼ完全に平坦化し、多層配線の性能や信頼
性を高度に保つことを目的とする。
【０００８】
【課題を解決するための手段】図１は本発明の原理説明
用模式断面図で、図中、１は下部絶縁膜、２は下層の第
１の導電性パターン（第１層配線のコンタクト用パッド
部）、３は層間絶縁膜、４はコンタクトホール配設領域
、５は溝、６はコンタクトホール、７はコンタクトホー
ルを含む溝内の埋め込まれた上層の第２の導電体層（第
２層埋込み配線）を示す。 上記課題は、同図に示さ
れるように、第１の導電性パターン（２） を有する基
板上に層間絶縁膜（３） を形成する工程と、該層間絶
縁膜（３） に、該第１の導電性パターン（２） 上の
コンタクトホール配設領域（４） を包含する所定のパ
ターン形状を有し、且つ該層間絶縁膜（３） の底部に
達しない深さの溝（５） を形成する工程と、該層間絶
縁膜（３） の該溝（５） 内の該コンタクトホール配
設領域（４） に該第１の導電性パターン（２） 面を
表出するコンタクトホール（６） を形成する工程と、
該層間絶縁膜（３） 上に該コンタクトホール（６）
及び該溝（５） の内部を完全に埋める第２の導電体層
を堆積する工程と、該第２の導電体層を異方性を有する
ドライエッチング手段により該層間絶縁膜（３） の上
面が完全に表出するまで全面エッチングして、該層間絶
縁膜（３） の該コンタクトホール（６） を含む該溝
（５） 内に平坦に埋め込まれた上層の第２の導電性パ
ターン（７） を形成する工程、若しくは該第２の導電
体層を該層間絶縁膜の溝に沿ってパターニングして、該
層間絶縁膜の該コンタクトホールを含む溝内を埋め、且
つ該層間絶縁膜の表面上に突出した上層の第２の導電性
パターンを形成する工程の、両方若しくは何れか一方と
を含む本発明による半導体装置の製造方法によって解決
される。
用模式断面図で、図中、１は下部絶縁膜、２は下層の第
１の導電性パターン（第１層配線のコンタクト用パッド
部）、３は層間絶縁膜、４はコンタクトホール配設領域
、５は溝、６はコンタクトホール、７はコンタクトホー
ルを含む溝内の埋め込まれた上層の第２の導電体層（第
２層埋込み配線）を示す。 上記課題は、同図に示さ
れるように、第１の導電性パターン（２） を有する基
板上に層間絶縁膜（３） を形成する工程と、該層間絶
縁膜（３） に、該第１の導電性パターン（２） 上の
コンタクトホール配設領域（４） を包含する所定のパ
ターン形状を有し、且つ該層間絶縁膜（３） の底部に
達しない深さの溝（５） を形成する工程と、該層間絶
縁膜（３） の該溝（５） 内の該コンタクトホール配
設領域（４） に該第１の導電性パターン（２） 面を
表出するコンタクトホール（６） を形成する工程と、
該層間絶縁膜（３） 上に該コンタクトホール（６）
及び該溝（５） の内部を完全に埋める第２の導電体層
を堆積する工程と、該第２の導電体層を異方性を有する
ドライエッチング手段により該層間絶縁膜（３） の上
面が完全に表出するまで全面エッチングして、該層間絶
縁膜（３） の該コンタクトホール（６） を含む該溝
（５） 内に平坦に埋め込まれた上層の第２の導電性パ
ターン（７） を形成する工程、若しくは該第２の導電
体層を該層間絶縁膜の溝に沿ってパターニングして、該
層間絶縁膜の該コンタクトホールを含む溝内を埋め、且
つ該層間絶縁膜の表面上に突出した上層の第２の導電性
パターンを形成する工程の、両方若しくは何れか一方と
を含む本発明による半導体装置の製造方法によって解決
される。
【０００９】
【作用】即ち本発明においては、上層の導電性パターン
例えば上層の導電体層（配線）（７） を層間絶縁膜（
３） の表面に形成した設計ルールに見合う溝（５）
内に平坦若しくは平坦より高く埋込むことによって、上
層配線（７） のパターニングに際し、上層配線（７）
の品質維持に必要な部分をエッチングガスにふれない
ようにして、幅や厚さの目減りによる信頼性の低下を回
避する。また少なくとも最上層以外の上層配線（７）
においては、溝（５） に埋め込まれた配線（７） の
上面と層間絶縁膜（３）の上面とがほぼ同一平面上に位
置するように形成されるので、更に上層の配線を形成す
る面は段差部の存在しないほぼ完全な平坦面になり、カ
バレッジ性の不足による更に上層配線の品質劣化を生ず
ることがなくなる。
例えば上層の導電体層（配線）（７） を層間絶縁膜（
３） の表面に形成した設計ルールに見合う溝（５）
内に平坦若しくは平坦より高く埋込むことによって、上
層配線（７） のパターニングに際し、上層配線（７）
の品質維持に必要な部分をエッチングガスにふれない
ようにして、幅や厚さの目減りによる信頼性の低下を回
避する。また少なくとも最上層以外の上層配線（７）
においては、溝（５） に埋め込まれた配線（７） の
上面と層間絶縁膜（３）の上面とがほぼ同一平面上に位
置するように形成されるので、更に上層の配線を形成す
る面は段差部の存在しないほぼ完全な平坦面になり、カ
バレッジ性の不足による更に上層配線の品質劣化を生ず
ることがなくなる。
【００１０】以上により、高歩留りで高信頼性を有する
多層配線が形成される。
多層配線が形成される。
【００１１】
【実施例】以下本発明を一実施例について、図２及び図
３に示す模式工程断面図を参照し、具体的に説明する。
３に示す模式工程断面図を参照し、具体的に説明する。
【００１２】図２（ａ） 参照
本発明の方法によりＬＳＩ等の多層配線を形成するに際
しては、素子（図示せず）が形成された半導体基板１０
上に下層絶縁膜１１が形成され、この下層絶縁膜１１上
に図示しないコンタクトホールを介して例えば純Ａｌ若
しくはＡｌ合金からなる第１層Ａｌ配線（コンタクトパ
ッド部図示）１２が導出されてなる被加工基板上に、先
ずＣＶＤ 法によりＰＳＧ等からなる １．５μｍ程度
の厚さの第１の層間絶縁膜１３を形成する。この第１の
層間絶縁膜１３の厚さ（ｔ１）は層間絶縁耐力を満足す
る厚さに、この第１の層間絶縁膜に埋め込まれる第２層
の配線に必要な厚さを加算した値以上に規定される。
しては、素子（図示せず）が形成された半導体基板１０
上に下層絶縁膜１１が形成され、この下層絶縁膜１１上
に図示しないコンタクトホールを介して例えば純Ａｌ若
しくはＡｌ合金からなる第１層Ａｌ配線（コンタクトパ
ッド部図示）１２が導出されてなる被加工基板上に、先
ずＣＶＤ 法によりＰＳＧ等からなる １．５μｍ程度
の厚さの第１の層間絶縁膜１３を形成する。この第１の
層間絶縁膜１３の厚さ（ｔ１）は層間絶縁耐力を満足す
る厚さに、この第１の層間絶縁膜に埋め込まれる第２層
の配線に必要な厚さを加算した値以上に規定される。
【００１３】図２（ｂ） 参照
次いでエッチング手段に［ＣＦ４＋ＣＨＦ３］ ガスに
よるリアクティブイオンエッチング（ ＲＩＥ ） 手
段を用いる通常のフォトリソグラフィによりコントロー
ルエッチングを行い、上記第１の層間絶縁膜１３に第１
層Ａｌ配線１２に対するコンタクトホール形成領域１４
を含む第２層配線のパターン形状に対応するパターン形
状を有する例えば幅１μｍ、深さ ０．８μｍ程度の第
１の溝１５を形成する。ここで、上記第１の溝１５の幅
及び深さ（ｄ） は、第２層配線に必要な幅及び厚さ（
ｔ２）と等しく規定される。また、コンタクトパッド部
は通常とおり配線幅の２〜３倍程度の幅に形成される。
よるリアクティブイオンエッチング（ ＲＩＥ ） 手
段を用いる通常のフォトリソグラフィによりコントロー
ルエッチングを行い、上記第１の層間絶縁膜１３に第１
層Ａｌ配線１２に対するコンタクトホール形成領域１４
を含む第２層配線のパターン形状に対応するパターン形
状を有する例えば幅１μｍ、深さ ０．８μｍ程度の第
１の溝１５を形成する。ここで、上記第１の溝１５の幅
及び深さ（ｄ） は、第２層配線に必要な幅及び厚さ（
ｔ２）と等しく規定される。また、コンタクトパッド部
は通常とおり配線幅の２〜３倍程度の幅に形成される。
【００１４】なお、図中のＲ１は上記フォトリソグラフ
ィに際し形成された第１のレジストマスクを示す。 図２（ｃ） 参照 次いで、前記同様のエッチング手段を用いるフォトリソ
グラフィにより、第１の層間絶縁膜１３の第１の溝１５
内のコンタクトホール形成領域１４に第１層Ａｌ配線１
２（コンタクトパッド部）の上面を表出する第１のコン
タクトホール１６を形成する。図中、Ｒ２は上記フォト
リソグラフィに際し形成された第２のレジストマスクを
示す。
ィに際し形成された第１のレジストマスクを示す。 図２（ｃ） 参照 次いで、前記同様のエッチング手段を用いるフォトリソ
グラフィにより、第１の層間絶縁膜１３の第１の溝１５
内のコンタクトホール形成領域１４に第１層Ａｌ配線１
２（コンタクトパッド部）の上面を表出する第１のコン
タクトホール１６を形成する。図中、Ｒ２は上記フォト
リソグラフィに際し形成された第２のレジストマスクを
示す。
【００１５】図２（ｄ） 参照
次いで、通常のバイアススパッタ法により上記第１の層
間絶縁膜１３上に、第１のコンタクトホール１６及び第
１の溝１５内を完全に埋める厚さ１μｍ程度の第２のＡ
ｌ（Ａｌ合金を含む）層１１７ を堆積する。
間絶縁膜１３上に、第１のコンタクトホール１６及び第
１の溝１５内を完全に埋める厚さ１μｍ程度の第２のＡ
ｌ（Ａｌ合金を含む）層１１７ を堆積する。
【００１６】図２（ｅ） 参照
次いで、エッチングガスに塩素系のガス例えばＣＣｌ４
を用いるＲＩＥ 手段により、第１の層間絶縁膜１３の
上面が完全に表出するまでエッチングバックを行い、第
１の層間絶縁膜１３の第１のコンタクトホール１６を含
む第１の溝１５内に、上面が第１の層間絶縁膜１３の上
面とほぼ平坦な第２層埋込みＡｌ配線１７を形成する。
を用いるＲＩＥ 手段により、第１の層間絶縁膜１３の
上面が完全に表出するまでエッチングバックを行い、第
１の層間絶縁膜１３の第１のコンタクトホール１６を含
む第１の溝１５内に、上面が第１の層間絶縁膜１３の上
面とほぼ平坦な第２層埋込みＡｌ配線１７を形成する。
【００１７】図３（ａ） 参照
次いで、上記第２層埋込みＡｌ配線１７を有する第１の
層間絶縁膜１３上に、前記同様層間絶縁耐力と第３層配
線に必要な厚さの和に対応する例えば １．５μｍ程度
の厚さの第２の層間絶縁膜１８を形成する。
層間絶縁膜１３上に、前記同様層間絶縁耐力と第３層配
線に必要な厚さの和に対応する例えば １．５μｍ程度
の厚さの第２の層間絶縁膜１８を形成する。
【００１８】図３（ｂ） 参照
次いで上記第２の層間絶縁膜１８の、第２層配線と第３
層配線とのコンタクトホール形成領域１９を含む第３層
配線のパターンに対応する領域に、前記同様のフォトリ
ソグラフィ手段により第３層配線に必要な幅及び厚さに
対応する例えば幅１μｍ、深さ ０．８μｍ程度の第２
の溝２０を形成する。図中、Ｒ３は第３のレジストマス
クを示す。
層配線とのコンタクトホール形成領域１９を含む第３層
配線のパターンに対応する領域に、前記同様のフォトリ
ソグラフィ手段により第３層配線に必要な幅及び厚さに
対応する例えば幅１μｍ、深さ ０．８μｍ程度の第２
の溝２０を形成する。図中、Ｒ３は第３のレジストマス
クを示す。
【００１９】図３（ｃ） 参照
次いで、前記同様のフォトリソグラフィ手段により、上
記第２の層間絶縁膜１８に形成された第２の溝２０内の
第２層Ａｌ埋込み配線１７に対するコンタクトホール形
成領域１９に第２層埋込みＡｌ配線１７のコンタクトパ
ッド部を表出する第２のコンタクトホール２１を形成す
る。図中、Ｒ４は第４のレジストマスクを示す。
記第２の層間絶縁膜１８に形成された第２の溝２０内の
第２層Ａｌ埋込み配線１７に対するコンタクトホール形
成領域１９に第２層埋込みＡｌ配線１７のコンタクトパ
ッド部を表出する第２のコンタクトホール２１を形成す
る。図中、Ｒ４は第４のレジストマスクを示す。
【００２０】図３（ｄ） 参照
次いで、第４のレジストマスクＲ４を除去し、次いで上
記第２の層間絶縁膜１８上に前記第２のコンタクトホー
ル２１を含む第２の溝２０内を完全に埋める例えば厚さ
１μｍ程度の第３のＡｌ（Ａｌ合金を含む）層１２２
を堆積し、次いで、エッチング手段に塩素系のガス例え
ばＣＣｌ４等を用いるＲＩＥ 手段を用いる通常のフォ
トリソグラフィにより上記第３のＡｌ層１２２ のパタ
ーニングを行って、下部が第２の層間絶縁膜１８内に埋
め込まれ、且つ第２のコンタクトホール２１で第２層Ａ
ｌ埋込み配線１７に接続する第３層Ａｌ配線２２を形成
し、３層のＡｌ配線を有する多層配線構造が完成する。
記第２の層間絶縁膜１８上に前記第２のコンタクトホー
ル２１を含む第２の溝２０内を完全に埋める例えば厚さ
１μｍ程度の第３のＡｌ（Ａｌ合金を含む）層１２２
を堆積し、次いで、エッチング手段に塩素系のガス例え
ばＣＣｌ４等を用いるＲＩＥ 手段を用いる通常のフォ
トリソグラフィにより上記第３のＡｌ層１２２ のパタ
ーニングを行って、下部が第２の層間絶縁膜１８内に埋
め込まれ、且つ第２のコンタクトホール２１で第２層Ａ
ｌ埋込み配線１７に接続する第３層Ａｌ配線２２を形成
し、３層のＡｌ配線を有する多層配線構造が完成する。
【００２１】なお、上記第３層Ａｌ配線２２のパターニ
ングをエッチバック法により行わずに、フォトリソグラ
フィ手段により行ったのは、この第３層Ａｌ配線２２が
最上層配線であり、敢えて完全に埋込む必要がなかった
ことによる。
ングをエッチバック法により行わずに、フォトリソグラ
フィ手段により行ったのは、この第３層Ａｌ配線２２が
最上層配線であり、敢えて完全に埋込む必要がなかった
ことによる。
【００２２】また上記実施例においては、溝１５、２０
等の形成を先に行い、コンタクトホール１６、２１等の
形成を後に行ったが、これらの順序は逆であっても差支
えない。 上記実施例の説明から明らかなように、本発明によれば
、多層配線構造の形成に際して、上層の配線例えば（１
７）（２２）等を層間絶縁膜例えば（１３）（１８）等
に形成した溝（１５）（２０）等に平坦若しくは平坦よ
り高く埋込むことによって、上層配線（１７）（２２）
等のパターニングに際し、上層配線（１７）（２２）等
の品質維持に必要な部分はエッチングガスに接触せしめ
ない。従って上層配線（１７）（２２）等にその性能が
損なわれるような幅や厚さの目減りは生ぜずその信頼性
が確保される。
等の形成を先に行い、コンタクトホール１６、２１等の
形成を後に行ったが、これらの順序は逆であっても差支
えない。 上記実施例の説明から明らかなように、本発明によれば
、多層配線構造の形成に際して、上層の配線例えば（１
７）（２２）等を層間絶縁膜例えば（１３）（１８）等
に形成した溝（１５）（２０）等に平坦若しくは平坦よ
り高く埋込むことによって、上層配線（１７）（２２）
等のパターニングに際し、上層配線（１７）（２２）等
の品質維持に必要な部分はエッチングガスに接触せしめ
ない。従って上層配線（１７）（２２）等にその性能が
損なわれるような幅や厚さの目減りは生ぜずその信頼性
が確保される。
【００２３】また、少なくとも最上層以外の上層配線（
１７）においては、溝（１５）に埋め込まれた配線（１
７）の上面と層間絶縁膜（１３）の上面とがほぼ同一平
面上に位置するように層間絶縁膜（１３）内に埋め込ま
れるので、更に上層の配線（２２）を形成する面は段差
部の存在しないほぼ完全な平坦面になり、カバレッジ性
の不足による更に上層配線（２２）の品質劣化を生ずる
ことがなくなる。
１７）においては、溝（１５）に埋め込まれた配線（１
７）の上面と層間絶縁膜（１３）の上面とがほぼ同一平
面上に位置するように層間絶縁膜（１３）内に埋め込ま
れるので、更に上層の配線（２２）を形成する面は段差
部の存在しないほぼ完全な平坦面になり、カバレッジ性
の不足による更に上層配線（２２）の品質劣化を生ずる
ことがなくなる。
【００２４】
【発明の効果】以上説明のように本発明によれば、多層
配線における配線の品質確保に必要な断面形状が設計値
通りに確保され、且つ配線層のカバレッジ性不足による
配線品質の劣化は生じない。従って本発明は多層配線構
造を有する半導体装置の歩留り及び信頼性の向上に寄与
するところが大きい。
配線における配線の品質確保に必要な断面形状が設計値
通りに確保され、且つ配線層のカバレッジ性不足による
配線品質の劣化は生じない。従って本発明は多層配線構
造を有する半導体装置の歩留り及び信頼性の向上に寄与
するところが大きい。
【図１】 本発明の原理説明用模式断面図
【図２】
本発明の方法の一実施例の模式工程断面図（その１）
本発明の方法の一実施例の模式工程断面図（その１）
【図３】 本発明の方法の一実施例の模式工程断面図
（その２）
（その２）
１ 下部絶縁膜
２ 下層の第１の導電性パターン（第１層配線）３
層間絶縁膜 ４ コンタクトホール形成領域 ５ 溝 ６ コンタクトホール
層間絶縁膜 ４ コンタクトホール形成領域 ５ 溝 ６ コンタクトホール
Claims (1)
- 【請求項１】第１の導電性パターン（２） を有する基
板上に層間絶縁膜（３） を形成する工程と、該層間絶
縁膜（３） に、該第１の導電性パターン（２） 上の
コンタクトホール配設領域（４） を包含する所定のパ
ターン形状を有し、且つ該層間絶縁膜の底部に達しない
深さの溝（５） を形成する工程と、該層間絶縁膜（３
） の該溝（５） 内の該コンタクトホール配設領域（
４） に該第１の導電性パターン（２） 面を表出する
コンタクトホール（６） を形成する工程と、該層間絶
縁膜（３） 上に該コンタクトホール（６） 及び該溝
（５） の内部を完全に埋める第２の導電体層を堆積す
る工程と、該第２の導電体層を異方性を有するドライエ
ッチング手段により該層間絶縁膜（３） の上面が完全
に表出するまで全面エッチングして、該層間絶縁膜（３
） の該コンタクトホール（６） を含む該溝（５）
内に平坦に埋め込まれた上層の第２の導電性パターン（
７） を形成する工程、若しくは該第２の導電体層を該
層間絶縁膜の溝に沿ってパターニングして、該層間絶縁
膜の該コンタクトホールを含む溝内を埋め、且つ該層間
絶縁膜の表面上に突出した上層の第２の導電性パターン
を形成する工程の、両方若しくは何れか一方とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7199591A JPH04307939A (ja) | 1991-04-05 | 1991-04-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7199591A JPH04307939A (ja) | 1991-04-05 | 1991-04-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04307939A true JPH04307939A (ja) | 1992-10-30 |
Family
ID=13476572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7199591A Pending JPH04307939A (ja) | 1991-04-05 | 1991-04-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04307939A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585307A (en) * | 1995-02-27 | 1996-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Forming a semi-recessed metal for better EM and Planarization using a silo mask |
| JPH09283523A (ja) * | 1996-04-12 | 1997-10-31 | Lg Semicon Co Ltd | 半導体素子の多層配線の形成方法 |
-
1991
- 1991-04-05 JP JP7199591A patent/JPH04307939A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585307A (en) * | 1995-02-27 | 1996-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Forming a semi-recessed metal for better EM and Planarization using a silo mask |
| JPH09283523A (ja) * | 1996-04-12 | 1997-10-31 | Lg Semicon Co Ltd | 半導体素子の多層配線の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7315072B2 (en) | Semiconductor device capable of suppressing current concentration in pad and its manufacture method | |
| US6524948B2 (en) | Semiconductor device and method for fabricating the same | |
| US6890830B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100267108B1 (ko) | 다층배선을구비한반도체소자및그제조방법 | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JPH04307939A (ja) | 半導体装置の製造方法 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050033110A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3442064B2 (ja) | 半導体装置の製造方法 | |
| KR0182043B1 (ko) | 금속-절연막의 평탄화 방법 | |
| JP3983701B2 (ja) | 半導体装置 | |
| JPH06163721A (ja) | 半導体装置 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| JP2001332619A (ja) | 半導体装置の製造方法 | |
| JPS6039849A (ja) | 半導体装置の製造方法 | |
| KR0179849B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| JP2002124516A (ja) | 半導体装置及びその製造方法 | |
| KR100452315B1 (ko) | 반도체 소자 제조방법 | |
| KR20020031491A (ko) | 더미패턴을 이용한 더미 커패시터 및 그 형성방법 | |
| JP2001313334A (ja) | 半導体装置の製造方法 | |
| JP2002083867A (ja) | 半導体装置及びその製造方法 | |
| JPH0621244A (ja) | 半導体装置の製造方法 | |
| KR20010057681A (ko) | 반도체 소자의 비아 홀 형성 방법 | |
| KR20050073689A (ko) | 반도체 소자의 다층 배선 형성방법 | |
| KR20020053945A (ko) | 반도체 소자의 다층금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000516 |