JPH04308909A - パルス発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パルス発生器に係り、
例えば時間制御を必要とするマイクロコントローラに用
いるのに好適なパルス発生器に関する。

【０００２】マイクロコントローラでは、種々のタイミ
ング制御を行うためのタイマを内蔵または周辺回路とし
て有している。タイミング制御に用いられるタイミング
パルスは用途によって種々の時間幅のものが必要となり
、その時間幅の設定調整に簡便さが要求されている。

【０００３】

【従来の技術】従来のタイマ例の概要を図４、図５に示
す。

【０００４】このタイマは、フリーランタイマ１００、
比較器１０２、比較値レジスタ１０１、端子出力／割込
み制御部１０３より構成されている。フリーランタイマ
１００は、起動後一定の周期でカウントし続け、比較値
レジスタ１０１とタイマ値の一致発生により出力／割込
み制御部１０３で端子出力ＰＯＵＴ　や割込み信号ＩＮ
Ｔの発生を行う構成となっており、比較一致発生毎に比
較値レジスタ１０１の設定値Ｘを書換えることにより、
任意のインターバル発生及び波形出力を行っている。

【０００５】また、比較器１０２、比較値レジスタ１０
１を複数チャネルもつことにより複雑な波形などの制御
を行っている。

【０００６】図５に図３の形式のタイマで波形出力をお
こなった場合の例を示す。この図で横軸は時間、縦軸が
タイマのカウント値ＣＮＴで、タイマ起動時に比較値レ
ジスタ１０１の比較値Ｘは■の値に設定されており、タ
イマカウント値ＣＮＴと比較値Ｘが一致した時（ｔ１）
に端子出力ＰＯＵＴ　を反転し、比較値レジスタ１０１
に次の波形を反転させる時間■の設定を行う。このよう
にして順次波形の変化タイミングにあわせて比較値Ｘの
データを計算し設定する必要がある。

【０００７】また、従来のタイマの他の例を図６、図７
に示す。

【０００８】このタイマは、リロード（再設定）可能な
ダウンカウントタイマ１０５、リロード値設定レジスタ
１０４、端子出力／割込み制御部１０３より構成されて
いる。タイマの起動により、リロード値設定レジスタ１
０４の値をダウンカウントタイマ１０５に設定して、カ
ウント動作を開始し、ダウンカウントタイマ１０５がア
ンダーフローするとリロード値設定レジスタ１０４の値
Ｙをダウンカウントタイマ１０５に再設定し、カウント
動作を継続する。ダウンカウントタイマ１０５のアンダ
ーフロー毎に波形出力制御や割込み発生を行う構成にな
っており、リロード動作完了毎にリロード値設定レジス
タ１０４の値Ｙを書換えることにより任意のインターバ
ル発生及び波形出力を行っている。

【０００９】図７に図６の形式のタイマで波形出力をお
こなった場合の例を示す。この図で、起動時において、
ダウンカウントタイマ１０５は■の値に設定されており
、リロード値設定レジスタ１０４には■の値Ｙが設定さ
れている。ダウンカウントタイマ１０５のアンダーフロ
ーにより■の値がダウンカウントタイマ１０５に設定さ
れてカウント動作を続け、次のアンダーフローまでに■
の値をリロード値設定レジスタＹに設定する必要がある
。

【００１０】

【発明が解決しようとする課題】図４に示すタイマは、
タイマ１チャネルに対して複数の比較値レジスタを設け
ることにより、独立した端子に対して制御を行うことが
できるので、ハードウェア量を削減することが可能とな
る利点を有している。

【００１１】しかしながら、このタイマはフリーランの
タイマ１００に対して比較値Ｘを設定するので、設定の
際に演算が必要となり、ＣＰＵの処理能力を落としてし
まうという欠点を有している。

【００１２】一方、図６に示すタイマはリロード値Ｙの
設定により出力波形のパルス幅を絶対値で設定できるの
で演算の必要がなく、ＣＰＵへの負担が軽くなる利点を
有する。

【００１３】しかしながら、このタイマは独立した多チ
ャネルの制御にはチャネル数分のタイマとリロードレジ
スタが必要となり、多チャネル制御を行おうとした場合
ハードウェア量が大きくなる欠点を有している。

【００１４】本発明の目的は、簡単に任意のパルス幅あ
るいは波形のパルス信号を発生することが可能なパルス
発生器を提供することにある。

【００１５】

【課題を解決するための手段】本発明は一定周期のクロ
ック信号（ＣＬＫ）を外部からのカウント方向切換信号
（ｃ）によりアップまたはダウンのいずれかの方向にカ
ウント方向を切換えてカウントするアップ／ダウンカウ
ント可能なタイマ（１）と、前記タイマ（１）のカウン
ト方向を切換えるためのカウント方向切換値（Ａ）を格
納する第１レジスタ（２）と、前記カウント方向切換値
（Ａ）と前記タイマ（１）のタイマカウント値（ＣＮＴ
）とを比較し、両値が一致したとき第１一致検出信号（
ａ）を出力する第１比較器（３）と、前記第１一致検出
信号（ａ）が入力されたとき、前記タイマ（１）にカウ
ント方向切換信号（ｃ）を与えるカウント方向コントロ
ーラ（４）と、出力パルス信号（ＰＯＵＴ　）の幅（Ｔ
）を規定するパルス幅設定値（Ｂ）を格納する第２レジ
スタ（５）と、前記パルス幅設定値（Ｂ）と前記タイマ
（１）のタイマカウント値（ＣＮＴ）とを比較し、両値
が一致したとき第２一致検出信号（ｄ）を出力する第２
比較器（６）と、前記第２一致検出信号（ｄ）が入力さ
れるごとに出力パルス信号（ＰＯＵＴ　）の信号を制御
する出力制御器（７）と、を備えて構成する。

【００１６】

【作用】本発明によれば、第１レジスタ（２）にはカウ
ント方向切換値（Ａ）が設定され、かつ、第２レジスタ
（５）にはパルス幅設定値（Ｂ）が設定される。タイマ
（１）にはクロック信号（ＣＬＫ）が与えられ、タイマ
（１）はこのクロック信号（ＣＬＫ）のカウント動作を
行う。タイマ（１）でのカウント方向は、例えば、タイ
マカウント値（ＣＮＴ）＝０でカウントアップ、タイマ
カウント値（ＣＮＴ）＝カウント方向切換値（Ａ）のと
きカウントダウンに切換るものとする。いま、タイマ（
１）がカウントアップ動作を行うと、そのときのタイマ
カウント値（ＣＮＴ）が時々刻々と第１比較器（３）お
よび第２比較器（６）に与えられる。一方、第１比較器
（３）には第１レジスタ（２）からカウント方向切換値
（Ａ）が与えられ、第２比較器（６）には第２レジスタ
（５）からパルス幅設定値（Ｂ）が与えられる。タイマ
（１）のカウントアップに伴って、第１比較器（３）は
カウント方向切換値（Ａ）とタイマカウント値（ＣＮＴ
）との比較を行い、第２比較器（６）はパルス幅設定値
（Ｂ）とタイマカウント値（ＣＮＴ）との比較を行う。 パルス幅設定値（Ｂ）の値が相対的にカウント方向切換
値（Ａ）の値より低い値であるとすると、第２比較器（
６）はタイマカウント値（ＣＮＴ）＝パルス幅設定値（
Ｂ）のとき、すなわち両値が一致したとき、第２一致検
出信号（ｄ）を出力制御器（７）に出力する。出力制御
器（７）は第２一致検出信号（ｄ）を受けて出力パルス
信号（ＰＯＵＴ　）の信号極性を反転させる。すなわち
、例えばそれまでの出力パルス信号（ＰＯＵＴ　）＝Ｌ
であればＨに立上げる。このとき、タイマ（１）はカウ
ントアップ動作を継続しており、タイマカウント値（Ｃ
ＮＴ）＝Ａになると、第１比較器（３）は第１一致検出
信号（ａ）をカウント方向コントローラ（４）に出力す
る。カウント方向コントローラ（４）は第１一致検出信
号（ａ）を受け、カウント方向切換信号（ｃ）をタイマ
（１）に出力する。このカウント方向切換信号（ｃ）に
より、タイマ（１）はカウント方向をそれまでのカウン
トアップからカウントダウンに転じる。カウントダウン
に伴なってタイマカウント値（ＣＮＴ）＝パルス幅設定
値（Ｂ）となったとき、第２比較器（６）は第２一致検
出信号（ｄ）を出力制御器（７）に出力する。出力制御
器（７）は第２一致検出信号（ｄ）を受けて出力パルス
信号（ＰＯＵＴ　）の信号極性を反転させ、それまで出
力パルス信号（ＰＯＵＴ　）＝Ｈであったのを出力パル
ス信号（ＰＯＵＴ　）＝Ｌに立下げる。このようにして
、タイマ（１）のカウントアップ時の第２一致検出信号
（ｄ）により出力パルス信号（ＰＯＵＴ　）が立上り、
次のカウントダウン時の第２一致検出信号（ｄ）により
出力パルス信号（ＰＯＵＴ　）が立下って、出力パルス
信号（ＰＯＵＴ　）のパルス幅（Ｔ）が決定される。

【００１７】

【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。

【００１８】図１に、本発明に係るパルス発生器の実施
例を示す。図１に示すように、パルス発生器はタイマ１
を有している。タイマ１はアップダウンカウンタを用い
て構成され、外部から入力される一定周期のクロック信
号ＣＬＫをカウントアップし、かつ、カウントダウンす
る。このカウント方向の切換えは、カウント方向切換信
号ｃの入力タイミングに同期して行われる。

【００１９】また、タイマ１はタイマカウント値ＣＮＴ
＝０になったとき、ゼロ検出信号ｂをカウント方向制御
器４に出力する。タイマ１は時々刻々と変化するタイマ
カウント値ＣＮＴを第１比較器３および第２比較器６に
常時出力する。

【００２０】一方、パルス発生器は第１レジスタ２を有
している。第１レジスタ２は外部から与えられる任意の
カウント方向切換値Ａを格納し、そのカウント方向切換
値Ａをパラレルデータの形式で第１比較器３に出力する
。

【００２１】同様に、パルス発生器は第２レジスタ５を
有している。第２レジスタ５は外部から与えられる任意
のパルス幅設定値Ｂを格納し、そのパルス幅設定値Ｂの
パラレルデータの形式で第２比較器６に出力する。

【００２２】第１比較器３はカウント方向切換値Ａとタ
イマカウント値ＣＮＴとを比較し、両値が一致したとき
（ＣＮＴ＝Ａ）、第１一致検出信号ａをカウント方向制
御器４に出力する。

【００２３】カウント方向制御器４は第１一致検出信号
ａまたはゼロ検出信号ｂをトリガとしてカウント方向切
換信号ｃを出力するタイミングコントローラであり、第
１一致検出信号ａまたはゼロ検出信号ｂが入力されたと
きカウント方向切換信号ｃをタイマ１に出力する。

【００２４】第２比較器６はパルス幅設定値Ｂとタイマ
カウント値ＣＮＴとを比較し、両値が一致したとき（Ｃ
ＮＴ＝Ｂ）、第２一致検出信号ｄを出力制御器７に出力
する。

【００２５】出力制御器７は第２一致検出信号ｄが入力
されるタイミングで極性が反転する出力パルス信号ＰＯ
ＵＴ　を発生するシュミットトリガ回路等からなるパル
ス発生回路である。この出力制御器７は、必要な場合、
割込信号ＩＲを出力する。

【００２６】次に、図２を参照して図１の動作を説明す
る。まず、前提として、図２（ａ）に示すように、第１
レジスタ２に設定されるカウント方向切換値Ａは第２レ
ジスタ５に設定されるパルス幅設定値Ｂよりも相対的に
大きな値であるとする。

【００２７】いま、パルス発生器が図示しないタイミン
グコントローラにより起動されたとする。すると、タイ
マ１はタイマカウント値ＣＮＴ＝０から始めてクロック
信号ＣＬＫのカウントアップを開始する。これに伴い、
タイマカウント値ＣＮＴが順次上昇し、そのタイマカウ
ント値ＣＮＴは第１比較器３および第２比較器６にそれ
ぞれ与えられる。第１比較器３は時々刻々と入力される
タイマカウント値ＣＮＴとカウント方向切換値Ａとを比
較しており、同様に第２比較器６もタイマカウント値Ｃ
ＮＴとパルス幅設定値Ｂとを比較している。タイマカウ
ント値ＣＮＴが上昇し、タイマカウント値ＣＮＴ＝パル
ス幅設定値Ｂになったとすると（時刻ｔＢ１）、第２比
較器６は第２一致検出信号ｄを出力制御器７に出力する
。 このとき、出力制御器７は時刻ｔＢ１の時点で出力パル
ス信号ＰＯＵＴ　を立上らせ、極性を反転させる（論理
レベルではＬ→Ｈ）。さらに、タイマカウント値ＣＮＴ
が上昇し、タイマカウント値ＣＮＴ＝カウント方向切換
値Ａになったとすると（時刻ｔＡＨ１　）、今度は第１
比較器３から第１一致検出信号ａがカウント方向制御器
４に対して出力される。このとき、カウント方向制御器
４は時刻ｔＡＨ１　の時点でカウント方向切換信号ｃを
タイマ１に出力する。タイマ１はカウント方向切換信号
ｃを受けカウント方向をそれまでのカウントアップから
カウントダウンに切換える。その結果、タイマ１のタイ
マカウント値ＣＮＴは順次減少する。タイマカウント値
ＣＮＴの減少に伴い、タイマカウント値ＣＮＴ＝パルス
幅設定値Ｂになったとき（時刻ｔＢ２）、再び第２比較
器６は第２一致検出信号ｄを出力する。この第２一致検
出信号ｄにより出力制御器７は出力パルス信号ＰＯＵＴ
　の極性を反転させる（論理レベルではＨ→Ｌ）。この
ようにして、時刻ｔＢ１で立上った出力パルス信号ＰＯ
ＵＴ　は時刻ｔＢ２で立下り、パルス幅Ｔの出力パルス
信号ＰＯＵＴ　が発生されることとなる。さらに、タイ
マカウント値ＣＮＴが減少し、タイマカウント値ＣＮＴ
＝０になると、タイマ１はゼロ検出信号ｂをカウント方
向制御器４に出力する（時刻ｔＡＬ１　）。このとき、
カウント方向制御器４はカウント方向切換信号ｃをタイ
マ１に出力する。タイマ１はカウント方向切換信号ｃを
受けてカウント方向をそれまでのカウントダウンからカ
ウントアップに切換える。その結果、タイマ１は再びカ
ウントアップを始め、以下上記同様の動作が繰返され、
カウント方向切換値Ａとパルス幅設定値Ｂで決まるパル
ス幅Ｔの出力パルス信号ＰＯＵＴ　が出力制御器７から
出力されることとなる。したがって、出力パルス信号Ｐ
ＯＵＴ　のパルス幅Ｔを変更したい場合には、まず、パ
ルス幅設定値Ｂを変更すればよく、あるいはカウント方
向切換値Ａを変更すればよい。パルス幅設定値Ｂを変更
するか、カウント方向切換値Ａを変更するかは、パルス
幅Ｔの大きさに依存し、大幅な設定変更はカウント方向
切換値Ａの変更が有効である。

【００２８】次に、本発明に係るパルス発生器の他の例
を図３に示す。この実施例はＩＣチップレベルで図１の
機能を具現化したものである。

【００２９】図３においてパルス発生器は、当該パルス
発生器の全体のタイミング制御および図１のカウント方
向制御器４の機能を有するタイマユニット制御部８と、
カウント方向切換値Ａおよびパルス幅設定値Ｂを一時的
に格納するコンペアバッファレジスタ９と、図１の第１
レジスタ２、第１比較器３、第２レジスタ５および第２
比較器６の機能を含むコンペアレジスタ１０と、内部ク
ロック信号ＣＬＫ１　を分周するプリスケーラ１２と、
外部クロック信号ＣＬＫ２　もしくはプリスケーラ１２
の出力のいずれかをタイマユニット制御部８からのコン
トロール信号により選択して出力するセレクタ１３と、
図１の出力制御器７に相当する出力制御器１１とを有し
て構成される。タイマユニット制御部８、コンペアバッ
ファレジスタ９および１６ｂｉｔタイマ１４は、データ
バス１５を介して図示しないホスト装置に接続され、必
要なデータの供給を受ける。

【００３０】以上の構成において、１６ｂｉｔタイマ１
４はアップ／ダウンの機能を有しており、１６ｂｉｔタ
イマ１４のタイマカウント値ＣＮＴとコンペアレジスタ
１０の値（カウント方向切換値Ａ）が一致したときタイ
マユニット制御部８により１６ｂｉｔタイマ１４のカウ
ント方向をダウンカウントに切換え、また、タイマカウ
ント値ＣＮＴ＝０の検出によりアップカウントに切換る
。そして、１６ｂｉｔタイマ１４とコンペアレジスタ１
０の値を比較し、出力制御器１１を介して出力パルス信
号ＰＯＵＴ　を出力する。

【００３１】

【発明の効果】以上の通り、本発明によれば、カウント
方向切換値およびパルス幅設定値を設定し、それらの値
とタイマカウント値との比較により任意のパルス幅の出
力パルス信号を発生させることができるので、種々のタ
イミング制御用のパルス発生器として広汎に用いること
が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１の動作を示す波形図である。

【図３】本発明の他の実施例を示すブロック図である。

【図４】従来のタイマーの一例を示すブロック図である
。

【図５】図４の動作を示す波形図である。

【図６】従来のタイマの他の例を示すブロック図である
。

【図７】図６の動作を示す波形図である。

【符号の説明】

１…タイマ ２…第１レジスタ ３…第１比較器 ４…カウント方向制御器 ５…第２レジスタ ６…第２比較器 ７…出力制御器 ８…タイマユニット制御部 ９…コンペアバッファレジスタ １０…コンペアレジスタ １１…出力制御器 １２…プリスケーラ １３…セレクタ １４…１６ｂｉｔタイマ １５…データバス １００…フリーランタイマ １０１…比較値レジスタ １０２…比較器 １０３…出力制御器 １０４…リロード値設定レジスタ １０５…ダウンカウントタイマ Ａ…カウント方向切換値 Ｂ…パルス幅設定値 ＣＬＫ…クロック信号 ＣＬＫ１　…内部クロック信号 ＣＬＫ２　…外部クロック信号 ＣＮＴ…タイマカウント値 ＩＲ…割込信号 ＰＯＵＴ　…出力パルス信号 Ｔ…パルス幅 Ｘ…比較値 Ｙ…比較値 ａ…第１一致検出信号 ｂ…ゼロ検出信号 ｃ…カウント方向切換信号 ｄ…第２一致検出信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　一定周期のクロック信号（ＣＬＫ）を
   外部からのカウント方向切換信号（ｃ）によりアップま
   たはダウンのいずれかの方向にカウント方向を切換えて
   カウントするアップ／ダウンカウント可能なタイマ（１
   ）と、前記タイマ（１）のカウント方向を切換えるため
   のカウント方向切換値（Ａ）を格納する第１レジスタ（
   ２）と、前記カウント方向切換値（Ａ）と前記タイマ（
   １）のタイマカウント値（ＣＮＴ）とを比較し、両値が
   一致したとき第１一致検出信号（ａ）を出力する第１比
   較器（３）と、前記第１一致検出信号（ａ）が入力され
   たとき、前記タイマ（１）にカウント方向切換信号（ｃ
   ）を与えるカウント方向コントローラ（４）と、出力パ
   ルス信号（ＰＯＵＴ　）の幅（Ｔ）を規定するパルス幅
   設定値（Ｂ）を格納する第２レジスタ（５）と、前記パ
   ルス幅設定値（Ｂ）と前記タイマ（１）のタイマカウン
   ト値（ＣＮＴ）とを比較し、両値が一致したとき第２一
   致検出信号（ｄ）を出力する第２比較器（６）と、前記
   第２一致検出信号（ｄ）が入力されるごとに出力パルス
   信号（ＰＯＵＴ　）の信号を制御する出力制御器（７）
   と、を備えたことを特徴とするパルス発生器。