JPH04309178A - 論理シミュレーション方法 - Google Patents
論理シミュレーション方法Info
- Publication number
- JPH04309178A JPH04309178A JP3073423A JP7342391A JPH04309178A JP H04309178 A JPH04309178 A JP H04309178A JP 3073423 A JP3073423 A JP 3073423A JP 7342391 A JP7342391 A JP 7342391A JP H04309178 A JPH04309178 A JP H04309178A
- Authority
- JP
- Japan
- Prior art keywords
- data
- logic
- database
- design
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、論理シミュレーション
における、データベース作成、及び管理方法に関する。
における、データベース作成、及び管理方法に関する。
【０００２】一般に、論理シミュレーションを行うデー
タベースについては、論理シミュレータのシステム開発
側で、内部構造や， 使用方法等を決定して、運用側に
提供するようになっており、論理設計者は、該データベ
ースの中身を全く知らなくてもよい環境になっている。
タベースについては、論理シミュレータのシステム開発
側で、内部構造や， 使用方法等を決定して、運用側に
提供するようになっており、論理設計者は、該データベ
ースの中身を全く知らなくてもよい環境になっている。
【０００３】然し、最近のデータ処理の多様化に伴い、
データ処理装置の中身が複雑化してきたことから、論理
シミュレーションの世界も、機能設計の段階で、該デー
タベースの構造を意識することにより、より現実的な論
理シミュレーションの環境、例えば、任意の大きさの論
理設計データを切り出して論理シミュレーションを行う
ことができる環境を実現することが必要になってきてい
る。
データ処理装置の中身が複雑化してきたことから、論理
シミュレーションの世界も、機能設計の段階で、該デー
タベースの構造を意識することにより、より現実的な論
理シミュレーションの環境、例えば、任意の大きさの論
理設計データを切り出して論理シミュレーションを行う
ことができる環境を実現することが必要になってきてい
る。
【０００４】例えば、ある階層の、高集積回路（ＬＳＩ
） レベルに対して機能設計を行いたい場合に、論理設
計データを、幾つかの単位、即ち、上記高集積回路（Ｌ
ＳＩ） を単位としたデータに分割して、データベース
を構築し、個々の単位モジュールとして新しく論理設計
データを発生させる必要があるが、従来方式の論理シミ
ュレーション技術では、該データベースが一元管理され
たデータ構造になっている為、元の入力データを修正し
て、新たに、該分割単位を含むデータベースを再作成し
てから、該単位データ部分に対する論理シミュレーショ
ンを行う必要があり、極めて、効率の悪い問題があり、
効果的なモジュール単位の論理シミュレーションを行う
ことができるデータベース作成， 管理方式が必要とさ
れるようになってきた。
） レベルに対して機能設計を行いたい場合に、論理設
計データを、幾つかの単位、即ち、上記高集積回路（Ｌ
ＳＩ） を単位としたデータに分割して、データベース
を構築し、個々の単位モジュールとして新しく論理設計
データを発生させる必要があるが、従来方式の論理シミ
ュレーション技術では、該データベースが一元管理され
たデータ構造になっている為、元の入力データを修正し
て、新たに、該分割単位を含むデータベースを再作成し
てから、該単位データ部分に対する論理シミュレーショ
ンを行う必要があり、極めて、効率の悪い問題があり、
効果的なモジュール単位の論理シミュレーションを行う
ことができるデータベース作成， 管理方式が必要とさ
れるようになってきた。
【０００５】
【従来の技術】図５は、従来の論理シミュレーション方
式を説明する図である。従来の論理シミュレーションに
使用する論理設計データは、本図に示したように、一元
化されたデータ構造を持ち、該論理回路を構成している
論理素子の種別，論理素子間の接続情報とからなるデー
タ部 ３０ａと， 論理シミュレーションに必要な等価
回路からなるモデル部 ３０ｂとの分離された形式のデ
ータベース ３ａ で作成されている。
式を説明する図である。従来の論理シミュレーションに
使用する論理設計データは、本図に示したように、一元
化されたデータ構造を持ち、該論理回路を構成している
論理素子の種別，論理素子間の接続情報とからなるデー
タ部 ３０ａと， 論理シミュレーションに必要な等価
回路からなるモデル部 ３０ｂとの分離された形式のデ
ータベース ３ａ で作成されている。
【０００６】論理シミュレーションは， 該データベー
ス ３ａ をシミュレーションフォーマットに変換して
行われる。従って、論理シミュレーションの進捗状況に
応じて、新しいモデル部 ３０ｂの追加， 変更がある
場合は、該データベース ３ａ の修正や変更処理を行
い、新たに、データベース ３ａ を作成しなければな
らない。
ス ３ａ をシミュレーションフォーマットに変換して
行われる。従って、論理シミュレーションの進捗状況に
応じて、新しいモデル部 ３０ｂの追加， 変更がある
場合は、該データベース ３ａ の修正や変更処理を行
い、新たに、データベース ３ａ を作成しなければな
らない。
【０００７】
【発明が解決しようとする課題】一般的な回路図やシス
テムで構築したデータベースをインタフェースとした論
理シミュレーションツールでは、前述のように、論理シ
ミュレーションシステムの開発側で、内部構造や使用方
法などを決定して、運用側に提供しているので、特定の
論理回路図， 或いは、ある決められたシミュレーショ
ンシステムのデータだけしか使用できない構造になって
いる。
テムで構築したデータベースをインタフェースとした論
理シミュレーションツールでは、前述のように、論理シ
ミュレーションシステムの開発側で、内部構造や使用方
法などを決定して、運用側に提供しているので、特定の
論理回路図， 或いは、ある決められたシミュレーショ
ンシステムのデータだけしか使用できない構造になって
いる。
【０００８】又、ある論理シミュレーションシステムを
使用したい場合、論理設計データを幾つかの変換システ
ムを通じて変換してしか使用できない。そして、前述の
ように、従来の技術では、一旦作成したデータベースは
、論理シミュレーションシステム側での管理に依存して
おり、内容の変更， 修正などの対応に対しては、前述
のように、新たに、データベースを作成する必要がある
。
使用したい場合、論理設計データを幾つかの変換システ
ムを通じて変換してしか使用できない。そして、前述の
ように、従来の技術では、一旦作成したデータベースは
、論理シミュレーションシステム側での管理に依存して
おり、内容の変更， 修正などの対応に対しては、前述
のように、新たに、データベースを作成する必要がある
。
【０００９】このような現状では、論理シミュレーショ
ンを行って、自己の設計した論理回路を確認している論
理設計者に対するインパクトが大きく、容易に、論理デ
ータの正しさの確認、ライブラリ化されている設計デー
タの流用、他のＣＡＤ システムデータ、例えば、他社
のＣＡＤ システムツールの資源を利用ができないとい
う問題がある。
ンを行って、自己の設計した論理回路を確認している論
理設計者に対するインパクトが大きく、容易に、論理デ
ータの正しさの確認、ライブラリ化されている設計デー
タの流用、他のＣＡＤ システムデータ、例えば、他社
のＣＡＤ システムツールの資源を利用ができないとい
う問題がある。
【００１０】本発明は上記従来の欠点に鑑み、上記現在
の論理シミュレーション用のデータベースの構造に依存
した問題点を解決することができるデータベースの作成
， 管理方法、即ち、論理設計者が、自由に、機能分割
や統合化が可能な論理設計環境を提供することができる
データベースの作成， 管理方法、具体的には、論理設
計者が論理設計データから任意の論理回路ブロックを切
り出したものを、シンボルライブラリとして、論理シミ
ュレーションの単位にすることができるデータベース作
成， 管理方法を提供することを目的とするものである
。
の論理シミュレーション用のデータベースの構造に依存
した問題点を解決することができるデータベースの作成
， 管理方法、即ち、論理設計者が、自由に、機能分割
や統合化が可能な論理設計環境を提供することができる
データベースの作成， 管理方法、具体的には、論理設
計者が論理設計データから任意の論理回路ブロックを切
り出したものを、シンボルライブラリとして、論理シミ
ュレーションの単位にすることができるデータベース作
成， 管理方法を提供することを目的とするものである
。
【００１１】
【課題を解決するための手段】図１，図２は、本発明の
原理説明図であり、図１（ａ） は論理設計データの階
層構造の概念を示し、図２（ｂ） はモジュールデータ
の概念を示し、図２（ｃ） はリレーショナルデータの
概念を示している。上記の問題点は下記の如くに構成し
た論理シミュレーションにおけるシンボリックデータベ
ースの生成，管理方法によって解決される。
原理説明図であり、図１（ａ） は論理設計データの階
層構造の概念を示し、図２（ｂ） はモジュールデータ
の概念を示し、図２（ｃ） はリレーショナルデータの
概念を示している。上記の問題点は下記の如くに構成し
た論理シミュレーションにおけるシンボリックデータベ
ースの生成，管理方法によって解決される。
【００１２】この手法は、論理シミュレーション対象の
設計データベース４を構築する方法であって、 階層
構造で構成されている論理設計データ １から任意の部
分回路 １０ を切り出し、該切り出した部分回路 １
０ の元の論理設計データ １との切り口（入出力端子
）１０ａ，１０ｂ，〜を、各階層での水平，垂直方向、
及び、上／下階層とのインタフェースで示すポートデー
タ ２０ と，該部分回路 １０ 内の論理素子の種別
情報，論理素子間の接続情報とからなるデータ部 ２２
と、上記ポートデータ ２０ の上記データ部 （リ
レーショナルデータ ３の内容を示す） ２２との間を
接続するリンク・ポインタ（メモリアドレス） ２１と
からなる構造のモジュールデータ ２を単位として、該
設計データベース ４を構築し、該モジュールデータ
２を上記設計データベース ４から取り出し、論理シミ
ュレーションデータとして処理するように構成する。
設計データベース４を構築する方法であって、 階層
構造で構成されている論理設計データ １から任意の部
分回路 １０ を切り出し、該切り出した部分回路 １
０ の元の論理設計データ １との切り口（入出力端子
）１０ａ，１０ｂ，〜を、各階層での水平，垂直方向、
及び、上／下階層とのインタフェースで示すポートデー
タ ２０ と，該部分回路 １０ 内の論理素子の種別
情報，論理素子間の接続情報とからなるデータ部 ２２
と、上記ポートデータ ２０ の上記データ部 （リ
レーショナルデータ ３の内容を示す） ２２との間を
接続するリンク・ポインタ（メモリアドレス） ２１と
からなる構造のモジュールデータ ２を単位として、該
設計データベース ４を構築し、該モジュールデータ
２を上記設計データベース ４から取り出し、論理シミ
ュレーションデータとして処理するように構成する。
【００１３】
【作用】即ち、本発明においては、論理設計データ １
が、例えば、複数個の高集積回路（ＬＳＩ） １ａから
構成される階層Ａ， そして、該高集積回路（ＬＳＩ）
１ａが、複数個の機能ブロック １ｂ から構成され
る階層Ｂ，更に、該機能ブロック １ｂ が、複数個の
より細かい機能ブロック １ｃ から構成される階層Ｃ
，〜というように、複数の階層構造をとっている場合、
論理設計者が、該論理設計データ １から任意の部分回
路 １０ を切り出すことで、元の論理設計データ １
とリンクされ、且つ、該切り出された部分回路 １０
の詳細データ （リレーショナルデータ ３） とリン
クされた構造で、該切り出した部分回路を単位としたモ
ジュールデータ ２が作成される。
が、例えば、複数個の高集積回路（ＬＳＩ） １ａから
構成される階層Ａ， そして、該高集積回路（ＬＳＩ）
１ａが、複数個の機能ブロック １ｂ から構成され
る階層Ｂ，更に、該機能ブロック １ｂ が、複数個の
より細かい機能ブロック １ｃ から構成される階層Ｃ
，〜というように、複数の階層構造をとっている場合、
論理設計者が、該論理設計データ １から任意の部分回
路 １０ を切り出すことで、元の論理設計データ １
とリンクされ、且つ、該切り出された部分回路 １０
の詳細データ （リレーショナルデータ ３） とリン
クされた構造で、該切り出した部分回路を単位としたモ
ジュールデータ ２が作成される。
【００１４】このとき、該モジュールデータ ２は、各
階層での水平， 垂直方向の切り口と，上／下階層との
切り口を示すポートデータ ２０と，該部分回路 １０
内に存在する各種の論理素子の種別， 該論理素子間
の接続情報からなるデータ部 ２２ と， 該切り口を
示すポートデータ ２０ と上記データ部 ２２ 、即
ち、該部分回路 １０ の詳細データ （リレーショナ
ルデータ） ３ との接続を示すリンク・ポインタ ２
１ とからなる構造となる。
階層での水平， 垂直方向の切り口と，上／下階層との
切り口を示すポートデータ ２０と，該部分回路 １０
内に存在する各種の論理素子の種別， 該論理素子間
の接続情報からなるデータ部 ２２ と， 該切り口を
示すポートデータ ２０ と上記データ部 ２２ 、即
ち、該部分回路 １０ の詳細データ （リレーショナ
ルデータ） ３ との接続を示すリンク・ポインタ ２
１ とからなる構造となる。
【００１５】図１（ａ） は、論理設計データ １の階
層構造を概念的に示しており、論理設計者は、各階層に
おいて、部分回路 （即ち、シミュレーションモデル）
１０を抽出することができる。この結果、上記のよう
に、各階層Ａ，Ｂ，Ｃ，〜内での水平， 垂直方向の切
り口と、上／下階層との切り口 （ポートデータ） が
発生する。
層構造を概念的に示しており、論理設計者は、各階層に
おいて、部分回路 （即ち、シミュレーションモデル）
１０を抽出することができる。この結果、上記のよう
に、各階層Ａ，Ｂ，Ｃ，〜内での水平， 垂直方向の切
り口と、上／下階層との切り口 （ポートデータ） が
発生する。
【００１６】図２（ｂ） は、上記のようにして抽出し
たモジュールデータの概念図を示している。ここに示し
たポート（ＰＯＲＴ１，２） が、上記切り口を示すポ
ートデータであり、図２（ｃ） に示した、該部分回路
の詳細データ （リレーショナルデータ） ３ とリン
ク・ポインタ （該データ部 ２２ が格納されている
メモリのアドレス） ２１でリンクされる。具体的には
、該モジュールデータ ２内の、各論理素子間の接続情
報を表現している、該モジュールデータ ２のデータ部
２２ とリンクすることで実現される。 本発明は
、このような構造のモジュールデータ ２で、設計デー
タベースを構築することで、該モジュールデータ２の単
位での論理設計データの変更，修正が、リンクされてい
る上記リレーショナルデータ （該リレーショナルデー
タは、元の論理設計データ １とリンクされている）
３ を利用することで簡単に行うことが可能となり、各
論理設計者は、自由にシミュレーションモデルの構造を
定義して、自己の意図する論理シミュレーションを容易
に行うことができるようになる。
たモジュールデータの概念図を示している。ここに示し
たポート（ＰＯＲＴ１，２） が、上記切り口を示すポ
ートデータであり、図２（ｃ） に示した、該部分回路
の詳細データ （リレーショナルデータ） ３ とリン
ク・ポインタ （該データ部 ２２ が格納されている
メモリのアドレス） ２１でリンクされる。具体的には
、該モジュールデータ ２内の、各論理素子間の接続情
報を表現している、該モジュールデータ ２のデータ部
２２ とリンクすることで実現される。 本発明は
、このような構造のモジュールデータ ２で、設計デー
タベースを構築することで、該モジュールデータ２の単
位での論理設計データの変更，修正が、リンクされてい
る上記リレーショナルデータ （該リレーショナルデー
タは、元の論理設計データ １とリンクされている）
３ を利用することで簡単に行うことが可能となり、各
論理設計者は、自由にシミュレーションモデルの構造を
定義して、自己の意図する論理シミュレーションを容易
に行うことができるようになる。
【００１７】このようなモジュール構造を採ることによ
り、各モジュールデータ ２において、データ部と各モ
デル部 （等価回路） とが分離され、該モジュールデ
ータ ２のポートデータ ２０ を介して、該分離され
た等価回路データとか、他の形式、例えば、機能レベル
形式，ネットデータ形式とか、他社のＣＡＤデータとい
った設計データとリンクすることで、柔軟な論理シミュ
レーションの環境を提供することができる。
り、各モジュールデータ ２において、データ部と各モ
デル部 （等価回路） とが分離され、該モジュールデ
ータ ２のポートデータ ２０ を介して、該分離され
た等価回路データとか、他の形式、例えば、機能レベル
形式，ネットデータ形式とか、他社のＣＡＤデータとい
った設計データとリンクすることで、柔軟な論理シミュ
レーションの環境を提供することができる。
【００１８】
【実施例】以下本発明の実施例を図面によって詳述する
。前述の図１，図２は、本発明の原理説明図であり、図
３，図４は本発明の一実施例を示した図である。
。前述の図１，図２は、本発明の原理説明図であり、図
３，図４は本発明の一実施例を示した図である。
【００１９】本発明においては、論理シミュレーション
対象の設計データベース ４を構築するのに、階層構造
で構成されている論理設計データ １から任意の部分回
路 １０ を切り出し、該切り出した部分回路 １０
の元の論理回路図データ １との切り口（入出力端子）
１０ａ，１０ｂ，〜を、各階層での水平，垂直方向、及
び、上／下階層とのインタフェースで示すポートデータ
２０ と，該部分回路 １０ 内の論理素子の種別，
論理素子間の接続情報とからなるデータ部 ２２ と，
該ポートデータ ２０ の上記データ部 （即ち、該
部分回路 １０ の詳細データ） ２２との間を接続す
るリンク・ポインタ（メモリアドレス）２１とからなる
モジュールデータ ２を単位とした設計データベース
３を構築する手段が、本発明を実施するのに必要な手段
である。尚、全図を通して同じ符号は同じ対象物を示し
ている。
対象の設計データベース ４を構築するのに、階層構造
で構成されている論理設計データ １から任意の部分回
路 １０ を切り出し、該切り出した部分回路 １０
の元の論理回路図データ １との切り口（入出力端子）
１０ａ，１０ｂ，〜を、各階層での水平，垂直方向、及
び、上／下階層とのインタフェースで示すポートデータ
２０ と，該部分回路 １０ 内の論理素子の種別，
論理素子間の接続情報とからなるデータ部 ２２ と，
該ポートデータ ２０ の上記データ部 （即ち、該
部分回路 １０ の詳細データ） ２２との間を接続す
るリンク・ポインタ（メモリアドレス）２１とからなる
モジュールデータ ２を単位とした設計データベース
３を構築する手段が、本発明を実施するのに必要な手段
である。尚、全図を通して同じ符号は同じ対象物を示し
ている。
【００２０】以下、図１，図２を参照しながら、図３，
図４によって、本発明の論理シミュレーションにおける
シンボリックデータベースの生成，管理方法を説明する
。先ず、図３に示したように、本発明においては、図１
（ａ） に示した階層構造の論理設計データ １から、
任意の部分回路 １０ を切り出すことで、該切り出し
た部分回路 １０ の元の論理回路データ１との切り口
（入出力端子） １０ａ，１０ｂ，〜が生成される。
図４によって、本発明の論理シミュレーションにおける
シンボリックデータベースの生成，管理方法を説明する
。先ず、図３に示したように、本発明においては、図１
（ａ） に示した階層構造の論理設計データ １から、
任意の部分回路 １０ を切り出すことで、該切り出し
た部分回路 １０ の元の論理回路データ１との切り口
（入出力端子） １０ａ，１０ｂ，〜が生成される。
【００２１】この切り口は、該切り出した各階層Ａ，Ｂ
，〜（図１参照）での水平方向，垂直方向での切り口デ
ータと、上下階層との切り口データに分けられる。通常
、上下階層との間の切り口は、例えば、高集積回路（Ｌ
ＳＩ） の端子であったり、或いは、パッケージの入出
力端子であったりするが、同じ階層Ａ内の切り口は、該
階層が、複数の回路図で構成されていると、同じ回路図
内の切り口である水平方向の切り口と、他の回路図との
切り口である垂直方向の切り口となり、一般には、同じ
機能ブロック内の切り口を形成することが多い。
，〜（図１参照）での水平方向，垂直方向での切り口デ
ータと、上下階層との切り口データに分けられる。通常
、上下階層との間の切り口は、例えば、高集積回路（Ｌ
ＳＩ） の端子であったり、或いは、パッケージの入出
力端子であったりするが、同じ階層Ａ内の切り口は、該
階層が、複数の回路図で構成されていると、同じ回路図
内の切り口である水平方向の切り口と、他の回路図との
切り口である垂直方向の切り口となり、一般には、同じ
機能ブロック内の切り口を形成することが多い。
【００２２】何れにしても、該ポートデータ ２０ は
、具体的には、上記入出力端子の名称であったり、回路
図上の信号線名称で構成される。このようにして、該部
分回路 １０ が切り出されると、上記切り口をポート
データ ２０ とするモジュールが形成され、本発明に
おいては、このモジュールがシンボリック化されて、設
計データベース ４の単位となる。この意味で、本発明
により構築される設計データベース ４をシンボリック
データベースと呼ぶ。 該シンボリック化されたモジ
ュールのデータ構造は、上記のポートデータ ２０ と
、該モジュール内の各種論理素子の種別情報， 該論理
素子間の接続情報とからなるデータ部 ２２ と， 上
記ポートデータ ２０ の上記データ部 （即ち、リレ
ーショナルデータ ３） ２２との接続を示すリンク・
ポインタ （具体的には、データ部 ２２ が格納され
ているメモリのアドレス） ２１とで構成される。 （
図３のモジュールデータ ２の構造参照）本発明におい
ては、該モジュールデータ ２を単位として論理シミュ
レーションが行われる。該モジュールデータ ２は、上
記のように、該モジュールの境界条件であるポートデー
タ ２０ を単位としているので、該ポートデータ ２
０ を介して、他の既存の設計データ、例えば、ライブ
ラリデータ， 等価回路 （モデル部） データ ５，
他のＣＡＤ データ等とのリンクが可能であり、柔軟
な、論理シミュレーション環境を提供することができる
という利点が得られる。
、具体的には、上記入出力端子の名称であったり、回路
図上の信号線名称で構成される。このようにして、該部
分回路 １０ が切り出されると、上記切り口をポート
データ ２０ とするモジュールが形成され、本発明に
おいては、このモジュールがシンボリック化されて、設
計データベース ４の単位となる。この意味で、本発明
により構築される設計データベース ４をシンボリック
データベースと呼ぶ。 該シンボリック化されたモジ
ュールのデータ構造は、上記のポートデータ ２０ と
、該モジュール内の各種論理素子の種別情報， 該論理
素子間の接続情報とからなるデータ部 ２２ と， 上
記ポートデータ ２０ の上記データ部 （即ち、リレ
ーショナルデータ ３） ２２との接続を示すリンク・
ポインタ （具体的には、データ部 ２２ が格納され
ているメモリのアドレス） ２１とで構成される。 （
図３のモジュールデータ ２の構造参照）本発明におい
ては、該モジュールデータ ２を単位として論理シミュ
レーションが行われる。該モジュールデータ ２は、上
記のように、該モジュールの境界条件であるポートデー
タ ２０ を単位としているので、該ポートデータ ２
０ を介して、他の既存の設計データ、例えば、ライブ
ラリデータ， 等価回路 （モデル部） データ ５，
他のＣＡＤ データ等とのリンクが可能であり、柔軟
な、論理シミュレーション環境を提供することができる
という利点が得られる。
【００２３】又、前述のように、該論理シミュレーショ
ンの単位であるモジュールデータ ２は、リンク・ポイ
ンタ （メモリアドレス） ２１を介して、元の論理設
計データ １とリンクされているモジュールの詳細デー
タ （リレーショナルデータ） ３ とリンクされてい
るので、該リレーショナルデータ ３を利用することで
、簡単に全体回路との関連付けを保持しながら、該モジ
ュールデータ ２の変更， 修正を行うことができる。
ンの単位であるモジュールデータ ２は、リンク・ポイ
ンタ （メモリアドレス） ２１を介して、元の論理設
計データ １とリンクされているモジュールの詳細デー
タ （リレーショナルデータ） ３ とリンクされてい
るので、該リレーショナルデータ ３を利用することで
、簡単に全体回路との関連付けを保持しながら、該モジ
ュールデータ ２の変更， 修正を行うことができる。
【００２４】このように、本発明の論理シミュレーショ
ンにおけるシンボリックデータベース作成， 管理方法
は、論理シミュレーションを行う場合に、論理シミュレ
ータに入力する論理設計データを、論理設計当初の論理
設計データから、任意の部分回路を切り出してモジュー
ル化／ブラックボックス化し、該モジュール化／ブラッ
クボックス化されたモジュールデータを設計当初の階層
構造の論理設計データとリンクした形式でデータベース
化して、モジュールライブラリというシンボリック化し
たデータベースを構築して、そのモジュールデータを論
理シミュレーションデータとすることで、論理設計者の
判断で、自由にモジュール分割やライブラリデータの選
択等が可能なデータベースを、当初の階層構造とリンク
した形式で構築できるようにした所に特徴がある。
ンにおけるシンボリックデータベース作成， 管理方法
は、論理シミュレーションを行う場合に、論理シミュレ
ータに入力する論理設計データを、論理設計当初の論理
設計データから、任意の部分回路を切り出してモジュー
ル化／ブラックボックス化し、該モジュール化／ブラッ
クボックス化されたモジュールデータを設計当初の階層
構造の論理設計データとリンクした形式でデータベース
化して、モジュールライブラリというシンボリック化し
たデータベースを構築して、そのモジュールデータを論
理シミュレーションデータとすることで、論理設計者の
判断で、自由にモジュール分割やライブラリデータの選
択等が可能なデータベースを、当初の階層構造とリンク
した形式で構築できるようにした所に特徴がある。
【００２５】
【発明の効果】以上、詳細に説明したように、本発明の
論理シミュレーションにおけるシンボリックデータベー
スの作成， 管理方法は、シミュレーションモデルであ
るモジュールのデータ構造として、階層構造をとる論理
設計データの各階層での水平， 垂直， 及び、上位層
又は、下位層へのリンク機能 （ポートデータ， リン
クポインタ） もったデータ構造を導入することにより
、階層設計時の制御方法をデータベース中に持ち込むこ
とができ、どの階層においても、変更， 修正が可能な
データベースのシンボリック化を図るようにしたもので
あるので、論理設計者の意図にあった論理シミュレーシ
ョン環境が得られ、種々のＣＡＤ ツールで作成した過
去のデータベース資源やシステム等の有効利用が図れる
効果がある。
論理シミュレーションにおけるシンボリックデータベー
スの作成， 管理方法は、シミュレーションモデルであ
るモジュールのデータ構造として、階層構造をとる論理
設計データの各階層での水平， 垂直， 及び、上位層
又は、下位層へのリンク機能 （ポートデータ， リン
クポインタ） もったデータ構造を導入することにより
、階層設計時の制御方法をデータベース中に持ち込むこ
とができ、どの階層においても、変更， 修正が可能な
データベースのシンボリック化を図るようにしたもので
あるので、論理設計者の意図にあった論理シミュレーシ
ョン環境が得られ、種々のＣＡＤ ツールで作成した過
去のデータベース資源やシステム等の有効利用が図れる
効果がある。
【図１】本発明の原理説明図（その１）
【図２】本発明
の原理説明図（その２）
の原理説明図（その２）
【図３】本発明の一実施例を示
した図（その１）
した図（その１）
【図４】本発明の一実施例を示した図
（その２）
（その２）
【図５】従来の論理シミュレーション方式を
説明する図
説明する図
１ 論理設計データ
１０ 部分回路 （シミュレーションモデル）１
０ａ，１０ｂ，〜 切り口２ モジ
ュールデータ ２０ ポ
ートデータ ２１ リンク・ポインタ
２２ データ部３ リレーショナ
ルデータ ３ａ 一元化されたデータベース ３０ａ
データ部３０ｂ モデル部 （等価回路） ４ 設計データベース （シンボリックデータ
ベース）５ 等価回路データ
０ａ，１０ｂ，〜 切り口２ モジ
ュールデータ ２０ ポ
ートデータ ２１ リンク・ポインタ
２２ データ部３ リレーショナ
ルデータ ３ａ 一元化されたデータベース ３０ａ
データ部３０ｂ モデル部 （等価回路） ４ 設計データベース （シンボリックデータ
ベース）５ 等価回路データ
Claims (1)
- 【請求項１】論理シミュレーション対象の設計データベ
ース（４） を構築する方法であって、階層構造で構成
されている論理設計データ（１） から任意の部分回路
（１０）を切り出し、該切り出した部分回路（１０）の
元の論理設計データ（１） との切り口（入出力端子）
（１０ａ，１０ｂ，〜） を、各階層での水平，垂直方
向、及び、上／下階層とのインタフェースで示すポート
データ（２０）と，該部分回路（１０） 内の論理素
子の種別情報，論理素子間の接続情報とからなるデータ
部（２２）と、上記ポートデータ（２０）の上記データ
部（２２）との間を接続するリンク・ポインタ（メモリ
アドレス）（２１） とからなる構造のモジュールデー
タ（２） を単位として、該設計データベース（４）
を構築し、該モジュールデータ（２） を上記設計デー
タベース（４）から取り出し、論理シミュレーションデ
ータとして処理することを特徴とする論理シミュレーシ
ョンにおけるシンボリックデータベースの作成， 管理
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073423A JPH04309178A (ja) | 1991-04-08 | 1991-04-08 | 論理シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073423A JPH04309178A (ja) | 1991-04-08 | 1991-04-08 | 論理シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04309178A true JPH04309178A (ja) | 1992-10-30 |
Family
ID=13517805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3073423A Pending JPH04309178A (ja) | 1991-04-08 | 1991-04-08 | 論理シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04309178A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520396A (ja) * | 1991-07-12 | 1993-01-29 | Nec Corp | 回路データ接続追跡システム |
| US6068663A (en) * | 1996-04-25 | 2000-05-30 | Nec Corporation | Design support system with circuit designing data editing function |
| US6782354B1 (en) | 1999-10-12 | 2004-08-24 | Nec Electronics Corporation | Method for producing simulation models and simulation system using simulation models |
-
1991
- 1991-04-08 JP JP3073423A patent/JPH04309178A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520396A (ja) * | 1991-07-12 | 1993-01-29 | Nec Corp | 回路データ接続追跡システム |
| US6068663A (en) * | 1996-04-25 | 2000-05-30 | Nec Corporation | Design support system with circuit designing data editing function |
| US6782354B1 (en) | 1999-10-12 | 2004-08-24 | Nec Electronics Corporation | Method for producing simulation models and simulation system using simulation models |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Rubin | Computer aids for VLSI design | |
| US5761664A (en) | Hierarchical data model for design automation | |
| JP3027009B2 (ja) | 設計取り込みシステム | |
| US7050872B2 (en) | Innovation information management model | |
| Schlag et al. | An algorithm for optimal two-dimensional compaction of VLSI layouts | |
| US7895551B2 (en) | Generation of standard cell library components with increased signal routing resources | |
| US5521836A (en) | Method for determining instance placements in circuit layouts | |
| US5581474A (en) | Identifying overconstraints using port abstraction graphs | |
| US6113647A (en) | Computer aided design system and method using hierarchical and flat netlist circuit representations | |
| CN110472340A (zh) | 一种布线结构的建模方法和装置 | |
| WO1999009497A1 (fr) | Procede d'extraction de caracteristiques de synchronisation de circuits a transistors, support de stockage stockant une bibliotheque de caracteristiques de synchronisation, procede de conception de lsi et procede d'extraction par grille | |
| US6298469B1 (en) | Method and system for allowing an integrated circuit to be portably generated from one manufacturing process to another | |
| US5517421A (en) | System for managing LSI design part data | |
| JP2000123061A (ja) | 集積回路装置の設計用データベース及び集積回路装置の設計方法 | |
| Keller et al. | A symbolic design system for integrated circuits | |
| CN116776811A (zh) | 一种复杂电气设计pcb板图自动生成方法、系统及设备 | |
| JPH04309178A (ja) | 論理シミュレーション方法 | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JP2870585B2 (ja) | ハードウェアシミュレータ | |
| JP3614539B2 (ja) | 論理設計支援装置 | |
| JPS63153673A (ja) | 論理回路構造の自動合成の手順およびデータベース構造 | |
| JP2822677B2 (ja) | 電子回路設計装置 | |
| Liesenberg et al. | An autolayout system for a hierarchical ic design environment | |
| JP3057786B2 (ja) | レイアウト検証システム | |
| Green | Algorithms for automated generation of analog schematics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970805 |