JPH04310029A - 位相固定ループ回路及び信号送受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】〔目　　次〕 産業上の利用分野 従来の技術（図８） 発明が解決しようとする課題（図９） 課題を解決するための手段（図１，２）作用 実施例 （１）第１の実施例の説明（図３〜６）（２）第２の実
施例の説明（図７） 発明の効果

【０００２】

【産業上の利用分野】本発明は、位相固定ループ回路及
び信号送受信装置に関するものであり、更に詳しく言え
ば受信データと送信データとのビット同期処理をして送
受信をする場合のビット同期抽出回路及びその応用装置
に関するものである。

【０００３】近年、音声，画像及びデータ等の多種類の
通信サービスを一元的に行う総合デジタル通信サービス
網（以下単にＩＳＤＮ網という）に、デジタル信号の位
相固定ループ回路（以下単にＤＰＬＬ回路という）を内
蔵した信号送受信装置が利用されている。

【０００４】これによれば、該ＤＰＬＬ回路では位相進
み検出信号又は位相遅れ検出信号に基づいて一つの固定
された内部制御信号がその同期保護／制御回路から分周
器に出力されている。このため、同期保護段数を必要以
上に多くして、それが固定値にされると、同期引き込み
期間が長くなる。

【０００５】また、逆に、同期保護段数を必要以下に少
なくして、それが固定値にされると、同期抽出クロック
が過敏に補正される。これにより、当該ＤＰＬＬ回路を
内蔵したデジタル信号送受信装置の信頼度が低下をする
ことがある。

【０００６】そこで、同期保護段数を固定値にすること
なく、それを自動的に切り換えて、受信時の同期引き込
み時間の短縮化を図り、送信時の過敏な位相修正を極力
抑制して当該応用装置の信頼度の向上を図ることができ
る回路及び装置が望まれている。

【０００７】

【従来の技術】図８，９は、従来例に係る説明図である
。図８（ａ），（ｂ）は、従来例に係るデジタル信号の
位相固定ループ回路の説明図を示している。

【０００８】図８（ａ）は、デジタル信号の位相固定ル
ープ回路が適用される通信装置の説明図を示している。

【０００９】図８（ａ）において、音声，画像及びデー
タ等の多種類の通信サービスを一元的に行うＩＳＤＮ網
に使用されるデジタル信号送受信装置１０は、全２重通
信方式の場合、その受信用通信線路Ｌ１とその送信用通
信線路Ｌ２に接続される。また、該信号送受信装置１０
がスレイブ（副送受信装置）装置となる場合には、マス
タ（主信号送受信装置）装置から送信処理される信号（
スレイブ装置側では、受信信号ＲＸＤとなる）より抽出
した同期抽出クロックΦ２に同期させて、受信信号ＲＸ
Ｄの受信処理や送信信号ＯＸＤ信号の送信処理をするよ
うに通信規約（共通プロトコル）に定められている。

【００１０】なお、デジタル信号のＤＰＬＬ回路６は、
通信規約を遵守すべく該信号送受信装置１０内に設けら
れたものであり、受信用通信線路Ｌ１に伝送される受信
信号ＲＸＤを符号変換器５を介して入力し、該信号ＲＸ
Ｄから同期抽出クロックΦ２を検出し、それを固定出力
するものである。

【００１１】図８（ｂ）は、デジタル信号の位相固定ル
ープ回路の構成図を示している。図８（ｂ）において、
同期抽出クロックΦ２を固定出力するＤＰＬＬ回路６は
、位相比較回路１，同期保護／制御回路２及び分周器３
から成る。

【００１２】当該回路６の機能は、受信信号ＲＸＤと同
期抽出信号Φ２とが比較され、その結果となる位相進み
検出信号ＳΦ１　又は位相遅れ検出信号ＳΦ２　が位相
比較回路１から同期保護／制御回路２に出力される。ま
た、同期保護／制御回路２では、位相進み検出信号ＳΦ
１　又は位相遅れ検出信号ＳΦ２　に基づいて一つの固
定された内部制御信号ＳＲが該回路２から分周器３に出
力される。 これにより、該内部制御信号ＳＲに基づいて同期抽出ク
ロックΦ２が分周手段３から固定出力され、マスタ装置
から送信処理される信号と当該スレイブ装置から出力さ
れる送信信号ＯＸＤの送信クロック信号とが同期される
。

【００１３】

【発明が解決しようとする課題】ところで従来例のＤＰ
ＬＬ回路６によれば、位相進み検出信号ＳΦ１　又は位
相遅れ検出信号ＳΦ２　に基づいて一つの固定された内
部制御信号ＳＲが同期保護／制御回路２から分周器３に
出力されている。これは、通信回線上のノイズの影響を
除去するために、通信回線の物理的条件（規格）に合わ
せて、位相固定ループを補正する同期保護段数が固定値
にされたためである。

【００１４】このため、図９（ｂ）に示すように同期引
き込み期間Ｔが長くなるという第１の問題がある。すな
わち、図９（ａ）に示すような同期保護／制御回路の構
成図において、位相進み検出信号ＳΦ１　又は位相遅れ
検出信号ＳΦ２　が位相比較回路１から同期保護／制御
回路２のステートマシン２Ａに出力されると、受信信号
ＲＸＤの位相と同期抽出クロックΦ２の位相とに基づい
て同期保護カウンタ２Ｂにカウントアップ信号ＵＰ又は
カウントクリア信号ＣＬＲが出力される。

【００１５】例えば、同期保護段数＝４が固定値として
設定されていると仮定した場合には、図９（ｂ）に示す
ような信号波形図において、受信時の受信信号ＲＸＤの
位相と同期抽出クロックΦ２の位相との最初の位相のず
れΔφ１が４回続くと、該カウンタ２Ｂから内部制御信
号ＳＲがタイミング発生器２Ｃに出力される。ここで、
同期保護段数とは位相固定ループ回路を補正する際のカ
ウンタ設定値をいう。これにより、該発生器２Ｃから出
力される内部制御信号ＳＲと、サンプリングクロックΦ
１に基づいて８分周器４から出力される分周器カンウト
値０〜７とに基づいて同期抽出クロックΦ２の位相が補
正される。同様に、受信信号ＲＸＤの位相と補正後の同
期抽出クロックΦ２の位相との２番目の位相のずれΔφ
２が４回続くと、該カウンタ２Ｂから内部制御信号Ｃが
タイミング発生器２Ｃに出力され、その同期抽出クロッ
クΦ２の位相が補正される。順次、位相のずれΔφ３，
Δφ４が「０」となるように補正されることにより、同
期抽出クロックΦ２が分周手段３から固定出力され、マ
スタ装置から送信処理される信号（＝受信信号ＲＸＤ）
に係る送信クロック信号と当該スレイブ装置から出力さ
れる送信信号ＯＸＤの送信クロック信号とが同期状態に
される。

【００１６】このことで、同期保護段数を必要以上に多
くして、それを固定値にすると、受信時に生じてた位相
のずれΔφ１〜Δφ４を「０」に補正するまでの期間，
すなわち、同期引き込み期間Ｔが長くなるというもので
ある。

【００１７】また、逆に、同期保護段数を必要以下に少
なくして、それを固定値にすると、図９（ｃ）に示すよ
うに同期抽出クロックΦ２が過敏に補正されるという第
２の問題がある。例えば、同期保護段数＝１が固定値と
して設定されていると仮定した場合には、図９（ｃ）に
示すような信号波形図において、受信時のマスタ装置か
ら送信処理される信号（＝受信信号ＲＸＤに係る送信ク
ロック信号φ０）にノイズ６が混入していると、該ノイ
ズ受信時毎に、同期抽出クロックΦ２が補正され、当該
スレイブ装置からマスタ装置に出力される送信信号ＯＸ
Ｄにジッタが発生するものである。ここで、ジッタとは
同期抽出クロックΦ２が過敏に補正されることからその
送信クロック信号が不安定となって、送信信号ＯＸＤが
揺らぐ状態をいう。

【００１８】これにより、当該ＤＰＬＬ回路を内蔵した
デジタル信号送受信装置の信頼度が低下をするという問
題がある。

【００１９】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、位相固定ループを補正する同期保
護段数を固定値にすることなく、それを自動的に切り換
えて、受信時の同期引き込み時間の短縮化を図り、送信
時の過敏な位相修正を極力抑制して当該応用装置の信頼
度の向上を図ることが可能となる位相固定ループ回路及
び信号送受信装置の提供を目的とする。

【００２０】

【課題を解決するための手段】図１は、本発明に係る位
相固定ループ回路の原理図であり、図２は、本発明に係
る信号送受信装置の原理図をそれぞれ示している。

【００２１】本発明の位相固定ループ回路は図１に示す
ように、受信信号ＲＸＤと同期抽出信号Φ２とを比較し
て位相進み検出信号ＳΦ１　又は位相遅れ検出信号ＳΦ
２　を出力する位相検出手段１１と、前記位相進み検出
信号ＳΦ１　又は位相遅れ検出信号ＳΦ２　に基づいて
内部制御信号ＳＲの出力をする同期保護制御手段１２と
、前記内部制御信号ＳＲに基づいて同期抽出信号Φ２を
出力する分周手段１３とを具備し、前記同期保護制御手
段１２に送／受信状態信号ＳＥＬに基づいて同期保護制
御信号Ｃｉの選択出力をする信号選択手段１４が設けら
れていることを特徴とする。

【００２２】なお、前記位相固定ループ回路において、
少なくとも、前記位相検出手段１１及び分周手段１３が
基準信号Φ１に基づいて信号処理をすることを特徴とす
る。

【００２３】また、本発明の信号送受信装置は図２に示
すように、受信信号ＲＸＤの受信処理をする受信手段１
４と、前記受信信号ＲＸＤから同期抽出信号Φ２の抽出
処理をする位相固定ループ手段１５と、前記同期抽出信
号Φ２に基づいて送信信号ＯＸＤの出力処理をする送信
手段１６と、前記受信手段１４，位相固定ループ手段１
５及び送信手段１６の入出力を制御する制御手段１７と
を具備し、前記位相固定ループ手段１５が請求項１記載
の位相固定ループ回路から成ることを特徴とする。

【００２４】なお、前記信号送受信装置において、前記
位相固定ループ手段１５が前記受信手段１４から出力さ
れる同期確立中又は試受信中を示す第１の送／受信状態
信号ＳＥＬ１に基づいて受信信号ＲＸＤから同期抽出信
号Φ２の抽出処理をすることを特徴とする。

【００２５】また、前記信号送受信装置において、前記
位相固定ループ手段１５が前記送信手段１６から出力さ
れる送信中を示す第２の送／受信状態信号ＳＥＬ２に基
づいて受信信号ＲＸＤから同期抽出信号Φ２の抽出処理
をすることを特徴とする。

【００２６】さらに、前記信号送受信装置において、前
記位相固定ループ手段１５が前記制御手段１７から出力
される同期確立中又は試受信中を示す第３の送／受信状
態信号ＳＥＬ３に基づいて受信信号ＲＸＤから同期抽出
信号Φ２の抽出処理をすることを特徴とし、上記目的を
達成する。

【００２７】

【作用】本発明の位相固定ループ回路によれば、図１に
示すように位相検出手段１１，同期保護制御手段１２及
び分周手段１３が具備され、該同期保護制御手段１２に
送／受信状態信号ＳＥＬに基づいて同期保護制御信号Ｃ
ｉの選択出力をする信号選択手段１４が設けられている
。

【００２８】例えば、基準信号Φ１に基づいて信号受信
時の受信信号ＲＸＤと分周手段１３から帰還される同期
抽出信号Φ２とが比較され、両者間の位相進み検出信号
ＳΦ１又は位相遅れ検出信号ＳΦ２　が位相検出手段１
１から同期保護制御手段１２に出力される。これにより
、位相進み検出信号ＳΦ１又は位相遅れ検出信号ＳΦ２
　に基づく複数の同期保護制御信号Ｃｉの内から一つの
同期保護制御信号Ｃｉに基づく内部制御信号ＳＲが同期
保護制御手段１２から分周手段１３に選択出力される。

【００２９】すなわち、同期保護／制御手段１２におい
て、位相進み検出信号ＳΦ１　又は位相遅れ検出信号Ｓ
Φ２　が同期保護／制御手段１２に入力されると、信号
受信時には、受信信号ＲＸＤの位相と同期抽出クロック
Φ２の位相とに基づいて同期保護段数を少なくするよう
な内容の同期保護制御信号Ｃｉが選択され、それに基づ
く内部制御信号ＳＲが分周手段１３に出力される。この
際に、同期保護制御手段１２に設けられた信号選択手段
１４により，例えば、送／受信状態信号ＳＥＬに基づい
て同期保護段数＝１にするような内容の同期保護制御信
号Ｃｉが選択される。

【００３０】また、信号送信時には、受信信号ＲＸＤの
位相と同期抽出クロックΦ２の位相とに基づいて同期保
護段数を多くするような内容の同期保護制御信号Ｃｉが
選択され、それに基づく内部制御信号ＳＲが分周手段１
３に出力される。この際に、信号選択手段１４により，
例えば、送／受信状態信号ＳＥＬに基づいて同期保護段
数＝４にするような内容の同期保護制御信号Ｃｉが選択
される。

【００３１】このため、従来例のように位相固定ループ
を補正する同期保護段数を固定値にすることなく、基準
信号Φ１と送／受信状態信号ＳＥＬとに基づいて同期保
護段数の自動切り換えを行うことが可能となる。

【００３２】これにより、受信時の同期引き込み時間の
短縮化を図り、送信時の過敏な位相修正を極力抑制して
当該応用装置の信頼度の向上を図ることが可能となる。

【００３３】また、本発明の信号送受信装置によれば、
図２に示すように、受信手段１４，位相固定ループ手段
１５，送信手段１６及び制御手段１７が具備され、該位
相固定ループ手段１５が本発明に係る位相固定ループ回
路から成っている。

【００３４】例えば、受信用通信線路Ｌ１から受信手段
１４に受信信号ＲＸＤが受信処理されると、該受信手段
１４から出力される同期確立中又は試受信中を示す第１
の送／受信状態信号ＳＥＬ１に基づいて位相固定ループ
手段１５から制御手段１７に同期抽出信号Φ２が抽出処
理される。これにより、同期抽出信号Φ２に基づく送信
信号ＯＸＤが制御手段１７を介して送信手段１６から送
信用通信線路Ｌ２に出力処理される。

【００３５】このため、第１の送／受信状態信号ＳＥＬ
１に基づいて，例えば、同期保護段数＝１が可変値とし
て設定された場合、従来例のような受信時の受信信号Ｒ
ＸＤの位相と同期抽出クロックΦ２の位相との間に、最
初の位相のずれが生じていた場合に、その１回のみの検
出で、該同期保護／制御手段１２から制御解除信号ＳＲ
が分周手段１３に出力される。これにより、同期抽出ク
ロックΦ２の最初の位相のずれに係る補正が即刻行われ
、同様に、受信信号ＲＸＤの位相と補正後の同期抽出ク
ロックΦ２の２番目の位相のずれに対しても、その１回
のみの検出で、内部制御信号Ｃが分周手段１３に出力さ
れる。また、同期抽出クロックΦ２の２番目の位相のず
れに係る補正が即刻行われ、順次、３，４番目の位相の
ずれが「０」となるように補正される。これにより、同
期抽出クロックΦ２が分周手段３から固定出力され、マ
スタ装置から送信処理される信号（＝受信信号ＲＸＤに
係る送信クロック信号）と当該スレイブ装置から出力さ
れる送信信号ＯＸＤの送信クロック信号とが同期状態に
される。

【００３６】このことから受信時には、同期保護段数を
必要最低限に設定することにより該受信時に生じてた位
相のずれを「０」に補正するまでの期間，すなわち、同
期引き込み期間Ｔを従来例に比べて短くすることが可能
となる。

【００３７】また、逆に、第１の送／受信状態信号ＳＥ
Ｌ１に基づいて同期保護段数の最適値が設定されること
により、従来例のような同期抽出クロックΦ２の過敏な
補正を極力回避することが可能となる。例えば、信号送
信時に、受信時よりも多い同期保護段数＝４が設定され
ると、送信時のマスタ装置から送信処理される信号（＝
受信信号ＲＸＤに係る送信クロック信号φ０）にノイズ
が混入していた場合であっても、該ノイズ受信状態が４
回継続して入力されないと、同期保護制御手段１２では
位相固定ループの補正処理に移行されない。

【００３８】このため、送信時には従来例のような同期
抽出クロックΦ２の過敏な補正処理が極力回避される。 このことから、当該スレイブ装置からマスタ装置に出力
される送信信号ＯＸＤに発生していた従来例のようなジ
ッタを極力抑制することが可能となる。

【００３９】これにより、当該ＤＰＬＬ回路を内蔵した
デジタル信号送受信装置の信頼度の向上を図ることが可
能となる。

【００４０】なお、送信手段１６から出力される送信中
を示す第２の送／受信状態信号ＳＥＬ２や制御手段１７
から出力される同期確立中又は試受信中を示す第３の送
／受信状態信号ＳＥＬ３に基づいて受信信号ＲＸＤから
同期抽出信号Φ２の抽出処理をすることにより、同様な
効果が得られる。

【００４１】

【実施例】次に図を参照しながら本発明の実施例につい
て説明をする。図３〜７は、本発明の各実施例に係る位
相固定ループ回路及び信号送受信装置を説明する図であ
る。 （１）第１の実施例の説明 図３は、本発明の第１の実施例に係るデジタル信号の位
相固定ループ回路の構成図であり、図４〜５はその動作
説明図をそれぞれ示している。

【００４２】図３において、送／受信状態信号ＳＥＬに
基づいて同期保護段数を適宜可変し、同期抽出クロック
Φ２を固定出力するデジタル信号の位相固定ループ回路
（以下単にＤＰＬＬ回路という）は、位相比較回路２１
，同期保護／制御回路２２及び８分周器２３から成る。

【００４３】すなわち、位相比較回路２１は位相検出手
段１１の一実施例であり、エッジ検出回路２１Ａ及び位
相比較器２１Ｂから成る。エッジ検出回路２１Ａは、基
準信号（以下単に原振ともいう）Φ１の一例となるサン
プリングクロックに基づいて受信信号ＲＸＤの変化点（
立ち上がり）を検出し、エッジ検出信号ＳＥを位相比較
器２１Ｂに出力するものである。位相比較器２１Ｂは、
エッジ検出信号ＳＥに基づいて８分周器２３から帰還さ
れた同期抽出クロックΦ２の位相進み又は位相遅れを検
出し、その位相進み検出信号ＳΦ１　又は位相遅れ検出
信号ＳΦ２　を同期保護／制御回路２２のステートマシ
ン２２Ａに出力するものである。

【００４４】同期保護／制御回路２２は同期保護制御手
段１２の一実施例であり、ステートマシン２２Ａ，同期
保護カウンタ２２Ｂ，保護段数切り換え回路２２Ｃ及び
タイミング発生器２２Ｄから成る。ステートマシン２２
Ａは位相進み検出信号ＳΦ１　又は位相遅れ検出信号Ｓ
Φ２　に基づいて同期保護カウンタ２２Ｂに、カウント
アップ信号ＵＰ又はカウントクリア信号ＣＬＲを出力す
るものである。また、ステートマシン２２Ａはタイミン
グ発生器Ｄに位相状態信号Ｆ／Ｌを出力するものである
。

【００４５】同期保護カウンタ２２Ｂは、両信号ＵＰ，
ＣＬＲに基づいて同期保護制御信号Ｃｉの一例となる複
数のカウント値Ｃ１〜Ｃｎを保護段数切り換え回路２２
Ｃに出力するものである。

【００４６】保護段数切り換え回路２２Ｃは信号選択手
段１４の一実施例であり、送／受信状態信号ＳＥＬに基
づいて同期保護段数を適宜可変するものである。なお、
該切り換え回路２２Ｃは従来例には無く、本発明の位相
固定ループ回路に設けられるものである。例えば、送／
受信状態信号ＳＥＬに基づいて第１〜第ｎのカウント値
Ｃ１〜Ｃｎの中らその一つのカウント値Ｃｉをタイミン
グ発生器Ｄに出力するものである。なお、信号受信時に
は、同期保護段数を少なくする内容のカウント値Ｃｉを
出力し、信号送信時にはそれを多くする内容のカウント
値Ｃｊを出力するものである。

【００４７】タイミング発生器２２Ｄは、ステートマシ
ン２２Ａから出力される位相状態信号Ｆ／Ｌ，８分周器
２３から出力される分周器カウント値０〜７及び最適な
カウント値Ｃｉに基づいて８分周器２３に内部制御信号
ＳＲの一例となるリセット信号を出力するものである。

【００４８】８分周器２３は分周手段１３の一実施例で
あり、サンプリングクロックΦ１とリセット信号ＳＲと
に基づいて同期抽出信号Φ２の一例となる同期抽出クロ
ックを，例えば、上位の制御回路等に出力するものであ
る。例えば、受信信号ＲＸＤに比べて当該位相固定ルー
プ回路の同期抽出クロックΦ２が遅れている場合には、
それを進めるように８分周器２３が自動制御され、反対
に、受信信号ＲＸＤに比べて当該位相固定ループ回路の
同期抽出クロックΦ２が進んでいる場合には、それを遅
らせるように８分周器２３が自動制御される。なお、本
発明の実施例に係る位相固定ループ回路は基準信号Φ１
が８分周され、１／８の分解能を有している。

【００４９】このようにして、本発明の第１の実施例に
係るデジタル信号の位相固定ループ回路によれば、図３
に示すように位相比較回路２１，同期保護／制御回路２
２及び８分周器２３が具備され、該同期保護／制御回路
２２がステートマシン２２Ａ，同期保護カウンタ２２Ｂ
，保護段数切り換え回路２２Ｃ及びタイミング発生器２
２Ｄから成っている。

【００５０】例えば、図４（ａ）に示すようなＤＰＬＬ
回路の位相比較回路２１の動作タイムチャートにおいて
、まず、信号受信時の受信信号ＲＸＤの立ち上がり■が
基準信号Φ１の立ち上がり■に同期してエッジ検出回路
２１Ａにより検出され、そのエッジ検出信号ＳＥが位相
比較回路２１Ｂに出力される。ここで、当該受信信号Ｒ
ＸＤの立ち上がり■が８分周器２３から帰還される同期
抽出クロックΦ２に比べて位相のずれΔφを生じている
ものと仮定する。

【００５１】また、位相比較器２１Ｂでは、図４（ｂ）
に示すようなＤＰＬＬ回路の動作タイムチャートにおい
て、同期抽出クロックΦ２の進み又は遅れ状態が基準信
号φ１とエッジ検出信号ＳＥとに基づいて比較され、両
者間の位相進み検出信号ＳΦ１又は位相遅れ検出信号Ｓ
Φ２　が位相比較器２１Ｂから同期保護制御回路２２の
ステートマシン２２Ａに出力される。

【００５２】これにより、図５（ａ）に示すような当該
ＤＰＬＬ回路から同期保護制御回路２２と８分周器２３
とを抽出した構成図において、位相進み検出信号ＳΦ１
　又は位相遅れ検出信号ＳΦ２　に基づく複数の同期保
護カウント値Ｃｏｕｔ１，Ｃｏｕｔ２…の内から一つの
該カウント値Ｃｏｕｔ１に基づくリセット信号ＳＲが該
同期保護制御回路２２から８分周器２３に出力される。

【００５３】すなわち、同期保護制御回路２２において
、位相進み検出信号ＳΦ１　又は位遅れ検出信号ＳΦ２
　が該同期保護カウンタ２２Ｂに入力されると、信号受
信時には、受信信号ＲＸＤの位相と同期抽出クロックΦ
２の位相とに基づいて位相固定ループ回路を補正する同
期保護段数を少なくするような内容のカウント値Ｃｏｕ
ｔ１が選択される。例えば、同期保護制御回路２２に設
けられた保護段数切り換え回路２２Ｃにより送／受信状
態信号ＳＥＬに基づいて同期保護段数＝１にするような
内容のカウント値Ｃｏｕｔ１がタイミング発生器２２Ｄ
に選択出力される。

【００５４】この際に、図５（ｂ）に示すような当該同
期保護制御回路２２の状態遷移図において、ステートマ
シン２２Ａは受信信号ＲＸＤに比べて当該位相固定ルー
プ回路の同期抽出クロックΦ２の進みを検出している状
態では、それが遅れるようにカウントアップ信号ＵＰが
同期保護カウンタ２１Ｂに出力され、反対に、受信信号
ＲＸＤに比べて当該位相固定ループ回路の同期抽出クロ
ックΦ２が遅れている場合には、それを進ませるように
カウントクリア信号ＣＬＲが同期保護カウンタ２１Ｂに
出力される。 これにより、ステートマシン２２Ａから出力された状態
制御信号Ｆ／Ｌとタイミング発生器２２Ｄに選択出力さ
れたカウント値Ｃｏｕｔ１とに基づくリセット信号ＳＲ
が８分周器２３に出力される。

【００５５】また、８分周器２３では、図６（ａ）に示
すような当該分周器の動作タイムチャートにおいて、タ
イミング発生器２２Ｄから出力された遅れ補正パルスと
なるリセット信号ＳＲに基づいて８分周器の内部カウン
ト値＝「０」が二度計数され、再度「０」から「７」ま
で計数される。すなわち、同期抽出クロックΦ２の遅れ
を補正する場合には、サンプリングクロックΦ１とリセ
ット信号ＳＲとに基づいて８分周器２３により受信信号
ＲＸＤの１ビットレートに１原振周期が加算される。

【００５６】なお、同期抽出クロックΦ２の進すみを補
正する場合には、タイミング発生器２２Ｄから出力され
た進み補正パルスとなるリセット信号ＳＲに基づいて８
分周器の内部カウント値＝「７」が省略され、該カウン
ト値＝「６」の次に「０」から「７」まで計数される。 すなわち、同期抽出クロックΦ２の進みを補正する場合
には、サンプリングクロックΦ１とリセット信号ＳＲと
に基づいて８分周器２３により受信信号ＲＸＤの１ビッ
トレートから１原振周期が減算される。

【００５７】この際の１ビットレートとは図６（ｂ）に
おいて、同期抽出クロックΦ２の一周期に相当し、該一
周期中に受信信号ＲＸＤが伝送される一単位をいう。こ
れにより、受信信号ＲＸＤの立ち上がり■と８分周器２
３から帰還される同期抽出クロックΦ２との間に生じて
いた位相のずれΔφが無くなり両信号ＲＸＤ，Φ２とが
同期状態となる。

【００５８】また、信号送信時には、受信信号ＲＸＤの
位相と同期抽出クロックΦ２の位相とに基づいて位相固
定ループ回路を補正する同期保護段数を多くするような
内容のカウント値Ｃｏｕｔ４が選択される。例えば、同
期保護制御回路２２に設けられた保護段数切り換え回路
２２Ｃにより送／受信状態信号ＳＥＬに基づいて同期保
護段数＝４にするような内容のカウント値Ｃｏｕｔ４に
基づくリセット信号ＳＲが８分周器２３に出力される。

【００５９】なお、この際のステートマシン２２Ａの機
能については、先の同期保護制御回路の状態遷移と同様
のため説明を省略する（図５（ｂ）参照）。

【００６０】このことで、従来例のように位相固定ルー
プを補正する同期保護段数を固定値にすることなく、送
／受信状態信号ＳＥＬに基づいて同期保護段数の自動切
り換えを行うことが可能となる。

【００６１】これにより、受信時の同期引き込み時間の
短縮化が図られ、送信時の過敏な位相修正が極力抑制さ
れて、当該応用装置の信頼度の向上を図ることが可能と
なる。 （２）第２の実施例の説明 図７は、本発明の第２の実施例に係るデジタル信号の送
受信装置の構成図を示している。

【００６２】例えば、音声，画像及びデータ等の多種類
の通信サービスを一元的に行うＩＳＤＮ網に使用される
デジタル信号の送受信装置は、図７において、全２重通
信方式の場合、受信入力ユニット２４，ＤＰＬＬ回路２
５，送信出力ユニット２６，データ端末制御ユニット２
７，キーボード２８及びディスプレイ２９等から成る。

【００６３】すなわち、受信入力ユニット２４は受信手
段１４の一実施例であり、受信信号ＲＸＤを受信して、
その復調処理をし、その受信データＤＩＮをデータ端末
制御ユニット２７に出力するものである。また、受信入
力ユニット２４は受信用通信線路Ｌ１に接続され、通信
規約（共通プロトコル）に基づいて、受信信号ＲＸＤの
受信処理をするものである。なお、受信入力ユニット２
４は、本発明の実施例ではＤＰＬＬ回路２５に同期確立
中又は試受信中（シンクキャラクタ信号中）を示す第１
の送／受信状態信号ＳＥＬ１を出力するものである。

【００６４】ＤＰＬＬ回路２５は位相固定ループ手段１
５の一実施例であり、第１〜第３の送／受信状態信号Ｓ
ＥＬ１〜ＳＥＬ３のいずれか一つに基づいて受信信号Ｒ
ＸＤから同期抽出クロックΦ２の抽出をして、それをデ
ータ端末制御ユニット２７に出力をするものである。な
お、ＤＰＬＬ回路２５が本発明の第１の実施例に係るデ
ジタル信号の位相固定ループ回路から成っている。例え
ば、当該信号送受信装置がスレイブ（副送受信装置）装
置となる場合には、マスタ（主信号送受信装置）装置か
ら送信処理される信号（スレイブ装置側では、受信信号
ＲＸＤとなる）より抽出した同期抽出クロックΦ２をデ
ータ端末制御ユニット２７に出力するものである。

【００６５】送信出力ユニット２６は送信手段１６の一
実施例であり、同期抽出クロックΦ２に基づいて送信デ
ータＤＯＵＴ　の変調処理等をして、それを送信信号Ｏ
ＸＤとして出力をするものである。なお、送信出力ユニ
ット２６は送信用通信線路Ｌ２に接続され、共通プロト
コルに基づいて、送信信号ＯＸＤの送信処理をするもの
である。 また、送信出力ユニット２６は他の実施例では送信中を
示す第２の送／受信状態信号ＳＥＬ２をＤＰＬＬ回路２
５に出力するものである。

【００６６】データ端末制御ユニット２７は制御手段１
７の一実施例であり、受信入力ユニット２４，ＤＰＬＬ
回路２５，送信出力ユニット２６，キーボード２８及び
ディスプレイ２９の入出力を制御するものである。例え
ば、ユーザの入力する送信データＤＯＵＴ　を送信出力
ユニット２６に出力制御をしたり、受信入力ユニット２
４から出力される受信データＤＩＮの入力制御をするも
のである。なお、データ端末制御ユニット２７は他の実
施例では同期確立中又は試受信中を示す第３の送／受信
状態信号ＳＥＬ３をＤＰＬＬ回路２５に出力するもので
ある。

【００６７】キーボード２８は、ユーザが希望する被伝
送データやデータ伝送等に係る制御データを入力するも
のである。ディスプレイ２９は送信データＤＯＵＴ　や
受信データＤＩＮの表示データに基づいて表示処理をす
るものである。

【００６８】このようにして、本発明の第２の実施例に
係る信号送受信装置によれば、図７に示すように、受信
入力ユニット２４，ＤＰＬＬ回路２５，送信出力ユニッ
ト２６，データ端末制御ユニット２７，キーボード２８
及びディスプレイ２９が具備され、該ＤＰＬＬ回路２５
が本発明に係るデジタル信号の位相固定ループ回路から
成っている。

【００６９】例えば、受信用通信線路Ｌ１から受信入力
ユニット２４に受信信号ＲＸＤが受信処理されると、該
受信入力ユニット２４から出力される同期確立中又はシ
ンクキャラクタ受信中を示す第１の送／受信状態信号Ｓ
ＥＬ１に基づいてＤＰＬＬ回路２５からデータ端末制御
ユニット２７に同期抽出クロックΦ２が抽出処理される
。これにより、同期抽出クロックΦ２に基づく送信信号
ＯＸＤがデータ端末制御ユニット２７を介して送信出力
ユニット２６から送信用通信線路Ｌ２に出力処理される
。

【００７０】このため、第１の送／受信状態信号ＳＥＬ
１に基づいて，例えば、同期保護段数＝１が可変値とし
て設定された場合、従来例のような受信時の受信信号Ｒ
ＸＤの位相と同期抽出クロックΦ２の位相との間に、最
初の位相のずれが生じていた場合に、その１回のみの検
出で、該同期保護／制御回路２２から同期保護カウンタ
値Ｃｏｕｔ１に基づくリセット信号ＳＲが８分周器２３
に出力される。これにより、同期抽出クロックΦ２の最
初の位相のずれに係る補正が即時に行われ、同様に、受
信信号ＲＸＤの位相と補正後の同期抽出クロックΦ２の
２番目の位相のずれが１回のみの検出で、該リセット信
号ＳＲが８分周器２３に出力される。また、同期抽出ク
ロックΦ２の２番目の位相のずれに係る補正が即時に行
われ、順次、３，４番目の位相のずれが「０」となるよ
うに補正される。これにより、同期抽出クロックΦ２が
８分周器２３から固定出力され、マスタ装置から送信処
理される信号（＝受信信号ＲＸＤに係る送信クロック信
号φ０）と当該スレイブ装置から出力される送信信号Ｏ
ＸＤの送信クロック信号とが早期に同期状態にされる。

【００７１】このことから受信時には、同期保護段数を
必要最低限に設定することにより該受信時に生じてた位
相のずれを「０」に補正するまでの期間，すなわち、同
期引き込み期間Ｔを従来例に比べて短くすることが可能
となる。

【００７２】また、逆に、第１の送／受信状態信号ＳＥ
Ｌ１に基づいて同期保護段数の最適値が設定されること
により、従来例のような同期抽出クロックΦ２の過敏な
補正を極力回避することが可能となる。例えば、信号送
信時に、受信時よりも多い同期保護段数＝４が設定され
ると、送信時のマスタ装置から送信処理される信号（＝
受信信号ＲＸＤに係る送信クロック信号φ０）にノイズ
が混入していた場合であっても、該ノイズ受信状態が４
回継続して入力されないと、同期保護制御回路２２では
位相固定ループの補正処理に移行されない。

【００７３】このため、送信時には従来例のような同期
抽出クロックΦ２の過敏な補正処理が極力回避される。 このことから、当該スレイブ装置からマスタ装置に出力
される送信信号ＯＸＤに発生していた従来例のようなジ
ッタを極力抑制することが可能となる。

【００７４】これにより、当該ＤＰＬＬ回路を内蔵した
デジタル信号の送受信装置の信頼度の向上を図ることが
可能となる。

【００７５】なお、本発明の第２の実施例では、第１の
送／受信状態信号ＳＥＬ１に基づいて同期抽出クロック
Φ２を抽出する場合について説明をしたが、送信出力ユ
ニット２６から出力される送信中を示す第２の送／受信
状態信号ＳＥＬ２やデータ端末制御ユニット２７から出
力される同期確立中又は試受信中を示す第３の送／受信
状態信号ＳＥＬ３に基づいて受信信号ＲＸＤから同期抽
出クロックΦ２の抽出処理をすることによっても、同様
な効果が得られる。

【００７６】

【発明の効果】以上説明したように、本発明の位相固定
ループ回路によれば位相検出手段，同期保護制御手段及
び分周手段が具備され、該同期保護制御手段に送／受信
状態信号ＳＥＬに基づいて同期保護制御信号の選択出力
をする信号選択手段が設けられている。

【００７７】このため、受信信号と同期抽出信号との間
の位相進み検出信号又は位相遅れ検出信号に基づく複数
の同期保護制御信号の内から選択された一つの同期保護
制御信号に基づく内部制御信号に基づいて分周手段を自
動制御をすることが可能となる。このことで、従来例の
ように位相固定ループを補正する同期保護段数を固定値
にすることなく、基準信号と送／受信状態信号とに基づ
いて同期保護段数の自動切り換えを行うことが可能とな
る。

【００７８】また、本発明の信号送受信装置によれば受
信手段，位相固定ループ手段，送信手段及び制御手段が
具備され、該位相固定ループ手段が本発明に係る位相固
定ループ回路から成っている。

【００７９】このため、受信時には、同期保護段数を必
要最低限に設定することにより同期引き込み期間を従来
例に比べて短くすることが可能となる。また、逆に、第
１，第２又は第３の送／受信状態信号に基づいて同期保
護段数の最適値が設定されることにより、従来例のよう
な同期抽出クロックの過敏な補正を極力回避することが
可能となる。このことで、従来例のようなジッタを極力
抑制することが可能となる。

【００８０】これにより、位相固定ループ回路の信頼性
が向上することから総合デジタル通信サービス網に適用
する高信頼度かつ高品質のデータ通信送受信装置の提供
に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明に係る位相固定ループ回路の原理図であ
る。

【図２】本発明に係る信号送受信装置の原理図である。

【図３】本発明の第１の実施例に係るデジタル信号の位
相固定ループ回路の構成図である。

【図４】本発明の第１の実施例に係るＤＰＬＬ回路の動
作説明図（その１）である。

【図５】本発明の第１の実施例に係るＤＰＬＬ回路の動
作説明図（その２）である。

【図６】本発明の第１の実施例に係るＤＰＬＬ回路の動
作説明図（その３）である。

【図７】本発明の第２の実施例に係るデジタル信号の送
受信装置の構成図である。

【図８】従来例に係るデジタル信号の位相固定ループ回
路の説明図である。

【図９】従来例に係る問題点を説明する回路構成図及び
信号波形図である。

【符号の説明】

１１…位相検出手段、 １２…同期保護制御手段、 １３…分周手段、 １４…受信手段、 １５…位相固定ループ手段、 １６…送信手段、 １７…制御手段、 １２Ａ…信号選択手段、 ＲＸＤ…受信信号、 ＳΦ１　…位相進み検出信号、 ＳΦ２　…位相遅れ検出信号、 ＳＲ…内部制御信号、 Φ２…同期抽出信号、 ＳＥＬ，ＳＥＬ１〜ＳＥＬ３…送／受信状態信号，第１
〜第３の送／受信状態信号、 Ｃｉ…同期保護制御信号、 ＯＸＤ…送信信号、 Ｌ１…受信用通信線、 Ｌ２…送信用通信線。

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　受信信号（ＲＸＤ）と同期抽出信号（
   Φ２）とを比較して位相進み検出信号（ＳΦ１）又は位
   相遅れ検出信号（ＳΦ２）を出力する位相検出手段（１
   １）と、前記位相進み検出信号（ＳΦ１）又は位相遅れ
   検出信号（ＳΦ２）に基づいて内部制御信号（ＳＲ）の
   出力をする同期保護制御手段（１２）と、前記内部制御
   信号（ＳＲ）に基づいて同期抽出信号（Φ２）を出力す
   る分周手段（１３）とを具備し、前記同期保護制御手段
   （１２）に送／受信状態信号（ＳＥＬ）に基づいて同期
   保護制御信号（Ｃｉ）の選択出力をする信号選択手段（
   １４）が設けられていることを特徴とする位相固定ルー
   プ回路。
2. 【請求項２】　　請求項１記載の位相固定ループ回路に
   おいて、少なくとも、前記位相検出手段（１１）及び分
   周手段（１３）が基準信号（Φ１）に基づいて信号処理
   をすることを特徴とする位相固定ループ回路。
3. 【請求項３】　　受信信号（ＲＸＤ）の受信処理をする
   受信手段（１４）と、前記受信信号（ＲＸＤ）から同期
   抽出信号（Φ２）の抽出処理をする位相固定ループ手段
   （１５）と、前記同期抽出信号（Φ２）に基づいて送信
   信号（ＯＸＤ）の出力処理をする送信手段（１６）と、
   前記受信手段（１４），位相固定ループ手段（１５）及
   び送信手段（１６）の入出力を制御する制御手段（１７
   ）とを具備し、前記位相固定ループ手段（１５）が請求
   項１記載の位相固定ループ回路から成ることを特徴とす
   る信号送受信装置。
4. 【請求項４】　　請求項３記載の信号送受信装置におい
   て、前記位相固定ループ手段（１５）が前記受信手段（
   １４）から出力される同期確立中又は試受信中を示す第
   １の送／受信状態信号（ＳＥＬ１）に基づいて受信信号
   （ＲＸＤ）から同期抽出信号（Φ２）の抽出処理をする
   ことを特徴とする信号送受信装置。
5. 【請求項５】　　請求項３記載の信号送受信装置におい
   て、前記位相固定ループ手段（１５）が前記送信手段（
   １６）から出力される送信中を示す第２の送／受信状態
   信号（ＳＥＬ２）に基づいて受信信号（ＲＸＤ）から同
   期抽出信号（Φ２）の抽出処理をすることを特徴とする
   信号送受信装置。
6. 【請求項６】　　請求項３記載の信号送受信装置におい
   て、前記位相固定ループ手段（１５）が前記制御手段（
   １７）から出力される同期確立中又は試受信中を示す第
   ３の送／受信状態信号（ＳＥＬ３）に基づいて受信信号
   （ＲＸＤ）から同期抽出信号（Φ２）の抽出処理をする
   ことを特徴とする信号送受信装置。