JPH04311062A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04311062A JPH04311062A JP3076626A JP7662691A JPH04311062A JP H04311062 A JPH04311062 A JP H04311062A JP 3076626 A JP3076626 A JP 3076626A JP 7662691 A JP7662691 A JP 7662691A JP H04311062 A JPH04311062 A JP H04311062A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- lead frame
- foil
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、基板実装が可能な限
界のリードピッチで、パッケージ形成したとき、同じ外
形寸法で設定できるピン数を増やすことができる半導体
装置およびその製造方法に関するものである。
界のリードピッチで、パッケージ形成したとき、同じ外
形寸法で設定できるピン数を増やすことができる半導体
装置およびその製造方法に関するものである。
【０００２】
【従来の技術】図８は、従来の半導体装置のリードフレ
ーム２０を示す半面図であり、図において、１ａはダイ
スパッドであり、インナーリード２ａとアウターリード
２ｂはタイバー２ｃによって支持されている。また、ダ
イスパッド１ａは吊ピン１ｂと一体化し、アウターリー
ド２ｂは外フレーム３と一体化している。図９は、図８
のリードフレームを用いて製造した従来の半導体装置の
半製品状態を示す平面図であり、図において、半導体素
子４の電極パッド４ａは、金属ワイヤ５によりインナー
リード２ａと結線されている。６は樹脂封止の外形ライ
ンを示す。
ーム２０を示す半面図であり、図において、１ａはダイ
スパッドであり、インナーリード２ａとアウターリード
２ｂはタイバー２ｃによって支持されている。また、ダ
イスパッド１ａは吊ピン１ｂと一体化し、アウターリー
ド２ｂは外フレーム３と一体化している。図９は、図８
のリードフレームを用いて製造した従来の半導体装置の
半製品状態を示す平面図であり、図において、半導体素
子４の電極パッド４ａは、金属ワイヤ５によりインナー
リード２ａと結線されている。６は樹脂封止の外形ライ
ンを示す。
【０００３】次に製造方法について説明する。リードフ
レーム２０は、通常、０．１〜０．２５ｍｍ厚のＦｅ−
Ｎｉ合金板またはＣｕ合金板を金型パンチング、あるい
はエッチングにより、パターン形成を行う。その後、ダ
イスパッド１ａとインナーリード２ａの先端にはＡｇ、
Ａｎなどのメッキを施して完成とする。次に、ダイスパ
ッド１ａに半田または樹脂を用いて、半導体素子４をマ
ウントし、半導体素子４の電極パッド４ａとインナーリ
ード２ａを金属ワイヤ５により結線する。その後、全体
を樹脂封止して、パッケージにした後、外装をメッキし
、タイバー２ｃを切断後、基板実装で可能な形状にアウ
ターリード２ｂを加工する。このようにして、半導体装
置が完成する。また、図７に、パッケージ外形寸法とア
ウターリードピッチの相関グラフを示す。上記従来構造
パッケージのピン数Ｎｓとすると、基板実装が可能なＮ
ｓは、外形寸法が３６ｍｍのとき、アウターリードピッ
チが０．６５ｍｍで、２８０ピン、アウターリードピッ
チ０．５ｍｍでも２８８ピンが限界であることがわかる
。
レーム２０は、通常、０．１〜０．２５ｍｍ厚のＦｅ−
Ｎｉ合金板またはＣｕ合金板を金型パンチング、あるい
はエッチングにより、パターン形成を行う。その後、ダ
イスパッド１ａとインナーリード２ａの先端にはＡｇ、
Ａｎなどのメッキを施して完成とする。次に、ダイスパ
ッド１ａに半田または樹脂を用いて、半導体素子４をマ
ウントし、半導体素子４の電極パッド４ａとインナーリ
ード２ａを金属ワイヤ５により結線する。その後、全体
を樹脂封止して、パッケージにした後、外装をメッキし
、タイバー２ｃを切断後、基板実装で可能な形状にアウ
ターリード２ｂを加工する。このようにして、半導体装
置が完成する。また、図７に、パッケージ外形寸法とア
ウターリードピッチの相関グラフを示す。上記従来構造
パッケージのピン数Ｎｓとすると、基板実装が可能なＮ
ｓは、外形寸法が３６ｍｍのとき、アウターリードピッ
チが０．６５ｍｍで、２８０ピン、アウターリードピッ
チ０．５ｍｍでも２８８ピンが限界であることがわかる
。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は、
リードフレームが以上のように構成されているので、金
属ワイヤをボンディングできるワイヤ長さと樹脂封止す
る時に加わる力により、金属ワイヤを曲げてショートさ
せること、およびリードフレームの合金板を加工できる
リードピッチ寸法から、インナーリードのピッチが決定
し、また基板実装の技術レベルによりアウターリードの
ピッチが決定するので、パッケージ外形寸法で実現可能
なピン数に限界があるという問題点があった。
リードフレームが以上のように構成されているので、金
属ワイヤをボンディングできるワイヤ長さと樹脂封止す
る時に加わる力により、金属ワイヤを曲げてショートさ
せること、およびリードフレームの合金板を加工できる
リードピッチ寸法から、インナーリードのピッチが決定
し、また基板実装の技術レベルによりアウターリードの
ピッチが決定するので、パッケージ外形寸法で実現可能
なピン数に限界があるという問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、従来のフレーム合金板の加工方
法でワイヤー曲り不良を発生しないで、かつ、インナー
リードのピン数とアウターリードのピン数を増やすこと
ができる半導体装置およびその製造方法を得ることを目
的とする。
ためになされたもので、従来のフレーム合金板の加工方
法でワイヤー曲り不良を発生しないで、かつ、インナー
リードのピン数とアウターリードのピン数を増やすこと
ができる半導体装置およびその製造方法を得ることを目
的とする。
【０００６】
【課題を解決するための手段】この発明の第一の発明に
係る半導体装置は、ダイスパッド上に、導電性材料で配
線をパターン形成した箔リードを設けた絶縁性樹脂を貼
り付けて下フレームとし、その上に、インナーリードお
よびアウタリードが、下フレームと互い違いによる上フ
レームを絶縁性樹脂を用いて貼りつけた構造のリードフ
レームを備えている。
係る半導体装置は、ダイスパッド上に、導電性材料で配
線をパターン形成した箔リードを設けた絶縁性樹脂を貼
り付けて下フレームとし、その上に、インナーリードお
よびアウタリードが、下フレームと互い違いによる上フ
レームを絶縁性樹脂を用いて貼りつけた構造のリードフ
レームを備えている。
【０００７】また、第二の発明に係る半導体装置の製造
方法は、半導体素子を上記リードフレームのダイスパッ
ドに固定した後、半導体素子上の電極パッドと箔リード
をワイヤポンドし、箔リードとインナーリードをワイヤ
ポンド後、全体を樹脂封止し、アウターリードを実装可
能なピッチになるよう、互い違いに加工する。
方法は、半導体素子を上記リードフレームのダイスパッ
ドに固定した後、半導体素子上の電極パッドと箔リード
をワイヤポンドし、箔リードとインナーリードをワイヤ
ポンド後、全体を樹脂封止し、アウターリードを実装可
能なピッチになるよう、互い違いに加工する。
【０００８】
【作 用】この発明におけるリードフレームは、ダイ
スパッド上に貼りつけた箔リード付絶縁性樹脂により、
半導体素子の電極パッドピッチの縮小と、それに伴う電
極パッドの増加に対応する。
スパッド上に貼りつけた箔リード付絶縁性樹脂により、
半導体素子の電極パッドピッチの縮小と、それに伴う電
極パッドの増加に対応する。
【０００９】また、基板実装可能なリードピッチで、イ
ンナーリード、アウターリードを立体的に互い違いに貼
り付けた構造により、同一パッケージの外形寸法で実現
できるピン数を増加させる。
ンナーリード、アウターリードを立体的に互い違いに貼
り付けた構造により、同一パッケージの外形寸法で実現
できるピン数を増加させる。
【００１０】
実施例 １
以下、この発明の一実施例を図について説明する。図１
はリードフレーム１０を示し、７ａ，７ｂ，７ｃは絶縁
性樹脂、２ｄはこの絶縁性樹脂上にパターン形成した箔
リード、２ｅは下リードフレームのインナーリード、２
ｆは上リードフレームのインナーリードであり、絶縁性
樹脂７ｂでインナーリード部、同じく７ｃでタイバー２
ｃ部または外フレーム部を貼り付けている。図３は下リ
ードフレーム１０ａ、図４は上リードフレーム１０ｂで
３は外フレーム部、３ａはこの両方を重ねるときの位置
決めピン穴を示す。図２はこのリードフレーム１０に半
導体素子４を固定後、金属ワイヤ５をワイヤボンドした
半製品の平面図である。図５は全体を樹脂封止した半製
品の断面図で、８は樹脂を示す。図６はタイバー２ｃを
切断後、リード加工して完成した半導体装置を示すもの
である。以上各図において、図８，図９と同一符号は同
一または相当部分を示している。
はリードフレーム１０を示し、７ａ，７ｂ，７ｃは絶縁
性樹脂、２ｄはこの絶縁性樹脂上にパターン形成した箔
リード、２ｅは下リードフレームのインナーリード、２
ｆは上リードフレームのインナーリードであり、絶縁性
樹脂７ｂでインナーリード部、同じく７ｃでタイバー２
ｃ部または外フレーム部を貼り付けている。図３は下リ
ードフレーム１０ａ、図４は上リードフレーム１０ｂで
３は外フレーム部、３ａはこの両方を重ねるときの位置
決めピン穴を示す。図２はこのリードフレーム１０に半
導体素子４を固定後、金属ワイヤ５をワイヤボンドした
半製品の平面図である。図５は全体を樹脂封止した半製
品の断面図で、８は樹脂を示す。図６はタイバー２ｃを
切断後、リード加工して完成した半導体装置を示すもの
である。以上各図において、図８，図９と同一符号は同
一または相当部分を示している。
【００１１】まず、リードフレームの製造方法について
説明する。図３において、下リードフレーム１０ａのダ
イスパッド１ａは従来のリードフレームにおけるよりも
大きく設計する。また、これとは別に絶縁樹脂の上に銅
箔を接着させ、エッチングによりインナーリード２ｅ、
アウターリード２ｂ等のパターン形成後、表面をメッキ
処理したものを製造し、ダイスパッド１ａ上に接着し、
これを下リードフレームとする。また、図４は、下リー
ドフレーム１０ａからダイスパッド１ａと吊ピン１ｂを
取り除き、さらにインナーリード２ｆとアウターリード
２ｂを下リードフレームと重ならないように互い違いに
形成した上リードフレーム１０ｂとする。これらを位置
決めピン穴３ａで位置決め後、絶縁性樹脂７ｂ，７ｃを
用いて下リードフレーム１０ａと上リードフレーム１０
ｂのインナーリード部２ｅ，２ｆ、タイバー部２ｃを貼
り付ける。このとき、絶縁性樹脂７ｂは、樹脂封止の外
形ラインより、外のアウターリード側にはみ出すように
設計し、同じく絶縁性樹脂７ｃはタイバー切断時に取除
ける程度の形状と材質にする。その後、ダイスパッド１
ａ上に、半田材または樹脂を用いて半導体素子４を固定
し、半導体素子４の電極パッド４ａと箔リード２ｄを金
属ワイヤ５でワイヤポンドし、また、箔リード２ｄとイ
ンナーリードを金属ワイヤ５でワイヤポンドし、全体を
樹脂封止する。（図５）この後、外装部（アウターリー
ド２ｂ）をメッキし、タイバー２ｃを絶縁樹脂７ｃとと
もに切断する。そうして、上リードフレーム１０ｂと下
リードフレーム１０ａのアウターリード２ｂをそれぞれ
、パッケージの上面と下面にＪリード加工（図６）また
は、ＺＩＰ（Ｚｉｇｚａｇ Ｉｕｌｉｖｅ Ｐａｃ
ｋａｇｅ）のように互い違いにガルウィング加工する。
説明する。図３において、下リードフレーム１０ａのダ
イスパッド１ａは従来のリードフレームにおけるよりも
大きく設計する。また、これとは別に絶縁樹脂の上に銅
箔を接着させ、エッチングによりインナーリード２ｅ、
アウターリード２ｂ等のパターン形成後、表面をメッキ
処理したものを製造し、ダイスパッド１ａ上に接着し、
これを下リードフレームとする。また、図４は、下リー
ドフレーム１０ａからダイスパッド１ａと吊ピン１ｂを
取り除き、さらにインナーリード２ｆとアウターリード
２ｂを下リードフレームと重ならないように互い違いに
形成した上リードフレーム１０ｂとする。これらを位置
決めピン穴３ａで位置決め後、絶縁性樹脂７ｂ，７ｃを
用いて下リードフレーム１０ａと上リードフレーム１０
ｂのインナーリード部２ｅ，２ｆ、タイバー部２ｃを貼
り付ける。このとき、絶縁性樹脂７ｂは、樹脂封止の外
形ラインより、外のアウターリード側にはみ出すように
設計し、同じく絶縁性樹脂７ｃはタイバー切断時に取除
ける程度の形状と材質にする。その後、ダイスパッド１
ａ上に、半田材または樹脂を用いて半導体素子４を固定
し、半導体素子４の電極パッド４ａと箔リード２ｄを金
属ワイヤ５でワイヤポンドし、また、箔リード２ｄとイ
ンナーリードを金属ワイヤ５でワイヤポンドし、全体を
樹脂封止する。（図５）この後、外装部（アウターリー
ド２ｂ）をメッキし、タイバー２ｃを絶縁樹脂７ｃとと
もに切断する。そうして、上リードフレーム１０ｂと下
リードフレーム１０ａのアウターリード２ｂをそれぞれ
、パッケージの上面と下面にＪリード加工（図６）また
は、ＺＩＰ（Ｚｉｇｚａｇ Ｉｕｌｉｖｅ Ｐａｃ
ｋａｇｅ）のように互い違いにガルウィング加工する。
【００１２】実装の見地から判断すると、Ｊリード加工
では、パッケージの上面と下面を囲む実装および４辺を
囲む実装に対応でき、ガルウィング加工では、４辺を囲
むスルーホール基板の実装に対応できる。以上のような
リードフレームを用いることによって、図７に示すよう
に、パッケージ外形が３６ｍｍの時、アウターリードピ
ッチが０．５７ｍｍで５００ピン、実装能力が向上し、
０．２８ｍｍピッチでは１０００ピンの半導体装置を製
造することができる。
では、パッケージの上面と下面を囲む実装および４辺を
囲む実装に対応でき、ガルウィング加工では、４辺を囲
むスルーホール基板の実装に対応できる。以上のような
リードフレームを用いることによって、図７に示すよう
に、パッケージ外形が３６ｍｍの時、アウターリードピ
ッチが０．５７ｍｍで５００ピン、実装能力が向上し、
０．２８ｍｍピッチでは１０００ピンの半導体装置を製
造することができる。
【００１３】実施例 ２
また、上記実施例では下リードフレームと上リードフレ
ームにともに、タイバーを設けたが、インナーリードと
アウターリードを含めたリードの長さが、従来に比較し
て短くなることと、タイバーを金型により切断すると、
反対側のリードを同時に切断する恐れのあるときはタイ
バーを省略した、外フレームでリードを固定する構造と
する。
ームにともに、タイバーを設けたが、インナーリードと
アウターリードを含めたリードの長さが、従来に比較し
て短くなることと、タイバーを金型により切断すると、
反対側のリードを同時に切断する恐れのあるときはタイ
バーを省略した、外フレームでリードを固定する構造と
する。
【００１４】
【発明の効果】以上のように、この発明によれば、銅箔
で箔リードを形成し、インナーリードをアウターリード
寄りにして、かつ、実装可能なピッチでインナーリード
とアウターリードを互い違いに組合せて構成したので、
同一のパッケージ外形寸法に収まるピン数を増加させる
ことのできる効果がある。
で箔リードを形成し、インナーリードをアウターリード
寄りにして、かつ、実装可能なピッチでインナーリード
とアウターリードを互い違いに組合せて構成したので、
同一のパッケージ外形寸法に収まるピン数を増加させる
ことのできる効果がある。
【図１】この発明の一実施例によるリードフレームの一
部平面図である。
部平面図である。
【図２】当該実施例による半導体装置の半製品の一部平
面図である。
面図である。
【図３】当該実施例によるリードフレームの下リードフ
レームを示す平面図である。
レームを示す平面図である。
【図４】当該実施例によるリードフレームの上リードフ
レームを示す平面図である。
レームを示す平面図である。
【図５】当該実施例による半導体装置の半製品の断面図
である。
である。
【図６】当該実施例による半導体装置の断面図である。
【図７】従来の半導体装置とこの発明の一実施例による
半導体装置におけるパッケージ外形寸法とアウターリー
ドピッチの相関を示すグラフである。
半導体装置におけるパッケージ外形寸法とアウターリー
ドピッチの相関を示すグラフである。
【図８】従来のリードフレームの平面図である。
【図９】従来の半導体装置の半製品の平面図である。
１ａ ダイスパッド
１ｂ 吊ピン
２ｂ アウターリード
２ｃ タイバー
２ｄ 箔リード
２ｅ 下リードフレームのインナーリード２ｆ
上リードフレームのインナーリード４ 半
導体素子 ４ａ 電極パッド ５ 金属ワイヤ ７ａ〜７ｃ 絶縁性樹脂 １０ リードフレーム １０ａ 下リードフレーム １０ｂ 上リードフレーム
上リードフレームのインナーリード４ 半
導体素子 ４ａ 電極パッド ５ 金属ワイヤ ７ａ〜７ｃ 絶縁性樹脂 １０ リードフレーム １０ａ 下リードフレーム １０ｂ 上リードフレーム
Claims (2)
- 【請求項１】 半導体素子をマウントするダイスパッ
ドと、このダイスパッド上に貼り付けた絶縁性樹脂上に
導電性材料で配線をパターン形成した箔リードと、この
箔リードと金属ワイヤで結線されたインナーリードと、
上記ダイスパッドを吊る吊リードと、上記インナーリー
ドを固定するタイバーと、このタイバーの反対側に位置
するアウターリードと、上記ダイスパッドと上記吊リー
ドと上記アウターリードが外フレームにおいて一体とな
った下リードフレームと、上記アウターリードと上記外
フレームが一体となった上リードフレームとを備え、上
記下リードフレームと上記上リードフレームが絶縁性樹
脂を介して一体となり、かつ、相方の上記インナーリー
ドが互い違いに位置して重なった構造でなる、リードフ
レームを備えてなる半導体装置。 - 【請求項２】 請求項１記載の半導体装置を製造する
方法であって、ダイスパッドに半導体素子を固定した後
、上記半導体素子上の電極パッドと箔リードを金属ワイ
ヤで配線し、さらに、上記箔リードとインナーリードを
上記金属ワイヤで配線し、次いで、全体を樹脂封止して
パッケージにした後、タイバーを切断してアウターリー
ドを上記パッケージの上面と下面に互い違いにＪリード
加工およびガルウイング加工のいずれかを施すことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3076626A JPH04311062A (ja) | 1991-04-10 | 1991-04-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3076626A JPH04311062A (ja) | 1991-04-10 | 1991-04-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04311062A true JPH04311062A (ja) | 1992-11-02 |
Family
ID=13610574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3076626A Pending JPH04311062A (ja) | 1991-04-10 | 1991-04-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04311062A (ja) |
-
1991
- 1991-04-10 JP JP3076626A patent/JPH04311062A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
| KR100369393B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 | |
| KR100336080B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5429992A (en) | Lead frame structure for IC devices with strengthened encapsulation adhesion | |
| US7023074B2 (en) | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) | |
| US8184453B1 (en) | Increased capacity semiconductor package | |
| EP1237187A2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| WO2001003186A9 (fr) | Dispositif a semi-conducteurs, son procede de fabrication et structure de montage d'un dispositif a semi-conducteurs | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| US8115288B2 (en) | Lead frame for semiconductor device | |
| JP2003124421A (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| CN111312682B (zh) | 紧凑型引线框封装件 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| JP2006165411A (ja) | 半導体装置およびその製造方法 | |
| US5610437A (en) | Lead frame for integrated circuits | |
| JP7211267B2 (ja) | 半導体パッケージの製造方法 | |
| US12051642B2 (en) | QFN semiconductor package, semiconductor package and lead frame | |
| JP2008501242A (ja) | 可撓性リードフレーム構造および集積回路パッケージの形成方法 | |
| JP2528192B2 (ja) | 半導体装置 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JP4400492B2 (ja) | 電子装置 | |
| JPH01134958A (ja) | 半導体装置 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |