JPH043110B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はCMOS半導体回路用の基板バイアス
発生器に関するものである。

CMOS回路における基板バイアスはしきい値
を良く制御し、回路の速度を高くし、保持を制御
するために負のグリツチの保護を行なう。

本願発明は、所望の基板バイアス電圧を高精度
で発生させることができ、また動作速度を高速化
し得る基板バイアス発生器を提供することを目的
とする。

本発明の１つの面によれば、第１の回路点と、
基板に対する出力端子と、第１の回路点に接続さ
れ、高い値と低い値との間で変化する第１の発振
信号を受けるための手段と、第１の回路点を出力
端子に接続するための手段と、第１の回路点を基
準レベルにクランプするための、オン状態とオフ
状態とを有する手段であつて、第１の発振信号が
変化しているときは常にオフ状態にある第１の選
択的に動作できる手段と、クランプするために第
１の手段に接続された第２の回路点と、高い値と
低い値との間で変化し、第１の発振信号の位相が
シフトされた第２の発振信号を受けとるために第
２の回路点に接続された手段と、定常状態動作で
の第２の回路点における電圧範囲を本質的に正で
ない電圧に制御するための手段とを備えた、負の
電圧を基板に与えるチヤージポンプを有した半導
体回路用の基板バイアス発生器が得られる。

基板バイアス発生器はそれの電荷ポンプになる
べくＰチヤネルトランジスタだけを使用する。こ
うすることにより、負電圧へ振れる回路点からの
で電子注入が最少となる。そのような電子注入に
より、たとえば電子注入に感度を有するダイナミ
ツクRAM内に容量的に格納されているデータを
失わせることがある。

本発明の基板バイアス発生器は、負基板で動作
するＮチヤネルトランジスタを使用する任意の
CMOS記憶回路またはCMOSマイクロプロセツ
サ回路において使用できる。

本発明の一実施例においては、入力回路と、基
準回路と、それら入力回路と基準回路の間の比較
器と、ヒステリシス回路調整器とを含むCMOS
電荷ポンプのための調整回路が設けられる。第１
次の影響が無くされるようにする回路も設けられ
る。

以下、図面を参照して本発明を詳しく説明す
る。

Ａ 電荷ポンプ 第１図は基板バイアス発生器用の電荷ポンプ
の回路１０を示す回路図である。その回路１０
はトランジスタを含む。それらのトランジスタ
はＰチヤネルのみである。４個の発振入力信号
（それらの入力信号の波形が第２図に示されて
いる）が回路１０へ与えられる、回路１０はそ
れの出力端子１２にVBB信号を生ずるように
構成される。回路１０を説明するにあたつては
第２図に示す波形を参照する。

回路１０の入力端子１４が波形Ｖ１４を受け
る。この波形はたとえば０ボルトと＋５ボルト
（VCC）の間で振動し、デユーテイサイクルが
50％である方形波である。波形Ｖ１４がコンデ
ンサ１６へ与えられ、コンデンサ１６の他の端
子側の回路点１８における電圧が波形Ｖ１４に
追従する。回路点１８は０ボルトと−VCC（−
５ボルト）の間でなければならない。波形Ｖ１
４が５ボルトの時には、回路点１８はトランジ
スタ２０のソース・ドレイン経路を介してアー
ス電位にクランプされる。そのトランジスタが
導通状態にある時のソース・ドレイン経路の抵
抗値は20オームと低い。

トランジスタ２０のゲートは回路点２２に結
合される。回路１０の回路点２４は波形Ｖ２４
を受け、その波形をコンデンサ２６を介して回
路点２２へ容量結合する。したがつて、回路点
２２における電圧は波形Ｖ２４を追従する。

波形Ｖ２４は０ボルトにおいて部分２８を含
む。波形Ｖ２４の部分２８の間は回路点２２に
おける電圧は−５ボルトに低下させられる。第
２図からわかるように、これが起るのは波形Ｖ
１４が正レベル３０にある時である。波形Ｖ２
４のタイミング、とくにそれの部分２８のタイ
ミングの結果として、トランジスタ２０が導通
状態になつて回路点１８をアース電位にクラン
プする。それから、波形Ｖ１４が＋５ボルトか
ら０ボルトになると（部分３２）、回路点１８
がそれに対応して０ボルトから−５ボルトに低
下させられる。

回路点１８は出力端子１２に選択的に結合さ
れる。波形Ｖ１４の間は、回路１０の入力端子
３４へ与えられる別の波形３４も０ボルトに低
下する（部分３６）。波形Ｖ３４はコンデンサ
３８を介して回路点４０へ結合され、その回路
点はＰチヤネルトランジスタ４２のゲートに結
合される。そのトランジスタ４２のソース・ド
レイン経路は回路点１８における−５ボルトを
出力端子１２に結合する。基板の容量が非常に
大きいから、出力端子１２におけるVBBは非
常に僅かだけ低下する。最終的にはVBBは約
−VCC／２に達する。

ゲートが回路点２２における電圧により制御
されるトランジスタ４３のクランプ効果の結果
として、回路点４０における電圧は−５ボルト
と０ボルトの間の定常状態動作において変化さ
せられることがわかるであろう。波形Ｖ２４と
Ｖ３４の位相が異なるために、波形Ｖ３４が高
レベルの時は回路点４０はアース電位にクラン
プされ、波形Ｖ３４が低レベルの時は回路点４
０は５ボルトの電圧の振れにより電荷ポンプ１
０において示し、先に説明したように、他の回
路点の動作と全く同様にして、負に駆動され
る。

動作時には波形Ｖ２４はVCCにおいてスタ
ートする。波形Ｖ２４が０ボルトに低下する
と、回路点２２における電圧が負に低下し、そ
のためにトランジスタ２０が導通状態にされ
る。この電圧降下の間は波形Ｖ１４は高レベル
であり、したがつて回路点１８は最高電圧にあ
る。したがつて、波形Ｖ２４が０ボルトへ変化
した結果として、回路点１８は接地される。波
形Ｖ２４が高レベルになると回路点１８はアー
ス電位でなくなる。それから間もなく、波形Ｖ
１４の部分３２の結果として波形Ｖ１４が
VCCから０ボルトへ低下する。そのために回
路点１８が−VCCに駆動される。次に、この
負電圧は波形Ｖ３４の部分３６の結果として出
力端子１２に結合される。したがつて波形Ｖ１
４，Ｖ２４，Ｖ３４が回路１０に与えられて、
出力端子１２に負電圧を生ずる。

波形Ｖ１４に遷移が起きた時にトランジスタ
２０と４２が非導通状態になることが当業者に
はわかるであろう。また、回路点１８が低レベ
ルの時は、信号がトランジスタ４２をゲート制
御して回路点１８を出力端子１２に結合するこ
ともわかるであろう。この実施例においては、
波形Ｖ３４の低レベルへ向かう部分がこのため
に有利に用いられるが、他の回路で置き換える
こともできる。更に、回路点１８が高レベルの
時にアース電位にクランプするために信号が用
いられる。とくに、これは波形Ｖ２４の低レベ
ルへ向かう部分であるが、他の回路で置き換え
ることもできる。

回路１０は待機機能または初期化機能を行な
う第１図に示す素子も含む。波形VBBがある
レベルになると、回路１０すなわち電荷ポンプ
１０はポンプ動作を停止する。波形VBBが変
化すると、待機回路４５が回路１０を待機させ
る。これは、回路点１８，２２をアース電位に
することにより行なわれる。待機回路４５は入
力端子４６に波形Ｖ４６を受ける。この波形Ｖ
４６は０ボルトの部分４７を含む。待機回路４
５はコンデンサ４８も含む。このコンデンサは
入力端子４６を回路点５０に結合する。電源投
入中に発振がスタートすると、トランジスタ５
２がコンデンサ４８をＰチヤネルしきい値電圧
にクランプする。その電源投入中は、クランプ
Ｐチヤネルしきい値電圧になければならず、電
源投入後はクランプをアース電位にできる。

電源投入後は、回路点５０はトランジスタ５
３のソース・ドレイン経路により選択的に接地
される。そのトランジスタ５３のゲートは回路
点２２における信号により制御される。入力端
子２４，４６にそれぞれ与えられる信号Ｖ２４
とＶ４６の間には位相差が存在し、その位相差
はある時にトランジスタ５３に回路点５０をア
ース電位にクランプさせる。その後で、部分４
７のタイミングのために、クランプ（トランジ
スタ５３）が解放された後で回路点５０におけ
る電圧が負に駆動される。

回路点２２が高レベルになつている場合のあ
る時に回路点５０の電圧が負に低下し、そのた
めに回路点５０にゲートが結合されているトラ
ンジスタ５４が導通状態になる。その結果、回
路点２２は先に説明したようにしてアース電位
にクランプされ、それにより回路点２２におけ
る電圧範囲が、たとえば−３ボルト〜＋２ボル
トの代りに０ボルトと−５ボルトとなる（その
理由は、回路点２２における電圧が正電位にな
ると、その電位がトランジスタ５４のソース・
ドレイン経路により接地されるからである。同
様に、トランジスタ５３の作用により回路点５
０の電圧が０〜−５ボルトにクランプされる。

トランジスタ５７のソース・ドレイン経路が
回路点２２を接地することを述べておく。トラ
ンジスタ５７のゲートは接地される。電源投入
中に、波形Ｖ１４で示される発振が始まると、
トランジスタ５７はコンデンサ２６を大きさが
VTPの正の移行にクランプする。それは約1.5
ボルトのＰチヤネルしきい値である。

第１図の回路１０はコンデンサCL１と抵抗
RL１も有する。それらは基板を表す。

電荷ポンプの全ての回路点はＮ型井戸の内部
に設けられ、基板またはＮチヤネルトランジス
タには接続されない。したがつて、それらの回
路点は電子を基板中に注入できない。これによ
り、容量により充電される回路点から信号が失
われることが阻止される。

コンデンサ１６，２６，３８，４８はＰチヤ
ネル素子とすることができるが、なるべくＮチ
ヤネルデプリーシヨン型にする。こうすること
により、基板が井戸電圧でバウンスすることを
阻止する利点が得られる。第１図に示す回路１
０においてＮ拡散が負とならないから、ここで
はＮチヤネル素子の使用は受け容れられる。

Ｂ 入力信号発生器 波形Ｖ１４，Ｖ２４，Ｖ３４，Ｖ４６は第４
図に示す回路により発生される。第４図は回路
図の集りを示すものである。第４図に示す回路
の基本的な素子が第４Ａ図に示され、リング発
振器７０を含む。このリング発振器は、直列接
続されて９個の回路点７４，７６，７８，８
０，８２，８４，８６，８８，９０を形成する
８段インバータ７２を有する。そのような回路
は当業者には周知のものであるから、リング発
振器７０の構成にこれ以上の詳しい説明は不要
である。ただ、リング発振器７０の隣接する回
路点の間の電圧は周期的であつて、位相差があ
ることを述べるだけで十分である。

回路点７８と、たいていは回路点８０の間に
別の回路９２が設けられている。けれども、１
つのゲートが回路点８２に結合されている。こ
の回路９２は、バイアス発生器がポンプ作用を
行なわない時、すなわち、ポンプ動作可能化信
号PEが０の時に、周波数を低くするために用
いられる。この技術はこの分野で知られている
から、これ以上の説明は不要である。PE信号
は後で説明する調整器回路において発生され
る。

入力端子１４，２４，３４，４６にそれぞれ
結合される波形Ｖ１４，Ｖ２４，Ｖ３４，Ｖ４
６は第４Ｂ，４Ｃ，４Ｄ，４Ｅ図に示す回路に
おいて発生される。それらの回路は全てナンド
回路であつて、ポンプ動作可能化信号PEと、
回路７０の回路点に結合される。それらのナン
ド回路により、これまで有していた浮動回路点
を避けられる。

第４図から、ポンプ動作可能化信号がオフ状
態（０ボルト）の時に波形Ｖ１４とＶ３４が
VCCにおいて安定であり、波形Ｖ２４とＶ４
６は第２図に示すように振動することがわかる
であろう。

Ｃ 調整回路 ポンプ動作可能化信号PEは調整回路１１０
（第５図）により発生される。この調整回路は
差動増幅器の両側に一対の回路点を有すること
がわかるであろう。その差動増幅器はヒステリ
シス回路を含むように変更されている。調整回
路１１０は基板電圧VBBを約−2.5ボルトであ
る−VCC／２に調整する。

調整回路１１０の回路図の左側らスタートし
て、この調整回路は入力端子１１２に基板電圧
VBBを受ける。その入力端子１１２はトラン
ジスタ１１４に結合される。トランジスタ１１
４のソースとトランジスタ１１８のドレインの
結合点に回路点１１６が形成される。トランジ
スタ１１８のゲートは接地される。トランジス
タ１１４と１１８および調整回路１１０のほと
んどのトランジスタはＰチヤネルトランジスタ
である。回路点１１６の電圧は自然にVCC／
２になるから、トランジスタ１１４と１１８の
バイアスは等しい。回路点１１６の電圧が
VCC／２の時は、トランジスタ１１４と１１
８のドレイン−ソース間電圧が−VCC／２で、
それらのトランジスタのゲート−ソース間電圧
が−VCCであるから、トランジスタ１１４と
１１８は共に導通状態になる。電圧VBBが一
層負になるにつれて、トランジスタ１１４のゲ
ート−ソース間電圧が高くなり、回路点１１６
の電圧がアース電位へ向かつて動く。電圧
VBBを検出するこの方法によつては基板から
電流はとり出されない。

調整回路１１０の回路図の右側にはトランジ
スタ１２０と１２２が示されている。それらの
トランジスタのソース−ドレイン経路が直列接
続されて電圧VCCを接地する。トランジスタ
１２０と１２２が共に導通状態の時は各トラン
ジスタのドレイン−ソース電圧は−VCC／２
であり、かつゲート−ソース電圧も−VCC／
２である。したがつて、負である電圧VBBに
依存する回路点１１６とは異なり、トランジス
タ１２０と１２２の間の回路点１２４の電圧は
電圧VBBに依存する。したがつて、回路点１
２４の電圧は常にVCC／２である。

調整回路１１０の回路図の中央部分は比較部
であつて、回路点１１６の電圧を回路点１２４
の電圧と比較して、その比較の結果としてポン
プ動作可能化信号PEを発生する。電圧VBBが
電圧−VCC／２より大きい時は、回路点１１
６の電圧は回路点１２４の電圧より高い。一
方、電圧VBBが電圧−VCC／２より低い時
は、回路点１１６の電圧は回路点１２４の電圧
より低い（正の）電圧である。調整回路１１０
の回路図の中央部分には回路点１１６と１２４
の間にCMOS差動増幅器が形成される。この
差動増幅器はトランジスタ１２６，１２８，１
３０，１３２，１３４を含む。トランジスタ１
３２と１３４はＮチヤネルトランジスタであ
り、残りのトランジスタはＰチヤネルトランジ
スタである。トランジスタ１３０のゲートは回
路点１２４に結合される。その回路点１２４は
常にVCC／２すなわちほぼ＋2.5ボルトである。
したがつて、トランジスタ１３０を流れる電流
は全体として一定である。トランジスタ１３２
を流れる電流とトランジスタ１３４を流れる電
流の和はトランジスタ１３０を流れる電流に常
に等しくなければならない。トランジスタ１３
２を流れる電流は、電圧VBBの関数であるト
ランジスタ１２６の電圧により影響を受ける。
同様に、トランジスタ１３４を流れる電流はト
ランジスタ１２８の電圧により影響を受ける。
その電圧は一般的に電圧VBBの関数ではない。

差動増幅器のために、回路点１１６と１２４
の間の小さな電圧差がトランジスタ１２６を流
れる電流とトランジスタ１２８を流れる電流の
差を大きくする。その電流変化により回路点１
３６の電圧が変化させられる。直列接続されて
いる一対のインバータ１３８，１４０が回路点
１３６に結合される。インバータ１４０の出力
はポンプ動作可能化信号PEである。したがつ
て、これまで説明してきた素子に関しては、電
圧VBBが−VCC／２より高い時は、ポンプ動
作可能化信号PEは高レベルとなる。

調整回路１１０はヒステリシスを加え合わせ
るように構成されているトランジスタ１４２，
１４４，１４６，１４８も含む。ポンプ動作可
能化信号PEをターンオンすためには電圧VBB
の一層大きな変化を必要とする。したがつて、
回路点１１６における電圧が高く、対応する回
路点１５０における電圧が回路点１３６におけ
る電圧より低い時は、トランジスタ１４８は導
通状態になる。トランジスタ１４６は常に導通
状態となつているから、トランジスタ１４８が
導通状態になると、それは回路点１３６が回路
点１５０に対して高い状態を保つことを助け
る。これとは逆の状況においては、回路点１５
０の電圧が高くなり、回路点１３６における電
圧が低くなる。しかし、回路点１３６における
電圧が回路点１５０の電圧より低くなるまでは
トランジスタ１４８が回路点１３６の電圧を保
持する。

以上の説明から、このCMOS基板バイアス
発生器は＋５ボルトの電源から−2.5ボルトの
オンチツプ電圧を与えることがわかる。この好
適な実施例の回路は９段リング発振器と、論理
ゲートと、電荷ポンプと、電圧調整器とを含
み、低いトランジスタカウントで効率的に基板
バイアスを発生する。

負電圧へ振れる回路点から電子注入が行なわ
れないように電荷ポンプにはＰチヤネルトラン
ジスタのみを使用していることがわかるであろ
う。また、電源は出力電圧を徐々に上昇するか
ら、Ｐチヤネルしきい値の２倍に近い値に
VCCのレベルが達した時にこの回路はポンピ
ングを開始する。従来はCMOS回路は、Ｎチ
ヤネル基板を接地することにより、制御されつ
つ保持されていた。Ｎチヤネル基板の接地は回
路の動作速度に悪影響を及ぼす。本発明の好適
な実施例の回路にはそのような欠点はない。

以上説明した調整回路は、プロセスパラメータ
への第１次の依存を無くすようにして基板バイア
スをほぼ−VCC／２に保つ。CMOS回路を用い
ない基板バイアス発生器はしきい値の変動に追従
する電圧を発生していた。この実施例において
は、調整回路はどのVtnまたはその他のプロセス
パラメータとも独立に、基板を−VCC／２のレ
ベルにセツトする。これにより一層良い結果が得
られる。

ここで説明した回路は、Ｎ井戸CMOS設計に
おいてはＰ基板を負にバイアスし、Ｐ井戸
CMOS設計においてはＮ基板を負にバイアスす
るために有利に使用できる。この回路に用いるＮ
型とＰ型の素子を交換することにより、この発生
器を、PN井戸CMOS設計においてはＮ基板を正
にバイアスし、またはNP井戸CMOS設計におい
てはＮ基板を正にバイアスするために使用でき
る。

以上説明した実施例は、本発明の要旨範囲内で
種々変更できることがわかるであろう。たとえ
ば、タイミングを調整できる。ここで説明した実
施例は波形Ｖ１４に50％のデユーテイサイクルを
用いているが、トランジスタ２０または４２が導
通状態にされる時刻を一層遅らせるために、リン
グ発振器の段数を増すことによりそれとは異なる
デユーテイサイクルを使用できる。

【図面の簡単な説明】

第１図は本発明のCMOS電荷ポンプの回路図、
第２図は第１図の回路により受けられる信号の波
形図、第３図は第１図の回路の動作を説明するた
めの波形図、第４図Ａ〜Ｅは第１図の電荷ポンプ
へ与える入力信号を発生するための１組の回路を
示すブロツク回路図、第５図は第１図に示す電荷
ポンプに組合わせて使用するための調整回路の回
路図である。 １０……電荷ポンプ、４５……待機回路、７０
……リング発振器、１１０……調整回路。

Claims (1)

1. 【特許請求の範囲】 １ 第１の回路点１８、及び基板に対する出力端
   子１２と、 前記第１の回路点１８に接続され、高い値と低
   い値との間で変化する第１の発振信号Ｖ１４を受
   けるための手段（16）と、 前記第１の回路点を前記出力端子に接続するた
   めの手段（42）と、 前記第１の回路点を基準レベルにクランプする
   ための、オン状態とオフ状態とを有する手段であ
   つて、前記第１の発振信号が変化しているときは
   常にオフ状態にある第１の選択的に動作できる手
   段（20）と、 クランプするために前記第１の手段に接続され
   た第２の回路点２２と、 高い値と低い値との間で変化し、前記第１の発
   振信号の位相がシフトされた第２の発振信号Ｖ２
   ４を受けとるために前記第２の回路点に接続され
   た手段（24）と、 定常状態動作での前記第２の回路点における電
   圧範囲を本質的に正でない電圧に制御するための
   手段とを備えたことを特徴とする、負の電圧
   VBBを前記基板に与えるチヤージポンプを有し
   た半導体回路用の基板バイアス発生器。 ２ 前記第２の回路点における電圧範囲を制御す
   るための手段は、 前記第２の回路点２２を前記基準レベルにクラ
   ンプするための第２の選択的に動作できる手段
   （54）と、 第３の回路点５０と、 前記第１の発振信号と同位相の第３の発振信号
   Ｖ４６を受けとるために前記３の回路点に接続さ
   れた手段（46）とを有し、 クランプするための前記第２の手段（54）は、
   応答するように前記第３の回路点に接続されてい
   ることを特徴とする請求項１記載の基板バイアス
   発生器。 ３ 前記制御手段は、 前記第２の回路点に応答するように接続されて
   おり、前記第３の回路点５０を前記基準レベルに
   クランプするための第３の選択的に動作できる手
   段をさらに備えることを特徴とする請求項２記載
   の基板バイアス発生器。 ４ クランプするための前記手段は、前記第２及
   び第３の発振信号を受けとるための前記手段に接
   続されたＰチヤネルMOSトランジスタを有する
   ことを特徴とする請求項３記載の基板バイアス発
   生器。 ５ 前記第１の回路点を前記出力端子に接続する
   ための前記手段は、 第４の回路点４０と、 前記第４の回路点に応答するように接続され、
   前記第１の回路点を前記出力端子に接続するため
   に選択的に動作できる手段（42）と、 前記第１の発振信号と同位相の第４の発振信号
   Ｖ３４を受けとるために前記第４の回路点に接続
   された手段（34）とを有することを特徴とする請
   求項２記載の基板バイアス発生器。 ６ 前記基準レベルに前記第４の回路点をクラン
   プするための第４の選択的に動作できる手段
   （43）をさらに有し、 この第４の手段は、前記第２の回路点２２に応
   答するように接続されていることを特徴とする請
   求項５記載の基板バイアス発生器。 ７ クランプするための前記第１の手段は、Ｎチ
   ヤネルMOS装置を含まないことを特徴とする請
   求項１、又は３ないし６のいずれかに記載の基板
   バイアス発生器。 ８ クランプするための前記第１の手段及び前記
   第２の手段は、ＰチヤネルMOS装置を含むこと
   を特徴とする請求項２記載の基板バイアス発生
   器。 ９ 前記発振信号を発生するための発生器をさら
   に備え、 前記発生器は、 リング発振器７０と、 このリング発振器に接続され、第１のデユーテ
   イサイクルを有する周期的信号を発生するための
   第１の論理手段と、 前記リング発振器に接続され、位相が異なる周
   期的信号をそのリング発振器から受け、前記第１
   の周期的信号よりも長いデユーテイサイクルを有
   する前記第２の発振信号を発生するための第２の
   論理手段とを有し、 前記第１の周期的信号は前記第１の発振信号を
   構成し、前記第１の発振信号が低レベルにあると
   きは、前記第２の発振信号は高レベルにあり、前
   記第１の発振信号が高レベルにあるときは、前記
   第２の発振信号は選択された時期において低レベ
   ルにあることを特徴とする請求項１ないし８記載
   の基板バイアス発生器。 １０ 位相が異なる周期的信号を前記リング発振
   器から受けるために前記リング発振器に接続さ
   れ、実質的に０ボルトと電源電圧VCCとの間の
   電圧レベルを有し、 前記第１の発振信号のデユーテイサイクルより
   も長いデユーテイサイクルを有する第３の発振信
   号を発生するための第３の論理手段を有し、 前記第１の発振信号が高レベルにあるときは、
   選択された時期において前記第３の発振信号は高
   レベルにあり、前記第１の発振信号が低レベルに
   あるときは、選択された時期において前記第３の
   発振信号は低レベルにあることを特徴とする請求
   項９記載の基板バイアス発生器。 １１ 前記第２の発振信号と第３の発振信号は等
   しいデユーテイサイクルを有し、かつ相互間の位
   相差が180度であることを特徴とする請求項１０
   記載の基板バイアス発生器。