JPH04313070A - 電源電圧検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電源電圧検出回路に関し
、特に、集積回路化を目的とした電源電圧検出回路に関
する。

【０００２】

【従来の技術】従来の電源電圧検出回路の一例の回路図
を図３に示す。この電源電圧検出回路は、図３に示すよ
うに、電源端子１と接地端子２との間に直列に接続され
た抵抗Ｒ１　およびＲ２　と、同じく電源端子１に一端
を接続された抵抗Ｒ３　とカソードを接地端子２に接続
されたダイオードＤの直列接続回路と、電圧比較器３と
からなっている。

【０００３】電圧比較器３の負入力端には、抵抗Ｒ１　
とＲ２の接続点の電圧が入力され、また、正入力端には
、ダイオードＤのアノード電圧が入力されている。

【０００４】今、ダイオードＤのしきい値電圧をＶＦ　
、抵抗Ｒ１　およびＲ２　の抵抗値をＲ１　およびＲ２
　、電源電圧をＶＤＤとすると、ＶＤＤ＞ＶＦ　・（Ｒ
１　＋Ｒ２　）／Ｒ２　の場合には、電圧比較器３の出
力は低レベルである。一方、ＶＤＤ＜ＶＦ　・（Ｒ１　
＋Ｒ２　）／Ｒ２　の場合には電圧比較器３の出力は高
レベルとなる。

【０００５】従って、図３に示す電源電圧検出回路によ
れば ＶＤＤ＝ＶＦ　・（Ｒ１　＋Ｒ２　）／Ｒ２　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　（１）で表される電源電圧を検出することが
できる。

【０００６】

【発明が解決しようとする課題】上述した従来の電源電
圧検出回路は、集積回路化した場合、後で抵抗値Ｒ１　
およびＲ２　を変更することができない。従って、電源
電圧の検出電圧は、（１）式で表される固定した電圧に
しか設定することができず、後で任意に検出電圧を変更
することが不可能であった。

【０００７】更に、ダイオードのしきい値電圧ＶＦ　お
よび抵抗値は、集積回路化した場合に特性値のばらつき
が大きいため、検出電圧の精度が高い電源電圧検出回路
を得ることができないという欠点もあった。

【０００８】

【課題を解決するための手段】本発明の電源電圧検出回
路は、電源電圧を分圧して複数の分圧出力として出力す
る電源電圧分圧手段と、この電源電圧分圧手段の複数の
分圧出力の内から一つの分圧出力を選択する選択手段と
、前記選択手段により選択された分圧出力の電圧レベル
と基準電圧の電圧レベルとを比較する比較手段と、この
比較手段の出力によって制御される計数手段と、この計
数手段のデータを記憶する記憶手段と、この記憶手段の
出力および前記計数手段の出力を切り変えて出力する切
り変え手段とを有し、この切り変え手段の出力が前記選
択手段の制御入力となるように構成されていることを特
徴とする。

【０００９】

【実施例】次に、本発明について、図面を参照して説明
する。図１は、本発明の一実施例の回路構成を示す回路
図である。

【００１０】本実施例は、図１に示すように、電源電圧
を分圧する分圧回路４と、分圧された出力の内の１つを
選択する選択回路５と、選択された分圧出力と基準電圧
とを比較する電圧比較器３と、この電圧比較器３の出力
によって計数動作を制御されるカウンタ６と、このカウ
ンタ６の出力をデータ入力とするプログラマブル・リー
ド・オンリー・メモリ（以下ＰＲＯＭと記す）７と、こ
のＰＲＯＭ７の出力と前述のカウンタ６の出力とを切り
替え、デコードして出力するデータ・セレクタ・デコー
ダ８とを備えている。

【００１１】ここで、分圧回路４は、（２ｎ　＋１）個
の抵抗を電源端子１と接地端子２との間に縦続接続した
ものであって、各抵抗同志の接続点からは２ｎ　個の分
圧出力が取り出される。

【００１２】選択回路５は、２ｎ　個のスイッチで構成
され、各スイッチの出力は共通に接続されてこの選択回
路５の出力端となっている。この選択回路５は、後述す
るように、データ・セレクタ・デコーダ８に入力される
データの順に従って、分圧回路４の分圧出力を、高電圧
側から低電圧側へ順次選択して行く。

【００１３】電圧比較器３の負入力端に印加される基準
電圧は、電源端子１と接地端子２との間に直列に接続さ
れた抵抗Ｒ３　とダイオードＤにより発生される。

【００１４】カウンタ６は、この場合には、ｎビットの
ものが必要である。そして、外部からの切替え信号が高
レベルで、電圧比較器３の出力が高レベルの時に外部か
らのクロック信号により計数を行ない、電圧比較器３の
出力が低レベルの時に計数を停止する。切替え信号が低
レベルになると、０にリセットされる。

【００１５】ＰＲＯＭ７は、ｎビットのカウンタ６の出
力をデータ入力とし、書込み制御回路９によってデータ
書き込みの動作が制御される。書込み制御回路９は、前
記の切替え信号と外部からのクロック信号と電圧比較器
３の出力を入力として前記のＰＲＯＭ７の動作を制御す
る。

【００１６】データ・セレクタ・デコーダ８は、ｎビッ
トの２組の入力（カウンタ６の出力およびＰＲＯＭ７の
出力）のうちの一方を、外部からの切替え信号によって
選択し、２ｎ　本のデータにデコードして出力する。こ
の２ｎ　本のデータは選択回路５の２ｎ　個のスイッチ
の制御端子に入力される。

【００１７】以下に、本実施例の動作について、図１お
よび図２を用いて説明する。図２は本実施例の動作タイ
ムチャート図である。

【００１８】本実施例において電源電圧の検出電圧を設
定するには、先ず、電源電圧を検出したい電圧に設定し
、図２に示すように、時刻ｔ１　において切替え信号を
高レベルにする。

【００１９】この時、ｎビットのカウンタ６は０であり
、選択回路５はこのカウンタ６のデータによって分圧回
路４の最大電圧レベルを選択し、電圧比較器３の出力は
高レベルになっている。

【００２０】次に、外部からクロック信号を入力すると
、ｎビットカウンタ６は計数を開始し、選択回路５は分
圧回路４の出力を順次低電圧側へ選択して行く。

【００２１】そして、選択回路５の出力、つまり電圧比
較器３の比較入力の電圧が、クロック信号に従って順次
低下し、時刻ｔ２　で電圧比較器３の基準電圧入力端に
接続されたダイオードＤのアノード電圧以下になると、
電圧比較器３の出力が低レベルに反転し、同時に、ｎビ
ットカウンタ６の計数が停止し、データが保持される。

【００２２】この時、書込み制御回路９が、電圧比較器
３の出力レベルが高レベルから低レベルに反転したこと
をとらえて動作し、ｎビットカウンタ６のデータがＰＲ
ＯＭ７に書き込まれる。

【００２３】この後、時刻ｔ３　でクロック信号を停止
し、切替え信号を低レベルにする。

【００２４】以上の動作によって検出電圧の設定が完了
し、切替え信号を低レベルにしておくかぎり書込み制御
回路９は動作せず、選択回路５は、ＰＲＯＭ７のデータ
によって、所望の検出電圧に相当する分圧電圧を選択す
る。

【００２５】つまり、所望の電源電圧の検出電圧は、電
源電圧を任意の所望の電圧に設定して切替え信号を高レ
ベルにし、クロック信号を入力するだけで容易に設定す
ることができる。

【００２６】また、この場合、電圧比較器３の基準電圧
入力に対して、電圧比較器３の出力が反転する分圧電圧
が自動的に選択されるため、基準電圧の精度は問題とな
らない。

【００２７】

【発明の効果】以上説明したように、本発明によれば、
電源電圧の検出電圧を任意に設定することができる。し
かも、その検出電圧の設定は、外部から切替え信号とク
ロック信号を入力するだけで自動的に行なわれるので、
非常に容易に行なうことができる。

【００２８】又、本発明では、高精度の基準電圧を必要
としないので、基準電圧のばらつきが大きい場合でも、
検出すべき電源電圧での最適な分圧電圧が選択され、精
度の高い電源電圧検出が行なわれる。このことは、電源
電圧検出回路を集積回路化するにあたって、従来の電源
電圧検出回路では素子特性のばらつきが大きな障害とな
っていたのに対して、非常に有利な点である。

【図面の簡単な説明】

【図１】本発明の一実施例の回路構成を示す回路図であ
る。

【図２】図１に示す実施例の動作タイムチャート図であ
る。

【図３】従来の電源電圧検出回路の回路構成を示す回路
図である。

【符号の説明】

１　　　　電源端子 ２　　　　接地端子 ３　　　　電圧比較器 ４　　　　分圧回路 ５　　　　選択回路 ６　　　　カウンタ ７　　　　ＰＲＯＭ ８　　　　データ・セレクタ・デコーダ９　　　　書込
み制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　電源電圧を分圧して複数の分圧出力と
   して出力する電源電圧分圧手段と、この電源電圧分圧手
   段の複数の分圧出力の内から一つの分圧出力を選択する
   選択手段と、前記選択手段により選択された分圧出力の
   電圧レベルと基準電圧の電圧レベルとを比較する比較手
   段と、この比較手段の出力によって制御される計数手段
   と、この計数手段のデータを記憶する記憶手段と、この
   記憶手段の出力および前記計数手段の出力を切り替えて
   出力する切り替え手段とを有し、この切り替え手段の出
   力が前記選択手段の制御入力となるように構成されてい
   ることを特徴とする電源電圧検出回路。