JPH04313272A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH04313272A JPH04313272A JP7925691A JP7925691A JPH04313272A JP H04313272 A JPH04313272 A JP H04313272A JP 7925691 A JP7925691 A JP 7925691A JP 7925691 A JP7925691 A JP 7925691A JP H04313272 A JPH04313272 A JP H04313272A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- silicon
- film transistor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、多結晶シリコン薄膜ト
ランジスタの製造方法に関する。
ランジスタの製造方法に関する。
【0002】
【従来の技術】従来の多結晶シリコン薄膜トランジスタ
の製造方法としては特開昭63−119269に記載さ
れた例が知られている。図7(a)〜図7(c)に従来
例の実施例を示す工程順断面図を示す。以下図面にもと
づき詳しく説明する。
の製造方法としては特開昭63−119269に記載さ
れた例が知られている。図7(a)〜図7(c)に従来
例の実施例を示す工程順断面図を示す。以下図面にもと
づき詳しく説明する。
【0003】まず、図7(a)に示したように石英基板
21などの絶縁体基板上もしくは絶縁膜上に多結晶状の
シリコン薄膜を島状に構成した後、ゲート絶縁膜24お
よびゲート電極12を構成し不純物イオンをシリコン薄
膜22の一部に打ち込んで、ソース電極領域9とドレイ
ン電極領域10を形成する。その後、図7(b)に示し
たように層間絶縁膜23とアルミ配線11を形成した後
、水素イオン20を薄膜トランジスタの表面に照射する
。さらに図7(c)に示したように窒化シリコン膜など
の保護膜13を堆積して多結晶シリコン薄膜トランジス
タが完成する。なお特開昭63−119270に記載さ
れた例でも知られているように、水素イオンの照射は図
7(c)の保護膜13が形成された後でも良く、その場
合には、薄膜トランジスタやアルミ配線11への水素イ
オン照射によるダメージが防がれるという利点があった
。
21などの絶縁体基板上もしくは絶縁膜上に多結晶状の
シリコン薄膜を島状に構成した後、ゲート絶縁膜24お
よびゲート電極12を構成し不純物イオンをシリコン薄
膜22の一部に打ち込んで、ソース電極領域9とドレイ
ン電極領域10を形成する。その後、図7(b)に示し
たように層間絶縁膜23とアルミ配線11を形成した後
、水素イオン20を薄膜トランジスタの表面に照射する
。さらに図7(c)に示したように窒化シリコン膜など
の保護膜13を堆積して多結晶シリコン薄膜トランジス
タが完成する。なお特開昭63−119270に記載さ
れた例でも知られているように、水素イオンの照射は図
7(c)の保護膜13が形成された後でも良く、その場
合には、薄膜トランジスタやアルミ配線11への水素イ
オン照射によるダメージが防がれるという利点があった
。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
従来の技術では、薄膜トランジスタの活性層とソース電
極領域9およびドレイン電極領域10が同一のシリコン
薄膜22によって形成されているため、特性に大きな影
響を与えるシリコン薄膜の膜厚を最適化しにくいという
問題点を有している。実際、アルミ配線11とソース電
極領域9の接触面およびアルミ配線11とドレイン電極
領域10の接触面において形成されるコンタクト抵抗や
ソース・ドレイン両電極領域自体が有するシート抵抗は
、ソース電極領域9とドレイン電極領域10のシリコン
薄膜の膜厚が厚いほど小さく、それが薄いほど大きくな
ることがわかっている。一般に不純物濃度が一定ならば
ソース電極領域9とドレイン電極領域10のシート抵抗
は、その両電極領域を構成するシリコン膜厚に逆比例す
る関係にあることが知られている。このためソース電極
領域9とドレイン電極領域10を構成するシリコン薄膜
の膜厚が数百Å程度の場合には、これらコンタクト抵抗
とシート抵抗の合計が数キロオームから数十キロオーム
におよび、薄膜トランジスタの高電流領域の電気的特性
を悪化させる原因となっていた。ところが、飽和領域と
よばれる低電圧印加時の薄膜トランジスタの電気特性の
向上のためには、活性層となるシリコン薄膜の膜厚を2
00Åから700Åに設定することが望ましい。これは
、活性層が膜厚の場合に比べ薄膜化された場合、ゲート
絶縁膜と活性層の界面から基板側へ伸びる活性層内の最
大空乏層幅が小さく抑えられ、キャリヤの流れる反転層
が相対的に低電圧下で構成されやすくなるためであると
考えられる。これらのことから、飽和領域の電気特性を
向上させるためにはシリコン薄膜の膜厚を数百Å以下に
抑えるのが良く、他方において高電流状態の電気特性を
向上させるためには、膜厚をより厚くするほうが良いと
いうことがわかる。このため、ソース領域とドレイン領
域の両領域を構成するシリコン薄膜と活性層を構成する
シリコン薄膜のそれぞれの膜厚をかえるのが望ましいが
、仮にそれらを別々に構成するとした場合には、今度は
ソース・ドレイン両電極領域と活性層の接触界面におけ
る欠陥や汚染物質などによるコンタクト抵抗の増加や両
電極領域と活性層との位置合わせのための余分な領域の
確保が必要となるなどといった種々の新たな問題を生ず
ることになる。また、数十キロオーム以下にコンタクト
抵抗を低く制御するためには、シリコン薄膜の活性層の
厚さを数百Å以下にするのは困難なために、電気特性の
改善を目的とする水素イオンの照射も長時間行わなけれ
ば効果があがらないという問題点も有している。これは
水素イオンを照射することにより多結晶シリコン薄膜ト
ランジスタの電気特性が向上する主な原因が、照射され
た水素イオンが不対電子からなるダングリング・ボンド
を終端化し伝導キャリヤに対する障壁を小さくする効果
があることによっている。このため、活性層となるシリ
コン薄膜の厚さが数百Åと厚いと、シリコン薄膜中に含
まれる格子欠陥や結晶境界における不対電子の数が多く
なり、それらを終端化するのに多量の水素イオンを注入
しなければならないからである。しかも、数百Åほどの
膜厚を有するシリコン薄膜に注入された水素イオンの多
くは、シリコン薄膜のゲート絶縁膜側界面から数十Åか
ら数百Åぐらいの領域に集中的に存在し、シリコン薄膜
の基板側界面までは達しない。このため、シリコン薄膜
中に存在する他の不対電子が終端化されることなくトラ
ップ準位を形成したり、キャリヤの散乱をおこし、薄膜
トランジスタの電気特性を十分向上させることもできな
いという問題点も有している。
従来の技術では、薄膜トランジスタの活性層とソース電
極領域9およびドレイン電極領域10が同一のシリコン
薄膜22によって形成されているため、特性に大きな影
響を与えるシリコン薄膜の膜厚を最適化しにくいという
問題点を有している。実際、アルミ配線11とソース電
極領域9の接触面およびアルミ配線11とドレイン電極
領域10の接触面において形成されるコンタクト抵抗や
ソース・ドレイン両電極領域自体が有するシート抵抗は
、ソース電極領域9とドレイン電極領域10のシリコン
薄膜の膜厚が厚いほど小さく、それが薄いほど大きくな
ることがわかっている。一般に不純物濃度が一定ならば
ソース電極領域9とドレイン電極領域10のシート抵抗
は、その両電極領域を構成するシリコン膜厚に逆比例す
る関係にあることが知られている。このためソース電極
領域9とドレイン電極領域10を構成するシリコン薄膜
の膜厚が数百Å程度の場合には、これらコンタクト抵抗
とシート抵抗の合計が数キロオームから数十キロオーム
におよび、薄膜トランジスタの高電流領域の電気的特性
を悪化させる原因となっていた。ところが、飽和領域と
よばれる低電圧印加時の薄膜トランジスタの電気特性の
向上のためには、活性層となるシリコン薄膜の膜厚を2
00Åから700Åに設定することが望ましい。これは
、活性層が膜厚の場合に比べ薄膜化された場合、ゲート
絶縁膜と活性層の界面から基板側へ伸びる活性層内の最
大空乏層幅が小さく抑えられ、キャリヤの流れる反転層
が相対的に低電圧下で構成されやすくなるためであると
考えられる。これらのことから、飽和領域の電気特性を
向上させるためにはシリコン薄膜の膜厚を数百Å以下に
抑えるのが良く、他方において高電流状態の電気特性を
向上させるためには、膜厚をより厚くするほうが良いと
いうことがわかる。このため、ソース領域とドレイン領
域の両領域を構成するシリコン薄膜と活性層を構成する
シリコン薄膜のそれぞれの膜厚をかえるのが望ましいが
、仮にそれらを別々に構成するとした場合には、今度は
ソース・ドレイン両電極領域と活性層の接触界面におけ
る欠陥や汚染物質などによるコンタクト抵抗の増加や両
電極領域と活性層との位置合わせのための余分な領域の
確保が必要となるなどといった種々の新たな問題を生ず
ることになる。また、数十キロオーム以下にコンタクト
抵抗を低く制御するためには、シリコン薄膜の活性層の
厚さを数百Å以下にするのは困難なために、電気特性の
改善を目的とする水素イオンの照射も長時間行わなけれ
ば効果があがらないという問題点も有している。これは
水素イオンを照射することにより多結晶シリコン薄膜ト
ランジスタの電気特性が向上する主な原因が、照射され
た水素イオンが不対電子からなるダングリング・ボンド
を終端化し伝導キャリヤに対する障壁を小さくする効果
があることによっている。このため、活性層となるシリ
コン薄膜の厚さが数百Åと厚いと、シリコン薄膜中に含
まれる格子欠陥や結晶境界における不対電子の数が多く
なり、それらを終端化するのに多量の水素イオンを注入
しなければならないからである。しかも、数百Åほどの
膜厚を有するシリコン薄膜に注入された水素イオンの多
くは、シリコン薄膜のゲート絶縁膜側界面から数十Åか
ら数百Åぐらいの領域に集中的に存在し、シリコン薄膜
の基板側界面までは達しない。このため、シリコン薄膜
中に存在する他の不対電子が終端化されることなくトラ
ップ準位を形成したり、キャリヤの散乱をおこし、薄膜
トランジスタの電気特性を十分向上させることもできな
いという問題点も有している。
【0005】そこで、本発明はこのような問題点を解決
するもので、その目的とするところは良好なコンタクト
抵抗とシート抵抗を有する厚膜のソース電極領域および
ドレイン電極領域を備え、700Å以下の活性層を有し
、短時間の水素化によって容易に優れた電気的特性が得
られうる薄膜トランジスタの製造方法を提供することに
ある。
するもので、その目的とするところは良好なコンタクト
抵抗とシート抵抗を有する厚膜のソース電極領域および
ドレイン電極領域を備え、700Å以下の活性層を有し
、短時間の水素化によって容易に優れた電気的特性が得
られうる薄膜トランジスタの製造方法を提供することに
ある。
【0006】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、絶縁性基体上にMOS型電界効果トラ
ンジスタを形成する薄膜トランジスタの製造方法におい
て、活性層となる薄膜半導体層を選択酸化して700Å
以下の膜厚にする工程を含むことを特徴とする。本発明
の薄膜トランジスタの製造方法は、前記活性層となる薄
膜半導体層にレーザ照射し加熱する工程を含むことを特
徴とする。
タの製造方法は、絶縁性基体上にMOS型電界効果トラ
ンジスタを形成する薄膜トランジスタの製造方法におい
て、活性層となる薄膜半導体層を選択酸化して700Å
以下の膜厚にする工程を含むことを特徴とする。本発明
の薄膜トランジスタの製造方法は、前記活性層となる薄
膜半導体層にレーザ照射し加熱する工程を含むことを特
徴とする。
【0007】また、本発明の薄膜トランジスタの製造方
法において、前記活性層となる薄膜半導体層に水素イオ
ンを注入する工程を含むことを特徴とする。
法において、前記活性層となる薄膜半導体層に水素イオ
ンを注入する工程を含むことを特徴とする。
【0008】
【実施例】以下本発明に係る薄膜トランジスタの製造方
法について、実施例にもとづき詳細に説明する。
法について、実施例にもとづき詳細に説明する。
【0009】まず、本発明の請求項第1項にもとづいて
薄膜トランジスタを作製する例を示す。はじめに図1(
a)に示したように石英基板などの絶縁性基体1上にシ
リコン膜2を積層する。このシリコン膜2はプラズマC
VD(プラズマ励起による化学的気相成長)法により2
00℃から数百℃の加熱状態で成膜した非晶性のアモル
ファス・シリコン膜や減圧CVD法により数百℃以上の
加熱状態で成膜した多結晶性のシリコン膜でも良い。 ただし、水素の含有量が数%以上のシリコン膜にたいし
ては、堆積後300℃から500℃の加熱状態で水素抜
きをほどこし、シリコン膜の安定性を高める。ついで、
図1(b)に示したように選択酸化をおこなうシリコン
膜2の表面以外を窒化シリコン膜で覆い、酸素雰囲気下
で図のように局所的に酸化し、二酸化シリコン膜5を形
成する。この局所的な選択酸化をおこなう際に加えられ
た熱によって、シリコン膜2中のシリコン原子の再配列
が起きシリコン膜2は多結晶シリコン膜3に変化する。 また、同時に多結晶シリコン膜3の酸化された部分の膜
厚は薄くなる。さらに、選択酸化により形成された二酸
化シリコン膜5と窒化シリコン膜4を取り除いた後、多
結晶シリコン膜をフォトリソグラフィー法により島状に
加工し、多結晶シリコン膜を酸化して図1(c)に示す
ようにゲート絶縁膜7を構成する。この酸化の際に多結
晶シリコン膜3の膜厚が減少し多結晶シリコン薄膜6に
変換される。この酸化により形成された多結晶シリコン
薄膜6に薄膜トランジスタのソース領域とドレイン領域
および活性層となるチャネル領域が形成されることにな
る。活性層となる領域の膜厚は200Åから700Åで
、ソース電極領域9とドレイン電極領域10となる領域
の膜厚は1000Åから2000Åである。次に図1(
d)に示したように、ゲート電極12を構成した後、自
己整合法によりソース電極領域9およびドレイン電極領
域10を形成する。さらに同図に示すようにソース電極
領域9とドレイン電極領域10を覆うゲート絶縁膜の一
部をフォトリソグラフィー法により取り除き、アルミ配
線11材料とソース電極領域9およびドレイン電極領域
10が接触するように加工して保護膜13を成膜する。 このようにして形成された薄膜トランジスタは200Å
から700Åの薄いチャネル領域と1000Åから20
00Åの厚いソース電極とドレイン電極の領域を有する
ようになる。このため、チャネル領域における最大空乏
層の広がりは浅く抑えられ、トランジスタ動作時の伝導
層となる反転層の形成は、各電極へ印加する電圧が低電
圧の場合においても容易になされる。したがって、薄膜
トランジスタの電気特性は厚膜の活性層を有する場合に
比べ著しく改善される。図3に活性層の厚さを1000
Åとした場合と400Åとした場合の薄膜トランジスタ
のゲート印加電圧とドレイン電流の関係を表す電気特性
を示す。図3において、実線16で表した電気特性は従
来例にもとづき活性層とソース・ドレイン領域を同じ膜
厚にして構成したものを示している。シリコン薄膜の厚
さは1000Åである。この特性に対し、破線17は本
発明の実施例にもとづき活性層の厚さを500Åにした
場合の薄膜トランジスタの電気特性を示している。 この実施例が示すように活性層の厚さを薄膜化すること
は、薄膜トランジスタの電気特性を著しく改善する効果
がある。そのうえ、ソース電極領域9とドレイン電極領
域10の膜厚が厚いために、それら電極領域のシート抵
抗やアルミ配線11とのコンタクト抵抗も十分小さく抑
えられ、寄生抵抗として薄膜トランジスタの電気特性に
悪影響を与えることも無い。
薄膜トランジスタを作製する例を示す。はじめに図1(
a)に示したように石英基板などの絶縁性基体1上にシ
リコン膜2を積層する。このシリコン膜2はプラズマC
VD(プラズマ励起による化学的気相成長)法により2
00℃から数百℃の加熱状態で成膜した非晶性のアモル
ファス・シリコン膜や減圧CVD法により数百℃以上の
加熱状態で成膜した多結晶性のシリコン膜でも良い。 ただし、水素の含有量が数%以上のシリコン膜にたいし
ては、堆積後300℃から500℃の加熱状態で水素抜
きをほどこし、シリコン膜の安定性を高める。ついで、
図1(b)に示したように選択酸化をおこなうシリコン
膜2の表面以外を窒化シリコン膜で覆い、酸素雰囲気下
で図のように局所的に酸化し、二酸化シリコン膜5を形
成する。この局所的な選択酸化をおこなう際に加えられ
た熱によって、シリコン膜2中のシリコン原子の再配列
が起きシリコン膜2は多結晶シリコン膜3に変化する。 また、同時に多結晶シリコン膜3の酸化された部分の膜
厚は薄くなる。さらに、選択酸化により形成された二酸
化シリコン膜5と窒化シリコン膜4を取り除いた後、多
結晶シリコン膜をフォトリソグラフィー法により島状に
加工し、多結晶シリコン膜を酸化して図1(c)に示す
ようにゲート絶縁膜7を構成する。この酸化の際に多結
晶シリコン膜3の膜厚が減少し多結晶シリコン薄膜6に
変換される。この酸化により形成された多結晶シリコン
薄膜6に薄膜トランジスタのソース領域とドレイン領域
および活性層となるチャネル領域が形成されることにな
る。活性層となる領域の膜厚は200Åから700Åで
、ソース電極領域9とドレイン電極領域10となる領域
の膜厚は1000Åから2000Åである。次に図1(
d)に示したように、ゲート電極12を構成した後、自
己整合法によりソース電極領域9およびドレイン電極領
域10を形成する。さらに同図に示すようにソース電極
領域9とドレイン電極領域10を覆うゲート絶縁膜の一
部をフォトリソグラフィー法により取り除き、アルミ配
線11材料とソース電極領域9およびドレイン電極領域
10が接触するように加工して保護膜13を成膜する。 このようにして形成された薄膜トランジスタは200Å
から700Åの薄いチャネル領域と1000Åから20
00Åの厚いソース電極とドレイン電極の領域を有する
ようになる。このため、チャネル領域における最大空乏
層の広がりは浅く抑えられ、トランジスタ動作時の伝導
層となる反転層の形成は、各電極へ印加する電圧が低電
圧の場合においても容易になされる。したがって、薄膜
トランジスタの電気特性は厚膜の活性層を有する場合に
比べ著しく改善される。図3に活性層の厚さを1000
Åとした場合と400Åとした場合の薄膜トランジスタ
のゲート印加電圧とドレイン電流の関係を表す電気特性
を示す。図3において、実線16で表した電気特性は従
来例にもとづき活性層とソース・ドレイン領域を同じ膜
厚にして構成したものを示している。シリコン薄膜の厚
さは1000Åである。この特性に対し、破線17は本
発明の実施例にもとづき活性層の厚さを500Åにした
場合の薄膜トランジスタの電気特性を示している。 この実施例が示すように活性層の厚さを薄膜化すること
は、薄膜トランジスタの電気特性を著しく改善する効果
がある。そのうえ、ソース電極領域9とドレイン電極領
域10の膜厚が厚いために、それら電極領域のシート抵
抗やアルミ配線11とのコンタクト抵抗も十分小さく抑
えられ、寄生抵抗として薄膜トランジスタの電気特性に
悪影響を与えることも無い。
【0010】次に本発明の請求項第2項に関する実施例
を説明する。図2(a)〜図2(c)は、本発明の請求
項第2項の一実施例の薄膜トランジスタの製造方法を説
明するための工程順断面図である。まず、請求項第1項
の実施例と同様に図2(a)に示すように絶縁性基体上
1にシリコン膜2を成膜する。次に図2(b)に示すよ
うに、シリコン膜2の一部領域を窒化シリコン膜4をマ
スクにして選択酸化して二酸化シリコン膜5を形成し、
レーザビーム15を照射しシリコン膜2を結晶性シリコ
ン膜14へ変換する。このレーザビーム15の照射はシ
リコン膜2内のシリコンを瞬間的に融解し、照射後シリ
コンは急速に再び固化する。この固化の際に、シリコン
の結晶が成長し結晶性シリコン膜14が形成される。結
晶性シリコン膜14を活性層とソース・ドレイン領域と
する薄膜トランジスタは、たんに活性層のシリコン膜の
膜厚を薄膜化させたものに比べ、高易動度の優れた電気
特性を示すことがわかっている。図4の電気特性を示す
図には、チャネルの薄膜化とレーザビーム照射をおこな
った薄膜トランジスタの特性と1000Åの活性層をも
つ従来の薄膜トランジスタの特性を記した。破線18は
活性層の薄膜を500Åとしレーザビームを照射して構
成された結晶性シリコン膜14からなる薄膜トランジス
タの電気特性で、実線16は前記の活性層1000Åの
薄膜トランジスタの電気特性を示している。活性層の薄
膜化ばかりでなく、レーザビームの照射をおこない結晶
性を改善すると易動度が大きくなり、高電圧印加時の電
気特性が著しく向上することがわかる。また活性層であ
るシリコン層の結晶化は、伝導キャリヤの電気的易動度
を高めるばかりでなく、薄膜トランジスタの温度特性を
も改善する。これは、活性層のシリコン膜の結晶化が、
キャリヤの伝導障壁となる結晶欠陥をも減少させる効果
をもたらすためである。このため、電流の活性化エネル
ギーも減少しほとんどゼロになり、薄膜トランジスタの
高温においても安定した動作が可能となる。
を説明する。図2(a)〜図2(c)は、本発明の請求
項第2項の一実施例の薄膜トランジスタの製造方法を説
明するための工程順断面図である。まず、請求項第1項
の実施例と同様に図2(a)に示すように絶縁性基体上
1にシリコン膜2を成膜する。次に図2(b)に示すよ
うに、シリコン膜2の一部領域を窒化シリコン膜4をマ
スクにして選択酸化して二酸化シリコン膜5を形成し、
レーザビーム15を照射しシリコン膜2を結晶性シリコ
ン膜14へ変換する。このレーザビーム15の照射はシ
リコン膜2内のシリコンを瞬間的に融解し、照射後シリ
コンは急速に再び固化する。この固化の際に、シリコン
の結晶が成長し結晶性シリコン膜14が形成される。結
晶性シリコン膜14を活性層とソース・ドレイン領域と
する薄膜トランジスタは、たんに活性層のシリコン膜の
膜厚を薄膜化させたものに比べ、高易動度の優れた電気
特性を示すことがわかっている。図4の電気特性を示す
図には、チャネルの薄膜化とレーザビーム照射をおこな
った薄膜トランジスタの特性と1000Åの活性層をも
つ従来の薄膜トランジスタの特性を記した。破線18は
活性層の薄膜を500Åとしレーザビームを照射して構
成された結晶性シリコン膜14からなる薄膜トランジス
タの電気特性で、実線16は前記の活性層1000Åの
薄膜トランジスタの電気特性を示している。活性層の薄
膜化ばかりでなく、レーザビームの照射をおこない結晶
性を改善すると易動度が大きくなり、高電圧印加時の電
気特性が著しく向上することがわかる。また活性層であ
るシリコン層の結晶化は、伝導キャリヤの電気的易動度
を高めるばかりでなく、薄膜トランジスタの温度特性を
も改善する。これは、活性層のシリコン膜の結晶化が、
キャリヤの伝導障壁となる結晶欠陥をも減少させる効果
をもたらすためである。このため、電流の活性化エネル
ギーも減少しほとんどゼロになり、薄膜トランジスタの
高温においても安定した動作が可能となる。
【0011】さらに、本発明の請求項3に関する一実施
例を示す。図5の工程において薄膜トランジスタに水素
イオン20を照射する。従来例の薄膜トランジスタへの
水素イオン照射は、活性層とソース・ドレイン両電極領
域の膜厚が同じものか、あるいは、ソース・ドレイン両
電極領域が活性層とは別の工程によって積層されたもの
に適用されたものであった。後者の別々の工程によって
積層された薄膜トランジスタにおいてはソース・ドレイ
ン両電極領域と活性層との間に生ずる欠陥や抵抗が電気
特性に悪影響をおよぼし易く望ましくない。また、島状
の両電極領域を構成するためにおこなわれるフォトリソ
グラフィー法の工程の段階での汚染物質の混入を完全に
防ぐことは困難で、混入した汚染物質が薄膜トランジス
タの信頼性を下げる原因にもなっていた。さらに、前者
の活性層と両電極領域が同じ膜厚を有する薄膜トランジ
スタにおいては、前記したように薄膜トランジスタの電
気特性を向上させるための膜厚の最適化が困難で、十分
特性を向上させられないという問題点があった。これら
に対し、図5のように一度に成膜された両電極領域と薄
膜化された活性層を有する薄膜トランジスタにおける水
素照射は、その薄膜化のために極めて単時間でかつ低パ
ワーでおこなうことができるうえに、他の汚染物質の混
入もない。活性層が厚膜の場合、水素照射による不対電
子の終端化をおこなうには10KeV近くの高パワーで
1時間以上照射する必要があった。ところが、前記した
本実施例のように200Åから700Åの最適化した活
性層の膜厚を有する薄膜トランジスタにおいては、数K
eV以下の低パワーでかつ30分程度の短時間で、十分
効果的な水素照射ができる。低パワーで照射することが
可能な場合には、薄膜トランジスタに与える照射時のダ
メージも少なく、水素イオン照射による薄膜トランジス
タの破壊を防ぎ、高歩留まりな工程となり得る。図6に
示した薄膜トランジスタの電気特性は、5KeVで30
分間水素イオンを照射することによって得られたものの
特性と、前記実施例におけるレーザビーム照射を照射し
たものの特性を示している。実線18が図2bでレーザ
ビーム15を照射した薄膜トランジスタの特性を示し、
破線19は実線18の特性を示す薄膜トランジスタに図
5の水素イオン照射をおこなった薄膜トランジスタの特
性を示している。この図6の特性比較からも明らかなよ
うに、水素イオン照射は薄膜トランジスタの電気特性を
著しく改善する。薄膜トランジスタの動作電流の増加ば
かりでなく、特にリーク電流の減少において効果がみら
れる。これは、リーク電流の原因となるドレイン電極近
傍の不対電子から構成される欠陥準位の量が水素イオン
の照射により終端化され減少したためと考えられる。こ
のリーク電流の減少により動作電流量とリーク電流量の
比として定義されるオン・オフ比が増大し、薄膜トラン
ジスタの動作許容領域を広げ、種々の高性能な応用商品
への適用を可能とする。たとえば、ハイビジョン対応の
液晶テレビの駆動素子や高精細カラー・センサーへの適
用も可能である。
例を示す。図5の工程において薄膜トランジスタに水素
イオン20を照射する。従来例の薄膜トランジスタへの
水素イオン照射は、活性層とソース・ドレイン両電極領
域の膜厚が同じものか、あるいは、ソース・ドレイン両
電極領域が活性層とは別の工程によって積層されたもの
に適用されたものであった。後者の別々の工程によって
積層された薄膜トランジスタにおいてはソース・ドレイ
ン両電極領域と活性層との間に生ずる欠陥や抵抗が電気
特性に悪影響をおよぼし易く望ましくない。また、島状
の両電極領域を構成するためにおこなわれるフォトリソ
グラフィー法の工程の段階での汚染物質の混入を完全に
防ぐことは困難で、混入した汚染物質が薄膜トランジス
タの信頼性を下げる原因にもなっていた。さらに、前者
の活性層と両電極領域が同じ膜厚を有する薄膜トランジ
スタにおいては、前記したように薄膜トランジスタの電
気特性を向上させるための膜厚の最適化が困難で、十分
特性を向上させられないという問題点があった。これら
に対し、図5のように一度に成膜された両電極領域と薄
膜化された活性層を有する薄膜トランジスタにおける水
素照射は、その薄膜化のために極めて単時間でかつ低パ
ワーでおこなうことができるうえに、他の汚染物質の混
入もない。活性層が厚膜の場合、水素照射による不対電
子の終端化をおこなうには10KeV近くの高パワーで
1時間以上照射する必要があった。ところが、前記した
本実施例のように200Åから700Åの最適化した活
性層の膜厚を有する薄膜トランジスタにおいては、数K
eV以下の低パワーでかつ30分程度の短時間で、十分
効果的な水素照射ができる。低パワーで照射することが
可能な場合には、薄膜トランジスタに与える照射時のダ
メージも少なく、水素イオン照射による薄膜トランジス
タの破壊を防ぎ、高歩留まりな工程となり得る。図6に
示した薄膜トランジスタの電気特性は、5KeVで30
分間水素イオンを照射することによって得られたものの
特性と、前記実施例におけるレーザビーム照射を照射し
たものの特性を示している。実線18が図2bでレーザ
ビーム15を照射した薄膜トランジスタの特性を示し、
破線19は実線18の特性を示す薄膜トランジスタに図
5の水素イオン照射をおこなった薄膜トランジスタの特
性を示している。この図6の特性比較からも明らかなよ
うに、水素イオン照射は薄膜トランジスタの電気特性を
著しく改善する。薄膜トランジスタの動作電流の増加ば
かりでなく、特にリーク電流の減少において効果がみら
れる。これは、リーク電流の原因となるドレイン電極近
傍の不対電子から構成される欠陥準位の量が水素イオン
の照射により終端化され減少したためと考えられる。こ
のリーク電流の減少により動作電流量とリーク電流量の
比として定義されるオン・オフ比が増大し、薄膜トラン
ジスタの動作許容領域を広げ、種々の高性能な応用商品
への適用を可能とする。たとえば、ハイビジョン対応の
液晶テレビの駆動素子や高精細カラー・センサーへの適
用も可能である。
【0012】
【発明の効果】以上説明したように本発明の薄膜トラン
ジスタの製造方法は、選択的酸化工程を利用することに
より活性層とソース・ドレイン両電極領域の膜厚の最適
化を容易にし、反転層の形成を速め両電極の抵抗を低下
させて電気的特性を飛躍的に向上させ得る効果を有する
。また、レーザビーム照射によりさらに特性を向上させ
るとともに動作可能な温度領域を広げられる。さらに、
活性層の薄膜化によって水素照射工程のパワーを下げ時
間を短縮することが可能で水素照射も効果的におこなわ
れ電気特性をさらに向上させ得るとともに、水素照射に
よるダメージを弱め薄膜トランジスタの製造歩留まりを
向上させ、リーク電流も減少させることにより、高性能
な薄膜トランジスタを必要とする種々の商品への適用も
可能となるという効果を有する。
ジスタの製造方法は、選択的酸化工程を利用することに
より活性層とソース・ドレイン両電極領域の膜厚の最適
化を容易にし、反転層の形成を速め両電極の抵抗を低下
させて電気的特性を飛躍的に向上させ得る効果を有する
。また、レーザビーム照射によりさらに特性を向上させ
るとともに動作可能な温度領域を広げられる。さらに、
活性層の薄膜化によって水素照射工程のパワーを下げ時
間を短縮することが可能で水素照射も効果的におこなわ
れ電気特性をさらに向上させ得るとともに、水素照射に
よるダメージを弱め薄膜トランジスタの製造歩留まりを
向上させ、リーク電流も減少させることにより、高性能
な薄膜トランジスタを必要とする種々の商品への適用も
可能となるという効果を有する。
【図1】本発明の薄膜トランジスタの製造方法の請求項
1に係る一実施例を示す工程順断面図。
1に係る一実施例を示す工程順断面図。
【図2】本発明の薄膜トランジスタの製造方法の請求項
2に係る一実施例を示す工程順断面図。
2に係る一実施例を示す工程順断面図。
【図3】本発明の薄膜トランジスタの製造方法の請求項
1にもとづく工程により製作した薄膜トランジスタの電
気的特性図。
1にもとづく工程により製作した薄膜トランジスタの電
気的特性図。
【図4】本発明の薄膜トランジスタの製造方法の請求項
2にもとづく工程により製作した薄膜トランジスタの電
気的特性図。
2にもとづく工程により製作した薄膜トランジスタの電
気的特性図。
【図5】本発明の薄膜トランジスタの製造方法の請求項
3にかかる一実施例を示す工程断面図。
3にかかる一実施例を示す工程断面図。
【図6】本発明の薄膜トランジスタの製造方法の請求項
3にもとづく工程により製作した薄膜トランジスタの電
気的特性図。
3にもとづく工程により製作した薄膜トランジスタの電
気的特性図。
【図7】従来の薄膜トランジスタの製造方法の一実施例
を示す工程順断面図。
を示す工程順断面図。
1 絶縁性基体
2 シリコン膜
3 多結晶シリコン膜
4 窒化シリコン膜
5 二酸化シリコン膜
6 多結晶シリコン薄膜
7 ゲート酸化膜
8 多結晶シリコン薄膜
9 ソース電極領域
10 ドレイン電極領域
11 アルミ配線
12 ゲート電極
13 保護膜
14 結晶性シリコン膜
15 レーザビーム
20 水素イオン
21 石英基板
22 シリコン薄膜
23 層間絶縁膜
24 ゲート絶縁膜
Claims (3)
- 【請求項1】絶縁性基体上にMOS型電界効果トランジ
スタを形成する薄膜トランジスタの製造方法において、
活性層となる薄膜半導体層を選択酸化して700Å以下
の膜厚にする工程とを含むことを特徴とする薄膜トラン
ジスタの製造方法。 - 【請求項2】請求項1記載の薄膜トランジスタの製造方
法において、前記活性層となる薄膜半導体層にレーザ照
射し加熱する工程を含むことを特徴とする薄膜トランジ
スタの製造方法。 - 【請求項3】請求項1記載の薄膜トランジスタの製造方
法において、前記活性層となる薄膜半導体層に水素イオ
ンを注入する工程を含むことを特徴とする薄膜トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7925691A JPH04313272A (ja) | 1991-04-11 | 1991-04-11 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7925691A JPH04313272A (ja) | 1991-04-11 | 1991-04-11 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04313272A true JPH04313272A (ja) | 1992-11-05 |
Family
ID=13684775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7925691A Pending JPH04313272A (ja) | 1991-04-11 | 1991-04-11 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04313272A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656825A (en) * | 1994-06-14 | 1997-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having crystalline semiconductor layer obtained by irradiation |
| US6337232B1 (en) | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region |
| US6797550B2 (en) | 2001-12-21 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6911358B2 (en) | 2001-12-28 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US6979605B2 (en) | 2001-11-30 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a semiconductor device using a marker on an amorphous semiconductor film to selectively crystallize a region with a laser light |
| US7050878B2 (en) | 2001-11-22 | 2006-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductror fabricating apparatus |
| US7133737B2 (en) | 2001-11-30 | 2006-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer |
| US7214573B2 (en) | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
-
1991
- 1991-04-11 JP JP7925691A patent/JPH04313272A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940690A (en) * | 1994-06-14 | 1999-08-17 | Kusumoto; Naoto | Production method for a thin film semiconductor device with an alignment marker made out of the same layer as the active region |
| US6541795B2 (en) | 1994-06-14 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device and production method for the same |
| US5656825A (en) * | 1994-06-14 | 1997-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having crystalline semiconductor layer obtained by irradiation |
| US6337232B1 (en) | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region |
| US7439115B2 (en) | 2001-11-22 | 2008-10-21 | Semiconductor Eneregy Laboratory Co., Ltd. | Semiconductor fabricating apparatus |
| US7050878B2 (en) | 2001-11-22 | 2006-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductror fabricating apparatus |
| US7588974B2 (en) | 2001-11-30 | 2009-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer |
| US6979605B2 (en) | 2001-11-30 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a semiconductor device using a marker on an amorphous semiconductor film to selectively crystallize a region with a laser light |
| US7133737B2 (en) | 2001-11-30 | 2006-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer |
| US7510920B2 (en) | 2001-11-30 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a thin film transistor that uses a pulse oscillation laser crystallize an amorphous semiconductor film |
| US7560397B2 (en) | 2001-12-11 | 2009-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and method of manufacturing a semiconductor device |
| US7214573B2 (en) | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
| US6797550B2 (en) | 2001-12-21 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US7319055B2 (en) | 2001-12-21 | 2008-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device utilizing crystallization of semiconductor region with laser beam |
| US7129121B2 (en) | 2001-12-28 | 2006-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US6911358B2 (en) | 2001-12-28 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7635883B2 (en) | 2001-12-28 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731056B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3841598B2 (ja) | 半導体素子の製造方法 | |
| JPH0523055B2 (ja) | ||
| US5015593A (en) | Method of manufacturing semiconductor device | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| JPH04313272A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08250713A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JP2001185548A (ja) | 半導体装置およびその製造方法 | |
| JPH04276662A (ja) | 半導体装置の製造方法 | |
| JP4541489B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2002299590A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| US5391509A (en) | Method of manufacturing a semiconductor device forming a high concentration impurity region through a CVD insulating film | |
| JP3277910B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4387477B2 (ja) | 半導体素子の製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JP4321828B2 (ja) | 半導体装置の作製方法 | |
| JP2842505B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP3413699B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01112755A (ja) | 半導体装置の製造方法 | |
| JPS6346776A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05299349A (ja) | Soi基板の製造方法 | |
| JPS63226070A (ja) | Misトランジスタ | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JP2000349293A (ja) | Mos型薄膜トランジスタおよびその製造方法 |