JPH04313273A - マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置 - Google Patents
マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置Info
- Publication number
- JPH04313273A JPH04313273A JP3104815A JP10481591A JPH04313273A JP H04313273 A JPH04313273 A JP H04313273A JP 3104815 A JP3104815 A JP 3104815A JP 10481591 A JP10481591 A JP 10481591A JP H04313273 A JPH04313273 A JP H04313273A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- display device
- tft
- film semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は、マイクロクリスタルシリコン（
以下μＣ−Ｓｉと表示する。）薄膜を具備した半導体装
置及び該半導体装置を有する表示装置、ディスプレイ、
さらには空間変調素子、ハイビジョン等に関する。
以下μＣ−Ｓｉと表示する。）薄膜を具備した半導体装
置及び該半導体装置を有する表示装置、ディスプレイ、
さらには空間変調素子、ハイビジョン等に関する。
【０００２】
【従来技術】アモルファスシリコン（ａ−Ｓｉ）や多結
晶シリコン（ｐｏｌｙ−Ｓｉ）を用いたＴＦＴ（ｔｈｉ
ｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）は、ファク
シミリ、液晶表示装置等、各種ＯＡ機器に汎用されてい
る。 たとえば、液晶ディスプレイ用で使われているアクティ
ブマトリックス素子には、母材としてａ−Ｓｉを用いた
ＴＦＴが主に使われていることが「ＩＤＲＣ ’８８
ＰＰ５６〜５８，Ｏｃｔ．１９８８」に、またｐｏ
ｌｙ−Ｓｉ ＴＦＴを一体化したものについては、「
ＳＩＤ ’８９ Ｄｉｇｅｓｔ ＰＰ２３８
〜２４１，Ｍａｙ，１９８９」に記載がある。この種、
液晶表示装置においては、ａ−Ｓｉ ＴＦＴを用いたア
クティブマトリックスは成膜温度が２５０℃前後という
温度プロセスで、主に安価なガラス上に形成されていた
が、モビリティが低いため、（０．１〜１ｃｍ２／ｖ・
ｓｅｃ）、高品質ディスプレイ用の周辺駆動回路への適
用には困難であった。一方、モビリティが高いｐｏｌｙ
−Ｓｉ ＴＦＴ（〜１００ｃｍ２／ｖ・ｓｅｃ）の場合
、プロセス温度が１０００℃と高いため、安価なガラス
あるいはプラスチックスは使用不可能であり、低コスト
化に難があった。 したがって、表示装置にＴＦＴを使った場合、次のよう
な組合せとなっている。
晶シリコン（ｐｏｌｙ−Ｓｉ）を用いたＴＦＴ（ｔｈｉ
ｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）は、ファク
シミリ、液晶表示装置等、各種ＯＡ機器に汎用されてい
る。 たとえば、液晶ディスプレイ用で使われているアクティ
ブマトリックス素子には、母材としてａ−Ｓｉを用いた
ＴＦＴが主に使われていることが「ＩＤＲＣ ’８８
ＰＰ５６〜５８，Ｏｃｔ．１９８８」に、またｐｏ
ｌｙ−Ｓｉ ＴＦＴを一体化したものについては、「
ＳＩＤ ’８９ Ｄｉｇｅｓｔ ＰＰ２３８
〜２４１，Ｍａｙ，１９８９」に記載がある。この種、
液晶表示装置においては、ａ−Ｓｉ ＴＦＴを用いたア
クティブマトリックスは成膜温度が２５０℃前後という
温度プロセスで、主に安価なガラス上に形成されていた
が、モビリティが低いため、（０．１〜１ｃｍ２／ｖ・
ｓｅｃ）、高品質ディスプレイ用の周辺駆動回路への適
用には困難であった。一方、モビリティが高いｐｏｌｙ
−Ｓｉ ＴＦＴ（〜１００ｃｍ２／ｖ・ｓｅｃ）の場合
、プロセス温度が１０００℃と高いため、安価なガラス
あるいはプラスチックスは使用不可能であり、低コスト
化に難があった。 したがって、表示装置にＴＦＴを使った場合、次のよう
な組合せとなっている。
【表１】
そのため、プラスチック基板上に低温で形成でき、かつ
ａ−Ｓｉよりもモビリティ（ｍｏｂｉｌｉｔｙ）が高く
、ｐｏｌｙ−Ｓｉに近いモビリティをもつＴＦＴの出現
が強く望まれている。
ａ−Ｓｉよりもモビリティ（ｍｏｂｉｌｉｔｙ）が高く
、ｐｏｌｙ−Ｓｉに近いモビリティをもつＴＦＴの出現
が強く望まれている。
【０００３】
【目的】本発明の目的は、低コスト基板であり、フレキ
シブルなプラスチック基板上に低温で形成でき、かつａ
−Ｓｉよりもモビリティが高く、ｐｏｌｙ−Ｓｉに近い
またはそれ以上のモビリティをもつμＣ−Ｓｉ薄膜半導
体装置（μＣ−Ｓｉ ＴＦＴ）および該半導体装置を
具備した高速スイッチングが可能な液晶表示装置、換言
すれば高品質ディスプレイ装置の提供にある。
シブルなプラスチック基板上に低温で形成でき、かつａ
−Ｓｉよりもモビリティが高く、ｐｏｌｙ−Ｓｉに近い
またはそれ以上のモビリティをもつμＣ−Ｓｉ薄膜半導
体装置（μＣ−Ｓｉ ＴＦＴ）および該半導体装置を
具備した高速スイッチングが可能な液晶表示装置、換言
すれば高品質ディスプレイ装置の提供にある。
【０００４】
【構成】本発明の第１は、プラスチック基板上に、μＣ
−Ｓｉを具備したことを特徴とする薄膜半導体装置に関
する。本発明の第２は前記μＣ−Ｓｉ ＴＦＴを具備
したことを特徴とする液晶表示装置に関する。
−Ｓｉを具備したことを特徴とする薄膜半導体装置に関
する。本発明の第２は前記μＣ−Ｓｉ ＴＦＴを具備
したことを特徴とする液晶表示装置に関する。
【０００５】前記μＣ−Ｓｉ薄膜を形成するには、（１
） ＥＣＲ法（電子サイクロトロン共鳴法）において水
素希釈度を高くする、（２） ＥＣＲ法とエキシマレー
ザを併用する、（３） エキシマレーザ単独の場合、後
で表面アニールをほどこす、などの方法が例示できる。 プラスチックフィルム基板としては、ポリエチレンテレ
フタレート、ポリメチルメタクリレート、ポリカーボネ
ート、ポリエーテルサルフォン、ポリアリレートなどの
ようなポリマー基板が挙げられる。
） ＥＣＲ法（電子サイクロトロン共鳴法）において水
素希釈度を高くする、（２） ＥＣＲ法とエキシマレー
ザを併用する、（３） エキシマレーザ単独の場合、後
で表面アニールをほどこす、などの方法が例示できる。 プラスチックフィルム基板としては、ポリエチレンテレ
フタレート、ポリメチルメタクリレート、ポリカーボネ
ート、ポリエーテルサルフォン、ポリアリレートなどの
ようなポリマー基板が挙げられる。
【０００６】以下、添付図面を参照しながら説明する。
図１は、本発明のμＣ−Ｓｉ ＴＦＴの作製法の一例
を示すフロー図、図２は、ＴＦＴ駆動液晶パネルの概略
図、図３は、図２のＴＦＴパネル部及び周辺駆動部ＴＦ
Ｔの断面図である。本発明のμＣ−Ｓｉ ＴＦＴの作
製法の一例を図１のフローに沿って説明する。 （ａ）プラスチックフィルム基板１上にＣｒ等のゲート
電極２を形成する。この場合、下地層として必要に応じ
てＳｉＯ２層を形成しておいてもよい。 （ｂ）ゲート絶縁膜３を形成する。 （ｃ）アンドープμＣ−Ｓｉ４をまず形成し、次にオー
ミックコンタクト用ｎ（＋）−μＣ−Ｓｉ５を連続形成
する。 （ｄ）所定形状に加工し、μＣ−Ｓｉ層６を形成する。 （ｅ）メタル配線７，８を形成する。このときソース・
ドレイン間のｎ（＋）層も同時にエッチングする。最後
にパッシベーション層９を形成して完成する。 なお、図中１０はゲート・ドライバー、１１はドレイン
・ドライバー、１２はＴＦＴパネル（１９２０×４８０
画素）、１３は画素電極である。前記（ａ）〜（ｅ）の
工程は、全て室温で行っており、プラスチックフィルム
でも従来ａ−Ｓｉ膜でしか形成できなかったＴＦＴが可
能となるばかりか、得られたＴＦＴの特性はＴＦＴにμ
Ｃ−Ｓｉを用いているため、ａ−Ｓｉよりは高い移動度
を有し、ｐｏｌｙ−Ｓｉ並みの高速なＴＦＴが実現でき
ている。これは、ＥＣＲ法および／またはエキシマレー
ザー法を用いた製法による特有の効果のために、実現可
能となる。モビリティでいうとａ−Ｓｉで０．０１〜１
ｃｍ２／ｖ・ｓｅｃ、ｐｏｌｙ−Ｓｉで１００〜であり
、μＣ−Ｓｉで１〜１００ｃｍ２／ｖ・ｓｅｃと広く、
製膜条件によってはｐｏｌｙ−Ｓｉを上まわるものも実
現できる。ＥＣＲ法は、サイクロトン共鳴を用いている
ため、低温（１００℃以下）でａ−Ｓｉを形成できるが
、ＥＣＲ法を用いる前記（ｃ）工程時、水素希釈量をふ
やし、マイクロ並パワーを高くしてやることでアンドー
プ〜ドープ層まで自在に製膜でき、このとき結晶をとも
なったμＣ−Ｓｉが実現できる。さらにエキシマレーザ
（波長１９３〜３５０ｎｍ）を用いることで、ＥＣＲ中
のラジカルの励起が促がされ、より高効率な製膜が可能
となる。又、エキシマレーザー単独でもＳｉ２Ｈ６，Ｓ
ｉ３Ｈ８ガスを分解、製膜できるため、同じようなμＣ
−Ｓｉの形成が可能となる。エキシマレーザーはＡｒＦ
にかぎらず、ＥＣＲと併用する場合には１９３ｎｍ（Ａ
ｒＦ）〜３５１ｎｍ（ＸｅＦ）まで使用可能である。エ
キシマレーザー単独の場合には、ａ−Ｓｉ膜形成では、
１９３（ＡｒＦ）〜２４１ｎｍ（ＫｒＦ）の波長で形成
可能である。なお、エキシマレーザー単独の場合、後で
表面アニールをほどこすとよい。作成したμＣ−Ｓｉ膜
はρＤ＝１／１０７（１／Ω・ｃｍ）、ρＰ＝１／１０
４（１／Ω・ｃｍ）（ａｔ ５５０ｎｍ）となり、ド
ーピング膜ではρＰ≒ρＤ＝１／１０２〜１／１００（
１／Ω・ｃｍ）となり、高い導電性を示している。この
膜の特徴は第１に、フォトコン性がなく、都合が良く、
たとえば表示装置としてのＴＦＴは煩雑に光があたるが
、光によるＴＦＴのしきい値電圧、ｏｎ電流値、ｏｆｆ
電流値の変化を抑えることができる。第２に高い導電率
、高い移動度を示し、高速駆動に適する。第３に、イオ
ン注入＋エキシマレーザーによる活性化によって、しき
い値制御が可能である。
を示すフロー図、図２は、ＴＦＴ駆動液晶パネルの概略
図、図３は、図２のＴＦＴパネル部及び周辺駆動部ＴＦ
Ｔの断面図である。本発明のμＣ−Ｓｉ ＴＦＴの作
製法の一例を図１のフローに沿って説明する。 （ａ）プラスチックフィルム基板１上にＣｒ等のゲート
電極２を形成する。この場合、下地層として必要に応じ
てＳｉＯ２層を形成しておいてもよい。 （ｂ）ゲート絶縁膜３を形成する。 （ｃ）アンドープμＣ−Ｓｉ４をまず形成し、次にオー
ミックコンタクト用ｎ（＋）−μＣ−Ｓｉ５を連続形成
する。 （ｄ）所定形状に加工し、μＣ−Ｓｉ層６を形成する。 （ｅ）メタル配線７，８を形成する。このときソース・
ドレイン間のｎ（＋）層も同時にエッチングする。最後
にパッシベーション層９を形成して完成する。 なお、図中１０はゲート・ドライバー、１１はドレイン
・ドライバー、１２はＴＦＴパネル（１９２０×４８０
画素）、１３は画素電極である。前記（ａ）〜（ｅ）の
工程は、全て室温で行っており、プラスチックフィルム
でも従来ａ−Ｓｉ膜でしか形成できなかったＴＦＴが可
能となるばかりか、得られたＴＦＴの特性はＴＦＴにμ
Ｃ−Ｓｉを用いているため、ａ−Ｓｉよりは高い移動度
を有し、ｐｏｌｙ−Ｓｉ並みの高速なＴＦＴが実現でき
ている。これは、ＥＣＲ法および／またはエキシマレー
ザー法を用いた製法による特有の効果のために、実現可
能となる。モビリティでいうとａ−Ｓｉで０．０１〜１
ｃｍ２／ｖ・ｓｅｃ、ｐｏｌｙ−Ｓｉで１００〜であり
、μＣ−Ｓｉで１〜１００ｃｍ２／ｖ・ｓｅｃと広く、
製膜条件によってはｐｏｌｙ−Ｓｉを上まわるものも実
現できる。ＥＣＲ法は、サイクロトン共鳴を用いている
ため、低温（１００℃以下）でａ−Ｓｉを形成できるが
、ＥＣＲ法を用いる前記（ｃ）工程時、水素希釈量をふ
やし、マイクロ並パワーを高くしてやることでアンドー
プ〜ドープ層まで自在に製膜でき、このとき結晶をとも
なったμＣ−Ｓｉが実現できる。さらにエキシマレーザ
（波長１９３〜３５０ｎｍ）を用いることで、ＥＣＲ中
のラジカルの励起が促がされ、より高効率な製膜が可能
となる。又、エキシマレーザー単独でもＳｉ２Ｈ６，Ｓ
ｉ３Ｈ８ガスを分解、製膜できるため、同じようなμＣ
−Ｓｉの形成が可能となる。エキシマレーザーはＡｒＦ
にかぎらず、ＥＣＲと併用する場合には１９３ｎｍ（Ａ
ｒＦ）〜３５１ｎｍ（ＸｅＦ）まで使用可能である。エ
キシマレーザー単独の場合には、ａ−Ｓｉ膜形成では、
１９３（ＡｒＦ）〜２４１ｎｍ（ＫｒＦ）の波長で形成
可能である。なお、エキシマレーザー単独の場合、後で
表面アニールをほどこすとよい。作成したμＣ−Ｓｉ膜
はρＤ＝１／１０７（１／Ω・ｃｍ）、ρＰ＝１／１０
４（１／Ω・ｃｍ）（ａｔ ５５０ｎｍ）となり、ド
ーピング膜ではρＰ≒ρＤ＝１／１０２〜１／１００（
１／Ω・ｃｍ）となり、高い導電性を示している。この
膜の特徴は第１に、フォトコン性がなく、都合が良く、
たとえば表示装置としてのＴＦＴは煩雑に光があたるが
、光によるＴＦＴのしきい値電圧、ｏｎ電流値、ｏｆｆ
電流値の変化を抑えることができる。第２に高い導電率
、高い移動度を示し、高速駆動に適する。第３に、イオ
ン注入＋エキシマレーザーによる活性化によって、しき
い値制御が可能である。
【０００７】
【実施例】実施例１
プラスチックフィルム（ＰＥＴ：ポリエチレンテレフタ
レートまたはＰＥＳ：ポリエーテルスルホン）上にＥＣ
Ｒ法でＳｉＨ４／Ｏ２＝０．３，１ｍｔｏｒｒ，ｒ．ｔ
で１０００ÅＳｉＯ２形成後、真空蒸着法によりＣｒを
１０００Å蒸着する。その後、ＣＣｌ４／Ｏ２＝１，１
０ｔｏｒｒ，１００ＷでＣｒを所定形状にエッチングす
る。 その後、Ｃｒのエッチング前に形成していたレジスト（
ＯＦＰＲ）をＯ２プラズマ７０ＳＣＣＭ，３００Ｗで除
去する。その後、ＳｉＨ４／Ｎ２＝０．６，０．３ｍｔ
ｏｒｒ，３００Ｗで２０００Å堆積して、ＳｉＮｘをゲ
ート絶縁膜とする。同じくレジストパターンにより、Ｓ
ｉＮｘを所定形状にエッチング後、レジスト除去を行う
。次にＥＣＲ法でＳｉＨ４ １０ＳＣＣＭ，１ｍｔｏ
ｒｒ，ｒ．ｔで１μｍのａ−Ｓｉを形成し、つづいてＰ
Ｈ３／ＳｉＨ４＝０．１％で他は同一条件でｎ（＋）層
を１００Å形成する。その後、ソース・ドレイン間のｎ
（＋）層をＳＦ６＋Ｏ２ガス系でエッチングして除去後
、ゲート絶縁膜と同一形成条件でパッシベーション層を
厚さ１μｍ形成して完成する。 実施例２ ＰＭＭＡ（ポリメチルメタクリレート）上にＥＣＲ法に
よりＳｉＯ２を形成する（条件は、前述の実施例１と同
じ）。さらにＥＢ蒸着によりＣｒを１０００Å形成し、
所定形状にエッチングする。その後ＳｉＨ４／Ｎ２＝０
．６，０．３ｍｔｏｒｒ ３００Ｗで２０００Å堆積
してＳｉＮｘを形成する。次にエキシマレーザー（Ａｒ
Ｆ、波長１９３ｎｍ）を用いて、Ｈ２：１００ＳＣＣＭ
Ｓｉ２Ｈ６ １ＳＣＣＭ、圧力１０ｔｏｒｒ、１
００ｍＪ／ｃｍ２、ショット数、１０〜１０２ｓｈｏｔ
にて、ａ−Ｓｉ膜を約１０００Å形成する。ここで更に
、ガスを流さず１／１０５ｔｏｒｒの高真空下で表面に
エキシマレーザー光（条件１００ｍＪ／ｃｍ２，１０ｓ
ｈｏｔ）を照射し、μｃ化をはかる。さらにＰＨ３（１
％，Ｈｅベース）ガスを導入してＳｉ２Ｈ６は同じ条件
でｎ（＋）層を形成する。それ以降は実施例１と同一条
件にて形成する。実施例３〔図１の（ｃ）の工程に限定
する。他のプロセスは実施例１と同じ〕ＥＣＲ装置にお
いて、Ｈ２：１０ＳＣＣＭ，ＳｉＨ４ １ＳＣＣＭ，
圧力０．１ｍｔｏｒｒで放電を立てると同時にＡｒＦ（
１９３ｎｍ）３００ｍＪ／ｃｍ２のエキシマレーザーを
基板に平行に近接して照射することでＳｉラジカルの生
成効率をｕｐした。ｎ（＋）はＨ２：１０ＳＣＣＭ，Ｓ
ｉＨ４：１ＳＣＣＭ，ＰＨ３（１％，Ｈｅベース）：１
ＳＣＣＭで形成し、以降は実施例１と同一条件で形成し
た。
レートまたはＰＥＳ：ポリエーテルスルホン）上にＥＣ
Ｒ法でＳｉＨ４／Ｏ２＝０．３，１ｍｔｏｒｒ，ｒ．ｔ
で１０００ÅＳｉＯ２形成後、真空蒸着法によりＣｒを
１０００Å蒸着する。その後、ＣＣｌ４／Ｏ２＝１，１
０ｔｏｒｒ，１００ＷでＣｒを所定形状にエッチングす
る。 その後、Ｃｒのエッチング前に形成していたレジスト（
ＯＦＰＲ）をＯ２プラズマ７０ＳＣＣＭ，３００Ｗで除
去する。その後、ＳｉＨ４／Ｎ２＝０．６，０．３ｍｔ
ｏｒｒ，３００Ｗで２０００Å堆積して、ＳｉＮｘをゲ
ート絶縁膜とする。同じくレジストパターンにより、Ｓ
ｉＮｘを所定形状にエッチング後、レジスト除去を行う
。次にＥＣＲ法でＳｉＨ４ １０ＳＣＣＭ，１ｍｔｏ
ｒｒ，ｒ．ｔで１μｍのａ−Ｓｉを形成し、つづいてＰ
Ｈ３／ＳｉＨ４＝０．１％で他は同一条件でｎ（＋）層
を１００Å形成する。その後、ソース・ドレイン間のｎ
（＋）層をＳＦ６＋Ｏ２ガス系でエッチングして除去後
、ゲート絶縁膜と同一形成条件でパッシベーション層を
厚さ１μｍ形成して完成する。 実施例２ ＰＭＭＡ（ポリメチルメタクリレート）上にＥＣＲ法に
よりＳｉＯ２を形成する（条件は、前述の実施例１と同
じ）。さらにＥＢ蒸着によりＣｒを１０００Å形成し、
所定形状にエッチングする。その後ＳｉＨ４／Ｎ２＝０
．６，０．３ｍｔｏｒｒ ３００Ｗで２０００Å堆積
してＳｉＮｘを形成する。次にエキシマレーザー（Ａｒ
Ｆ、波長１９３ｎｍ）を用いて、Ｈ２：１００ＳＣＣＭ
Ｓｉ２Ｈ６ １ＳＣＣＭ、圧力１０ｔｏｒｒ、１
００ｍＪ／ｃｍ２、ショット数、１０〜１０２ｓｈｏｔ
にて、ａ−Ｓｉ膜を約１０００Å形成する。ここで更に
、ガスを流さず１／１０５ｔｏｒｒの高真空下で表面に
エキシマレーザー光（条件１００ｍＪ／ｃｍ２，１０ｓ
ｈｏｔ）を照射し、μｃ化をはかる。さらにＰＨ３（１
％，Ｈｅベース）ガスを導入してＳｉ２Ｈ６は同じ条件
でｎ（＋）層を形成する。それ以降は実施例１と同一条
件にて形成する。実施例３〔図１の（ｃ）の工程に限定
する。他のプロセスは実施例１と同じ〕ＥＣＲ装置にお
いて、Ｈ２：１０ＳＣＣＭ，ＳｉＨ４ １ＳＣＣＭ，
圧力０．１ｍｔｏｒｒで放電を立てると同時にＡｒＦ（
１９３ｎｍ）３００ｍＪ／ｃｍ２のエキシマレーザーを
基板に平行に近接して照射することでＳｉラジカルの生
成効率をｕｐした。ｎ（＋）はＨ２：１０ＳＣＣＭ，Ｓ
ｉＨ４：１ＳＣＣＭ，ＰＨ３（１％，Ｈｅベース）：１
ＳＣＣＭで形成し、以降は実施例１と同一条件で形成し
た。
【０００８】
【効果】本発明のμＣ−Ｓｉ ＴＦＴは、低温成膜が
可能であり、得られたμＣ−Ｓｉ膜はフォトコン性がな
く、また高い導電率、高い移動度を示し、高速駆動に適
しており、さらにその作製時、イオン注入＋エキシマレ
ーザーによる活性化によってしきい値を制御することが
可能である。また、前記μＣ−Ｓｉ ＴＦＴを具備し
た液晶表示装置は、該μＣ−Ｓｉ ＴＦＴがフォトコ
ン性がないため、表示装置としてのＴＦＴは煩繁に光が
あたるが、光によるＴＦＴのしきい値電圧、ｏｎ電流値
、ｏｆｆ電流値の変化を抑えることができ、さらに高導
電率、高移動度を示すので、高速ｓｗｉｔｃｈｉｎｇを
可能にする。
可能であり、得られたμＣ−Ｓｉ膜はフォトコン性がな
く、また高い導電率、高い移動度を示し、高速駆動に適
しており、さらにその作製時、イオン注入＋エキシマレ
ーザーによる活性化によってしきい値を制御することが
可能である。また、前記μＣ−Ｓｉ ＴＦＴを具備し
た液晶表示装置は、該μＣ−Ｓｉ ＴＦＴがフォトコ
ン性がないため、表示装置としてのＴＦＴは煩繁に光が
あたるが、光によるＴＦＴのしきい値電圧、ｏｎ電流値
、ｏｆｆ電流値の変化を抑えることができ、さらに高導
電率、高移動度を示すので、高速ｓｗｉｔｃｈｉｎｇを
可能にする。
【図１】本発明のμＣ−Ｓｉ薄膜半導体装置の作製法の
一例を示すフロー図である。
一例を示すフロー図である。
【図２】本発明のμＣ−Ｓｉ薄膜半導体装置を具備した
ＴＦＴ駆動液晶パネルの概略図である。
ＴＦＴ駆動液晶パネルの概略図である。
【図３】図２に示す概略図のＴＦＴパネル部及び周辺駆
動部ＴＦＴの断面である。
動部ＴＦＴの断面である。
１ プラスチックフィルム基板
２ ゲート電極
３ ゲート絶縁膜
４ アンドープμＣ−Ｓｉ膜
５ ｎ（＋）−μＣ−Ｓｉ膜
６ μＣ−Ｓｉ膜
７ メタル配線
８ メタル配線
９ パッシベーション膜
１０ ゲート・ドライバー
１１ ドレイン・ドライバー
１２ ＴＦＴパネル（１９２０×４８０画素）１３
画素電極
画素電極
Claims (2)
- 【請求項１】 プラスチック基板上に、マイクロクリ
スタルシリコン層を具備したことを特徴とする薄膜半導
体装置。 - 【請求項２】 請求項１記載のマイクロクリスタルシ
リコン薄膜半導体装置を具備したことを特徴とする液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3104815A JPH04313273A (ja) | 1991-04-10 | 1991-04-10 | マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3104815A JPH04313273A (ja) | 1991-04-10 | 1991-04-10 | マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04313273A true JPH04313273A (ja) | 1992-11-05 |
Family
ID=14390908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3104815A Pending JPH04313273A (ja) | 1991-04-10 | 1991-04-10 | マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04313273A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610737A (en) * | 1994-03-07 | 1997-03-11 | Kabushiki Kaisha Toshiba | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon |
| WO1997022141A1 (en) * | 1995-12-14 | 1997-06-19 | Seiko Epson Corporation | Method of manufacturing thin film semiconductor device, and thin film semiconductor device |
| KR100286464B1 (ko) * | 1997-03-25 | 2001-05-02 | 포만 제프리 엘 | 플라스틱 기판 상에 제조된 박막 트랜지스터 |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US7462519B2 (en) | 1994-12-27 | 2008-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method of fabricating same, and, electrooptical device |
| WO2010119689A1 (ja) * | 2009-04-17 | 2010-10-21 | シャープ株式会社 | 半導体装置およびその製造方法 |
-
1991
- 1991-04-10 JP JP3104815A patent/JPH04313273A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610737A (en) * | 1994-03-07 | 1997-03-11 | Kabushiki Kaisha Toshiba | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon |
| US7462519B2 (en) | 1994-12-27 | 2008-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method of fabricating same, and, electrooptical device |
| US7468526B2 (en) | 1994-12-27 | 2008-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method of fabricating same, and electrooptical device |
| US7504660B2 (en) | 1994-12-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method of fabricating same, and, electrooptical device |
| US8466469B2 (en) * | 1994-12-27 | 2013-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having pair of flexible substrates |
| WO1997022141A1 (en) * | 1995-12-14 | 1997-06-19 | Seiko Epson Corporation | Method of manufacturing thin film semiconductor device, and thin film semiconductor device |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US6660572B2 (en) | 1995-12-14 | 2003-12-09 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| KR100286464B1 (ko) * | 1997-03-25 | 2001-05-02 | 포만 제프리 엘 | 플라스틱 기판 상에 제조된 박막 트랜지스터 |
| WO2010119689A1 (ja) * | 2009-04-17 | 2010-10-21 | シャープ株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794673B2 (en) | Plastic substrate for a semiconductor thin film | |
| CN100524817C (zh) | 半导体膜,半导体器件,和制造方法 | |
| JP4667523B2 (ja) | 半導体装置及びその作製方法 | |
| US11355519B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| US10916662B2 (en) | Oxide thin film transistor, array substrate, and preparation methods thereof | |
| Chung et al. | Enhancement of a-IGZO TFT device performance using a clean interface process via etch-stopper nano-layers | |
| JP3122177B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2002083805A (ja) | 半導体装置およびその作製方法 | |
| JPH04313273A (ja) | マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置 | |
| US6861338B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP4450900B2 (ja) | 半導体装置の作製方法 | |
| JP4610080B2 (ja) | 半導体装置の作製方法 | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| WO2001061760A1 (en) | Method of manufacturing thin-film transistor, and liquid-crystal display | |
| JP2001326364A (ja) | 半導体装置及びその作製方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN106887386A (zh) | 准分子激光退火制备桥式沟道多晶硅薄膜的方法 | |
| JP4304374B2 (ja) | トップゲート型薄膜トランジスタ | |
| CN1265428C (zh) | 一种制作薄膜晶体管的方法 | |
| Yang et al. | Self-aligned gate and source drain contacts in inverted-staggered a-Si: H thin-film transistors fabricated using selective area silicon PECVD | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001223219A (ja) | 半導体装置の作製方法 | |
| JP3613221B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4248987B2 (ja) | アレイ基板の製造方法 |