JPH04313276A - 半導体歪ゲージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ゲージ素子の有するピ
エゾ抵抗効果を利用して圧縮力の検出を行う半導体圧力
センサに用いられる半導体歪ゲージに係り、特に該ゲー
ジ素子をＳｉ単結晶基板に高不純物濃度領域として形成
する半導体歪ゲージに関する。

【０００２】

【従来の技術】従来の圧力センサとしては、加えられた
圧縮力に対応して生ずる起歪体の歪みを、接着剤を用い
て起歪体に複数個貼付し、ホイートストンブリッジ回路
を形成するよう電気的に結線した歪ゲージに伝達し、こ
の歪ゲージの抵抗変化に基づき生じる電圧出力の大きさ
を検出するように構成されていた。それに用いられる歪
ゲージも近年においてはシリコン（Ｓｉｌｉｃｏｎ，　
以下Ｓｉとする）　を中心とした半導体単結晶よりなる
半導体歪ゲージが主流を占めるようになってきた。しか
し、半導体歪ゲージを接着剤を用いて起歪体に複数個貼
付してホイートストンブリッジ回路を形成するよう結線
してなる半導体圧力センサは、その製造にあたり特に貼
付に際して複雑で高いノウハウを要することから、特性
のバラツキが大きくコスト高となり、また貼付に用いら
れる接着剤はクリープ、ヒステリシス等の悪影響を招く
上に歪みの伝達を確実になさず、半導体圧力センサの信
頼性を著しく低減させるという欠点があった。そこで、
半導体圧力センサに用いられる半導体歪ゲージを、Ｓｉ
単結晶基板中に不純物をドープすることにより形成する
ことが行われてきた。

【０００３】図２は従来のダイヤフラム型の半導体圧力
センサに用いられる半導体歪ゲージの構成例を示す。入
力電極、出力電極は省略している。同図に示すように半
導体歪ゲージ１１は、単結晶Ｓｉの一部を薄く加工（数
十μｍ）したＳｉ単結晶基板からなる受圧ダイヤフラム
１２に、不純物をドープして一体的にゲージ素子１３が
形成されている。このゲージ素子１３はｎ型のＳｉ単結
晶基板にイオン注入法や拡散法等を用いて、ボロン等の
ｐ型の不純物がドープされて形成されている。受圧ダイ
ヤフラム１２は支持部１４に接合されている。また、こ
の逆に、ゲージ素子１３はｐ型のＳｉ単結晶基板にｎ型
の不純物がドープされて形成される場合もある。

【０００４】受圧ダイヤフラム１２の圧導入部１２ａに
圧導入口１２ｂより気体や液体が導入され、受けた圧力
により生ずる歪みを、ゲージ素子１３の抵抗変化から測
定する。圧導入部１２ａで受けた圧力によりダイヤフラ
ム１２が変形し、ダイヤフラム１２に形成されるゲージ
素子１３にも応力が発生する。この応力による抵抗率変
化によって電気抵抗が変化するという半導体素子のピエ
ゾ抵抗効果、つまり、外部から加えられた力によって、
半導体結晶内のエネルギー構造が変化し、キャリアの相
対的変化に基づいて固有抵抗が変わる現象を利用してい
る。

【０００５】図３に、従来の直交型の半導体圧力センサ
に用いられる半導体歪ゲージの構成例を示す。入力電極
、出力電極、上部台座は省略している。同図に示すよう
に、半導体歪ゲージ１６は厚めに形成されて支持基台を
兼ねる単結晶Ｓｉ基板１７に、不純物をドープして一体
的にゲージ素子１８が形成されている。ダイヤフラム型
のゲージ素子１３と同様に、この直交型のゲージ素子１
８も、ｎ型のＳｉ単結晶基板にイオン注入法や拡散法等
を用いて、ボロン等のｐ型の不純物がドープされて形成
されている。また、この逆に、ｐ型のＳｉ単結晶基板に
ｎ型の不純物がドープされて形成される場合もある。

【０００６】直交型の半導体圧力センサに用いられる半
導体歪ゲージ１６の場合、ゲージ素子１８の結晶軸の方
向は感度を左右するので、予め目的に沿うような結晶面
を上面１８ａとするように形成される。例えば、ゲージ
素子１８となるｐ型不純物層（あるいはｎ型不純物層）
はその上面１８ａが（１１０）面となるように形成され
た後、＜００１＞方向と　　外１　　方向から各々４５
°の方向に入力電極と出力

【０００７】

【外１】

【０００８】電極の対を設け、入力電極に電流を流しな
がらゲージ素子１８の上面１８ａに垂直に圧縮力を作用
させ、上記電流の流れる方向と直交する方向から上記圧
縮力に対応した電圧を取り出すようにしている。

【０００９】上記のように形成される半導体歪ゲージの
ゲージ素子は、ダイヤフラム型及び直交型の半導体セン
サの別にかかわらず、ｎ型Ｓｉ単結晶基板中にｐ型不純
物がドープされることにより、あるいはｐ型Ｓｉ単結晶
基板中にｎ型不純物がドープされることにより形成され
ているから、ｐｎ接合が形成されることになる。従って
、ｎ型Ｓｉ単結晶基板とｐ型不純物領域あるいはｐ型Ｓ
ｉ単結晶基板とｎ型不純物領域との境界部には、ｐｎ接
合による電位バリアが形成されることになり、通常は電
流流路であるゲージ素子を流れる電流はバルク（ｎ型Ｓ
ｉ単結晶基板あるいはｐ型Ｓｉ型結晶基板）中に漏れる
ことがない。

【００１０】

【発明が解決しようとする課題】上記構成の半導体歪ゲ
ージでは、不純物をドープしてｐｎ接合を設けることに
より、その境界部に生じる電位バリアを利用してゲージ
素子を形成している。ところが、このｐｎ接合の境界部
に生じる電位バリアは温度の上昇とともに低くなるので
、高温領域（約１５０°Ｃ以上）ではここからの漏れ電
流が増大し電位バリアの効果が弱くなってしまい、その
ため出力特性に大きな悪影響が生ずるという不都合があ
った。

【００１１】本発明は、上記従来の問題点に鑑み、温度
上昇によっても出力特性の変化が少ないゲージ素子が形
成された半導体歪ゲージを提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の半導体歪ゲージ
は、上記目的を達成するために、Ｓｉ単結晶基板に高不
純物濃度領域を設けてゲージ素子を形成し、該ゲージ素
子の有するピエゾ抵抗効果を利用して圧縮力の検出を行
う半導体歪ゲージにおいて、前記ゲージ素子を、低不純
物濃度のＳｉ単結晶基板に該Ｓｉ単結晶基板に含有され
る不純物と同型の高不純物濃度領域として形成したもの
であり、また前記ゲージ素子を、不純物を含まないＳｉ
単結晶基板に高不純物濃度領域として形成したものであ
る。

【００１３】

【作用】ゲージ素子は、低不純物濃度（高比抵抗）のＳ
ｉ単結晶基板に、該Ｓｉ単結晶基板に含有される不純物
と同型の高不純物濃度（低比抵抗）領域として、比抵抗
の差異によって形成されることになる。ｐｎ接合によっ
てゲージ素子が形成されるときには、温度上昇による出
力特性への悪影響があるのに対し、比抵抗の差異によっ
てゲージ素子が形成されるから、温度上昇によってもゲ
ージ素子とＳｉ単結晶基板の両者の抵抗比があまり変化
しないので、温度変化による出力特性の変化が少ない。 また、不純物を含有しないＳｉ単結晶基板は、上記にお
いて低濃度に含んでいた不純物の濃度が零となった場合
と考えることができ、作用は同じである。

【００１４】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１（ａ）　及び（ｂ）　は、各々
本発明の第１の実施例の半導体歪ゲージの構成を示す図
で、図１（ａ）　は、ダイヤフラム型の半導体圧力セン
サに、図１（ｂ）　は、直交型の半導体圧力センサに用
いられる場合を示す。

【００１５】図１（ａ）　において半導体歪ゲージ１は
、ｎ型の不純物を低濃度に含有する（高比抵抗）Ｓｉ単
結晶基板からなる受圧ダイヤフラム２に、ｎ型の不純物
を高濃度にドープすることによりｎ型不純物領域（低比
抵抗）のゲージ素子３が形成されて、支持部４に接合さ
れている。受圧ダイヤフラム２の圧導入部２ａに圧導入
口２ｂより気体や液体が導入される。また、これとは別
の例として、受圧ダイヤフラム２内部は基準圧力として
密封し、ダイヤフラム２に加わる外圧をセンスする方法
もある。

【００１６】不純物のドーピングは、イオン注入法や拡
散法が用いられるが、これに限られないことは勿論であ
り、以下同様に行われる。また、図１（ｂ）　において
、半導体歪ゲージ６は、支持基台を兼ねるｎ型の不純物
を低濃度に含有する（高比抵抗）厚めのＳｉ単結晶基板
７に、ｎ型の不純物を高濃度にドープすることによりｎ
型不純物領域（低比抵抗）のゲージ素子８が形成されて
いる。このとき、ゲージ素子８の上面は所定の結晶面と
なるように形成される。例えば、ゲージ素子８は（１１
０）面を上面とし、且つ＜００１＞方向と、　　外２　
　方向から各々４５°の方向に不図示の入力電極と出力
電極が形成さ

【００１７】

【外２】

【００１８】れる。図１（ａ）　及び（ｂ）　の半導体
歪ゲージの動作は、従来例と同様である。以上のように
、本発明の第１の実施例では、電流流路であるゲージ素
子３，８を比抵抗の差異によって各々Ｓｉ単結晶基板２
，７に形成している。この場合、常温でも多少境界部分
での漏れ電流があるが、温度が上昇しても両者の抵抗比
があまり変化しないため、従来のようにｐｎ接合を用い
てゲージ素子を形成したときよりも、温度変化に対する
出力特性の変化が少ない、また、同型の不純物のドープ
によって、しかも不純物濃度の差異により（比抵抗の差
異により）Ｓｉ単結晶基板にゲージ素子を形成すること
は、従来のｐｎ接合によりゲージ素子を形成するのに比
べて、工程数は増えることがなく比較的楽といえる。

【００１９】また、図示しないが、第２の実施例として
、次のような例が考えられる。それは、図１（ａ）　及
び（ｂ）　において、Ｓｉ単結晶基板２，７をｐ型の不
純物を低濃度に含有する（高比抵抗）基板とし、ゲージ
素子３，８をｐ型の不純物を高濃度にドープすることに
よりｐ型不純物領域（低比抵抗）として形成する例であ
る。 これは、第１の実施例と比べて、ｐ型とｎ型が逆になっ
ている例である。

【００２０】さらに、図示しないが、第３の実施例とし
て、次のような例が考えられる。それは、第１の実施例
において、Ｓｉ単結晶基板２，７を不純物を含まないＳ
ｉ単結晶基板とする例である。これは、第１の実施例に
おけるＳｉ単結晶基板の、もともと低濃度であったｎ型
の不純物濃度を無限に零に近づけていった場合に相当す
る。

【００２１】さらにまた、図示しないが、第４の実施例
として、次のような例も考えられる。それは、第２の実
施例において、Ｓｉ単結晶基板２，７を不純物を含まな
いＳｉ単結晶基板とする例である。これは、第２の実施
例におけるＳｉ単結晶基板の、もともと低濃度であった
ｐ型の不純物濃度を無限に零に近づけていった場合に相
当する。

【００２２】以上のように、本発明の上記第２乃至第４
の実施例の半導体圧力センサも、濃度零を含む低不純物
濃度（高比抵抗）のＳｉ単結晶基板中に同型の高不純物
濃度（低比抵抗）領域を設けてゲージ素子を形成してい
るのである。つまり、ゲージ素子をｐｎ接合を用いずに
、比抵抗の差異によって形成しているのである。

【００２３】従って、上記第１乃至第４の何れの実施例
においても、ｐｎ接合の境界部に生ずる電位バリアを利
用する構成ではないから、温度上昇による出力特性への
悪影響は少ない。

【００２４】

【発明の効果】上記のように、本発明によれば、半導体
歪ゲージのゲージ素子は比抵抗の差異によって形成され
ているので、温度変化による出力特性変化が少ない。ま
た、ゲージ素子を形成する工程が比較的楽になる。

【図面の簡単な説明】

【図１】本発明の実施例の半導体歪ゲージの構成例の断
面図で、（ａ）　はダイヤフラム型、（ｂ）　は直交型
半導体圧力センサに用いられる場合を示す。

【図２】従来のダイヤフラム型の半導体圧力センサに用
いられる半導体歪ゲージの構成例の断面図である。

【図３】従来の直交型の半導体圧力センサ用いられる半
導体歪ゲージの構成例を示す図で、（ａ）　は平面図、
（ｂ）　は断面図である。

【符号の説明】

１，６　　　　　　半導体歪ゲージ ２，７　　　　　　Ｓｉ単結晶基板 ３，８　　　　　　ゲージ素子

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　Ｓｉ単結晶基板に高不純物濃度領域を
   設けてゲージ素子を形成し、該ゲージ素子の有するピエ
   ゾ抵抗効果を利用して圧縮力の検出を行う半導体歪ゲー
   ジにおいて、前記ゲージ素子を、低不純物濃度のＳｉ単
   結晶基板に該Ｓｉ単結晶基板に含有される不純物と同型
   の高不純物濃度領域として形成することを特徴とする半
   導体歪ゲージ。
2. 【請求項２】　　Ｓｉ単結晶基板に高不純物濃度領域を
   設けてゲージ素子を形成し、該ゲージ素子の有するピエ
   ゾ抵抗効果を利用して圧縮力の検出を行う半導体歪ゲー
   ジにおいて、前記ゲージ素子を、不純物を含まないＳｉ
   単結晶基板に高不純物濃度領域として形成することを特
   徴とする半導体歪ゲージ。