JPH04314346A - 半導体デバイスのバーンイン及びテスト用半導体ウェーハ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体デバイスのテスト
及びバーンインに関し、より詳細にはダイシングする前
にウェハ全体をテストしバーンインする方法に関する。

【０００２】

【従来の技術】大概のＭＯＳ半導体製品は製造時に欠陥
のあるデバイスによる電界故障を回避するためにバーン
イン及びテストを行う必要がある。ある手順では高電圧
でプロービングすることにより応力を使用して不良チッ
プを検出且つ選択した後にパッケージング及びバーンイ
ンが行われる。

【０００３】従来のウェハプローブシステムで使用され
るものと類似の高ピン数コンタクト組立体は、バーンイ
ン期間中に３０００〜６０００の全てのボンドパッドと
の良好な接触を維持することが困難であるために実際的
ではない。この期間は２０〜１２０時間である。このよ
うな高ピン数バーンインプローブ構成は不可能ではない
が高価である。

【０００４】メッキ技術を使用して製造する再使用可能
な可撓性コンタクト組立体は個別ピンプローブよりも低
廉ではあるが、この種のコンタクトはアルミボンドパッ
ドの自然酸化により裸アルミボンドパッドに使用するこ
とはできない。この種のコンタクト組立体を使用するに
は一般的にボンドパッドのバンピング及び酸化物除去工
程を必要とする。しかしながら、この処理方法はコンタ
クト圧に対して極めて敏感であり非実用的と考えられる
。

【０００５】本発明ではウェハ上の各半導体の各ボンド
パッドに対して確実なコンタクトがなされる。多層構造
でも単層構造でも使用することができる。

【０００６】多層構造では、コンタクトはウェハのエッ
ジ周りに形成される。複数の導体の第一層がウェハ表面
にわたって絶縁層上に形成される。各被テストデバイス
上の各ボンドパッドに対して１本の導体がある。第１の
導体層上に第２の金属導体層が形成される。第２のリー
ド層が共通ボンドパッド（例えば、各デバイスのピン１
）を互いに相互接続し、且つウェハのエッジ上のコンタ
クトに接続される。このようにして、ウェハ上の１列の
デバイス内の半導体デバイスは有効に並列接続される。 このバーンイン法は全てのアドレス線及び入力線を同時
に活性化できるメモリデバイスに対して極めて有用であ
る。この第１層の導体はフェーズリンクを介して第２層
導体へ接続することができる。これらのリンクは後にレ
ーザにより切断して非作動もしくは短絡デバイスを“切
り離す”ことができる。

【０００７】単層構造では１本の導体により１行のデバ
イスの共通ボンドパッドを接続する。各ボンドパッドは
ヒューズリンクにより導体へ接続することができる。

【０００８】デバイスがウェーハ上にある間に、デバイ
スにバーンイン電圧を接続することができる。バーンイ
ンを行った後、バーンインメタル相互接続構造が除去さ
れる。不良デバイスを識別するテストを行って不良デバ
イスにスクラップマークを付すことができる。次にデバ
イスを分離して実装し最終テストを行う。

【０００９】

【実施例】図１は複数個の半導体デバイス１２を形成し
た半導体ウェハ１１を示す。ウェハ１１はそのエッジ周
りにデバイスの無い余白部１３を有している。後記する
ように、半導体デバイスとのコンタクトアクセスを提供
してテスト及びバーンインを行うためのテスト点がこの
余白部１３上に形成される。

【００１０】図２はボンドパッド１４を有する３個の半
導体デバイス１２を示すウェーハ１１の部分拡大図であ
る。ボンドパッド１４はデバイス１２のコンタクトであ
る。

【００１１】図３は各半導体デバイス１２に対して接続
インターフェイスを提供する第１工程を示す。各個別半
導体デバイスにわたって、ウェーハ表面上に第１の相互
接続層が形成される。それは次のような手順で行われる
。熱可塑性等の接着剤をウェーハ上に塗布し、次にポリ
イミド等の絶縁剤を接着剤上に塗布する。次に、絶縁材
をパターニングして各ポンドパッド１４上に開口を設け
る。ＴｉＷ等の第１の金属層を絶縁材上に設け、次に銅
等の第２の金属を設ける。次に、金属層をパターニング
し且つエッチングしてフューズリンク導体１５、後に切
断して短絡したデバイスを分離するための露出導体、を
形成する。各導体１５は一端がデバイスボンドパッド１
４に接続されている。各導体１５の、デバイスボンドパ
ッドに接続された方とは、反対端にビアパッド１６が形
成されている。

【００１２】図４はウェーハ１１上の各半導体デバイス
に対して接続インターフェイスを提供する第２工程を示
す。工程を続けると、ウェーハ上に導体１５及びビアパ
ッド１６を被覆して絶縁体が設けられる。ポリイミド上
にビアパターンがエッチングされる。例えばＴｉＷ層に
続く銅層により、絶縁体上に第２の金属層が施される。 第２の金属層をパターン化し且つエッチングして相互接
続導体１７が形成される。このマスキング工程中にポリ
イミドもエッチングされ、（図示せぬ）導体１５の一部
が露呈される。これらの各導体は特定列内の各デバイス
のビアパッドに接続される。例えば、ビアパッドに接続
する導体１５により各デバイスの各ボンドパッドへ接続
される。例えば、導体１７ａは各導体１５及びビアパッ
ド１６によりボンドパッドＰ１　，Ｐ２　，Ｐ３　へ接
続される。各導体１７はウェーハ１１の非パターン化領
域に配置されたテスト点１８へ接続される。

【００１３】ウェーハ上のデバイスの予備テストにより
非作動デバイスを標定することができる。非作動デバイ
スは、例えばレーザ光線により、デバイスのコネクタ１
５を切断することにより電気的に切り離される。開路も
しくは短絡に対する予備テストを行った後、残りのデバ
イスにバーンインを行ってされに欠陥デバイスがあるか
どうかを決定する。バーンイン及び予備テストを行った
後、２つの導体層１５，１７は除去され、ウェーハは個
別デバイスへ分割されて組み立てられる。

【００１４】図５に一層の相互接続を使用した本発明の
第２の実施例を示す。ウェーハ及びその上の各デバイス
上に絶縁材層が施される。その上に複数の相互接続２０
が形成され、各相互接続２０は一行の各デバイス上の同
じ各ボンドパッド１４に接続されている。ウェーハ上の
いずれのデバイスも短絡していなければ、この相互接続
システムは実用的である。短絡があって、短絡したデバ
イスを分離する必要があれば、フューズリンク構造が必
要となる。相互接続２０とデバイス上のボンドパッド１
４間にフューズリンク２１がある（図６）。各相互接続
はウェーハ１１のエッジ１３周りに配置されたテストパ
ッドコンタクト２２を有している（図１）。

【００１５】図５の実施例のテスト及びバーンイン手順
は図４及び５の実施例に対する手順と同じである。欠陥
デバイスに対しては予備テストが行われる。欠陥デバイ
スはフューズリンク２１を開路することにより電気的に
分離される。次に、バーンイン及びテスト手順が行われ
、その後ウェーハを個別デバイスへ分割して組立てを行
う。

【００１６】本発明の相互接続システムの一つの利点は
ウェーハを個別デバイスへ分割する前に予備テストを平
行に実施し、次に相互接続を除去して最終的に個別デバ
イスの組立て及びテストを行うことができることである
。ウェーハ形状でデバイスをテストするには、各デバイ
スの“出力”ピンをコンタクトする必要がある。これは
、出力ピンをウェーハ上のより便利な位置へ接続するプ
ローブカードもしくは付加金属層により達成される。

【００１７】以上の説明に関して更に以下の項を開示す
る。 （１）　　　半導体ウェーハから分離する前の半導体デ
バイスのバーンイン及びテスト用相互接続システムにお
いて、該システムは、各々が複数のボンドパッドを有し
行列構成とされた複数の半導体デバイスを有する半導体
ウェーハと、デバイス及びボンドパッドから絶縁された
ウェーハ上の少くとも一層の複数の電気的に分離された
導体と、前記複数の電気的に分離された各導体と一列内
の前記各デバイス上の対応するボンドパッド間の電気的
接続と、前記複数の電気的に分離された各導体に接続さ
れた前記ウェーハ上の複数のテスト点、からなる相互接
続システム。

【００１８】（２）　　　第（１）　項記載の相互接続
システムにおいて、前記複数の分離された各導体と一列
内の前記各デバイス上の対応するボンドパッド間の接続
はフューズリンクである相互接続システム。

【００１９】（３）　　　第（１）　項記載の相互接続
システムにおいて、前記少くとも一層の複数の電気的に
分離された導体から絶縁された第２層の複数のコネクタ
を含み、前記第２レベルの相互接続の前記各導体はビア
を介して前記第１層の前記複数の電気的に分離されたコ
ネクタの一つに接続されている、相互接続システム。

【００２０】（４）　　　第（３）　項記載の相互接続
システムにおいて、前記第２層の複数の相互接続の各導
体はフューズリンクを介してウェーハ上のボンドパッド
へ接続されている、相互接続システム。

【００２１】（５）　　　半導体ウェーハから分離する
前の半導体デバイスのバーンイン及びテスト用相互接続
システムにおいて、該システムは、各々が複数のボンド
パッドを有し行列配置された複数の半導体デバイスを有
する半導体ウェーハと、デバイス及びボンドパッドから
絶縁されたウェーハ上の第１層の複数の電気的に分離さ
れた導体と、第１層の複数の電気的に分離された導体か
ら絶縁されたウェーハ上の第２層の複数の電気的に分離
された導体と、前記第１層の電気的に分離された各導体
と前記第２層の複数の電気的に分離された導体の１本と
の間の相互接続と、前記第２の複数の電気的に分離され
た導体内の前記各導体に接続された前記ウェーハ上の複
数のコンタクトテスト点、からなる相互接続システム。

【００２２】（６）　　　第（５）　項記載の相互接続
システムにおいて、前記複数のテスト点の各々とボンド
パッド間の相互接続はフューズリンクである、相互接続
システム。

【００２３】（７）　　　第（５）　項記載の相互接続
システムにおいて、デバイスから絶縁され且つデバイス
上のボンドパッド及びウェーハ上のコンタクトテスト点
に接続された複数の電気的に分離された導体はウェーハ
上に一層しかない、相互接続システム。

【００２４】（８）　　　半導体ウェーハから分離する
前の半導体デバイスのバーンイン及びテスト用相互接続
システムの形成方法において、該方法は次の工程すなわ
ち、半導体ウェーハ表面及びその上に形成された半導体
デバイス上に絶縁材料層を形成し各半導体デバイスは複
数のボンドパッドを有し絶縁層はボンドパッド上に開口
を有し、絶縁層内の開口中を延在して半導体デバイス上
のボンドパッドと接触する第１の金属層を絶縁層上に堆
積し、前記第１の金属層をエッチングして複数の導体を
形成し、半導体ウェーハ周辺の半導体デバイスを含まな
い位置にテスト点コンタクトを形成し、各テスト点コン
タクトをボンドパッドに接続された複数の導体の各々と
相互接続する、からなる相互接続システム形成方法。

【００２５】（９）　　　第（８）　項記載の方法にお
いて、半導体デバイス上のボンドパッドを複数の導体へ
接続するフューズリンクを形成する工程を含む、相互接
続システム形成方法。

【００２６】（１０）　　第（８）　項記載の方法にお
いて、エッチング後に金属層上に第２の絶縁材層を形成
し、ビア形成後に第２の絶縁材層上に第２の金属層を堆
積させ、第２の金属層をエッチングして第２の複数の導
体を形成し、第１の金属層の導体を前記第２の金属層の
導体へ接続する、工程を含む相互システム形成方法。

【００２７】（１１）　　第（１０）項記載の方法にお
いて、前記第１の金属層から形成された導体はビアを介
して前記第２の金属層から形成された導体へ接続される
、工程を含む相互システム形成方法。

【００２８】（１２）　　第（８）　項記載の方法にお
いて、絶縁材を堆積させる前に接着剤層を設ける工程を
含む、相互接続システム形成方法。

【００２９】（１３）　　第（９）　項記載の方法にお
いて、フューズリンクはバーンイン中に過負荷が生じる
場合に開路する低許容電力導体である、相互接続システ
ム形成方法。

【００３０】（１４）　　第（８）　項記載の方法にお
いて、半導体デバイスは半導体ウェーハ上に配列されて
おり、一列内の各半導体デバイス上の複数の対応するボ
ンドパッドを並列接続するステップを含み、相互接続シ
ステム形成方法。

【００３１】（１５）　　半導体デバイスを半導体ウェ
ーハから分離する前の各々が複数のボンドパッドを有す
る複数の半導体デバイスのテスト及びバーンイン方法に
おいて、半導体は半導体ウェーハ表面に複数列に形成さ
れており、該方法は次の工程すなわち、半導体デバイス
の各列に対する半導体デバイス上の対応するボンドパッ
ドを並列接続し、一行の半導体デバイスの並列接続され
た各組のボンドパッドを半導体ウェーハ上のテスト点コ
ンタクトへ接続し、各半導体デバイスのテスト及びバー
ンインを行うように各テスト点コンタクトへテスト及び
バーンイン電圧を印加する、ことからなるテスト及びバ
ーンイン方法。

【００３２】（１６）　　第（１５）項記載の方法にお
いて、不良としてテストされる各半導体を並列接続から
切り離す工程を含む、テスト及びバーンイン方法。

【００３３】（１７）　　第（１６）項記載の方法にお
いて、各半導体入力信号ボンドパッドはフューズリンク
により並列接続されており、レーザ光線によりフューズ
リンクを開路してバーンインを行う前に不良デバイスを
切り離す工程を含む、テスト及びバーンイン方法。

【００３４】（１８）　　第（１５）項記載の方法にお
いて、デバイスをウェーハから分離する前にウェーハか
ら相互接続回路を除去する工程を含む、テスト及びバー
ンイン方法。

【００３５】（１９）　　第（２）　項記載の相互接続
システムにおいて、フューズリンクはバーンイン中に過
負荷が生じる場合に開路する低許容電力材である、相互
接続システム。

【００３６】（２０）　　デバイスが形成されている半
導体ウェーハから分離する前に半導体デバイス１２のテ
スト及びバーンインを行う相互接続システム及び方法は
デバイス上にコンタクト１６及び導体１７の相互接続層
を形成し、次にデバイス上でテスト及びバーンインを行
うことを含んでいる。さらにテスト及びバーンインを行
う前に不良デバイスが導体から切り離される。ウェーハ
上のデバイスを切り離す前、且つさらにテスト及びパッ
ケージングを行う前に相互接続が除去される。

【図面の簡単な説明】

【図１】複数個のデバイスが形成された半導体ウェーハ
を示す図。

【図２】ウェーハ上の３個のデバイスの拡大図。

【図３】第１の導体層を有する３個のデバイスを示す図
。

【図４】第２の導体層を有する図３の３個のデバイスを
示す図。

【図５】一層の相互接続を示す図。

【図６】導体から半導体デバイス上のボンドパッドへの
フューズリンク接続を示す図。

【符号の説明】

１１　　ウェーハ １２　　半導体デバイス １３　　余白部 １４　　ボンドパッド １５　　フューズリンク導体 １６　　ビアパッド １７　　相互接続導体 １７ａ　　導体 １８　　テスト点 ２０　　相互接続 ２１　　フューズリンク ２２　　テストパッドコンタクト Ｐ１　　　ボンドパッド Ｐ２　　　ボンドパッド Ｐ３　　　ボンドパッド

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　半導体ウェーハから分離する間の半導
   体デバイスのバーンイン及びテスト用相互接続システム
   において、該システムは、各々が複数のボンドパッドを
   有し行列構成とされた複数の半導体デバイスを有する半
   導体ウェーハと、デバイス及びボンドパッドから絶縁さ
   れたウェーハ上の少くとも一層の複数の電気的に分離さ
   れた導体と、前記複数の電気的に分離された各導体と一
   列内の前記各デバイス上の対応するボンドパッド間の電
   気的接続と、前記複数の電気的に分離された各導体に接
   続された前記ウェーハ上の複数のテスト点、からなる相
   互接続システム。
2. 【請求項２】　　半導体ウェーハから分離する前の半導
   体デバイスのバーンイン及びテスト用相互接続システム
   の形成方法において、該方法は次の工程すなわち、半導
   体ウェーハ表面及びその上に形成された半導体デバイス
   上に絶縁材料層を形成し各半導体デバイスは複数のボン
   ドパッドを有し絶縁層はボンドパッド上に開口を有し、
   絶縁層内の開口中を延在して半導体デバイス上のボンド
   パッドと接触する第１の金属層を絶縁層上に堆積し、前
   記第１の金属層をエッチングして複数の導体を形成し、
   半導体ウェーハ周辺の半導体デバイスを含まない位置に
   テスト点コンタクトを形成し、各テスト点コンタクトを
   ボンドパッドに接続された複数の導体の一つと相互接続
   する、からなる相互接続システム形成方法。