JPH04314367A - プレーナダイオードおよびその製造方法 - Google Patents
プレーナダイオードおよびその製造方法Info
- Publication number
- JPH04314367A JPH04314367A JP7938191A JP7938191A JPH04314367A JP H04314367 A JPH04314367 A JP H04314367A JP 7938191 A JP7938191 A JP 7938191A JP 7938191 A JP7938191 A JP 7938191A JP H04314367 A JPH04314367 A JP H04314367A
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- conductivity type
- region
- high impurity
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、低不純物濃度層をはさ
んで互いに異なる導電型の高不純物濃度層が存在するＰ
ＩＮ構造を有するプレーナダイオードおよびその製造方
法に関する。
んで互いに異なる導電型の高不純物濃度層が存在するＰ
ＩＮ構造を有するプレーナダイオードおよびその製造方
法に関する。
【０００２】
【従来の技術】大容量の高耐圧のＰＩＮ構造を有するダ
イオードは、第一導電型の低不純物濃度半導体基板の両
面から異なる不純物を拡散することにより、第一および
第二導電型の高不純物濃度層を形成することによって製
造するのが一般的である。プレーナ型の場合は、第二導
電型の高不純物濃度拡散層を酸化膜の開口部からの不純
物拡散により形成する。図２はそのようなプレーナダイ
オードを示し、低不純物濃度で高抵抗のｎ− 層１と高
不純物濃度のｎ＋ 層２を有するシリコン基板のｎ−層
１の表面に形成した酸化膜４の開口部からのアクセプタ
の拡散により高不純物濃度のｐ＋ 領域３を形成したも
のである。さらに耐圧向上のために、ｐ＋ 領域３形成
の際にｐ＋ 領域を囲む環状のｐ＋ ガードリング５が
形成されている。そして、ｐ＋ 領域３にアノード電極
６， ｎ＋ 層２にカソード電極７を接触させる。この
場合、ｐ＋ 領域３の深さを２０〜２５μｍ程度に深く
することは、このダイオードに逆電圧印加の際にｐ＋
領域３とｎ− 層１の間のＰＮ接合からｐ＋ 領域３内
に延びる空乏層に対して余裕をとることと、表面の可動
イオンなどの影響がＰＮ接合に及ぶのを防ぐのに有効で
ある。
イオードは、第一導電型の低不純物濃度半導体基板の両
面から異なる不純物を拡散することにより、第一および
第二導電型の高不純物濃度層を形成することによって製
造するのが一般的である。プレーナ型の場合は、第二導
電型の高不純物濃度拡散層を酸化膜の開口部からの不純
物拡散により形成する。図２はそのようなプレーナダイ
オードを示し、低不純物濃度で高抵抗のｎ− 層１と高
不純物濃度のｎ＋ 層２を有するシリコン基板のｎ−層
１の表面に形成した酸化膜４の開口部からのアクセプタ
の拡散により高不純物濃度のｐ＋ 領域３を形成したも
のである。さらに耐圧向上のために、ｐ＋ 領域３形成
の際にｐ＋ 領域を囲む環状のｐ＋ ガードリング５が
形成されている。そして、ｐ＋ 領域３にアノード電極
６， ｎ＋ 層２にカソード電極７を接触させる。この
場合、ｐ＋ 領域３の深さを２０〜２５μｍ程度に深く
することは、このダイオードに逆電圧印加の際にｐ＋
領域３とｎ− 層１の間のＰＮ接合からｐ＋ 領域３内
に延びる空乏層に対して余裕をとることと、表面の可動
イオンなどの影響がＰＮ接合に及ぶのを防ぐのに有効で
ある。
【０００３】一方、ダイオードを高周波領域で動作させ
る際に重要なことは、（１） オン電圧を低くして定常
損失を減らすこと、（２） 逆回復時間を短くしてスイ
ッチング損失を減らすこと、（３） 逆回復時の逆電流
を少なくすることなどがある。これらを同時に満足させ
るには、図２の構造の場合、ｐ＋ 領域３の拡散深さを
浅くし、不純物濃度を低くすることが有効である。それ
によってｐ＋ 領域３内の総不純物量が少なくなるので
、オン時にｐ＋ 領域３からｎ− 層１への正孔の注入
量が少なくなって、逆回復時間は短くなり、逆回復電流
も少なくすることができる。
る際に重要なことは、（１） オン電圧を低くして定常
損失を減らすこと、（２） 逆回復時間を短くしてスイ
ッチング損失を減らすこと、（３） 逆回復時の逆電流
を少なくすることなどがある。これらを同時に満足させ
るには、図２の構造の場合、ｐ＋ 領域３の拡散深さを
浅くし、不純物濃度を低くすることが有効である。それ
によってｐ＋ 領域３内の総不純物量が少なくなるので
、オン時にｐ＋ 領域３からｎ− 層１への正孔の注入
量が少なくなって、逆回復時間は短くなり、逆回復電流
も少なくすることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、図２に
示すような高耐圧プレーナダイオードのｐ＋ 領域３を
浅くし、その不純物濃度を低くすることは、いくつかの
問題が生ずる。すなわち、ｐ＋ 領域３を浅くすると、
ｐ＋ 拡散領域底部の周縁部３１におけるＰＮ接合の曲
率半径が小さくなり、電界の集中が強くなるため高耐圧
化に不利である。またｐ＋領域３の不純物濃度を低くす
ることは、表面の影響を大きく受け、逆耐圧特性の安定
性が低下する。このため、従来は高耐圧特性を重視し、
逆回復特性を犠牲にせざるを得なかった。
示すような高耐圧プレーナダイオードのｐ＋ 領域３を
浅くし、その不純物濃度を低くすることは、いくつかの
問題が生ずる。すなわち、ｐ＋ 領域３を浅くすると、
ｐ＋ 拡散領域底部の周縁部３１におけるＰＮ接合の曲
率半径が小さくなり、電界の集中が強くなるため高耐圧
化に不利である。またｐ＋領域３の不純物濃度を低くす
ることは、表面の影響を大きく受け、逆耐圧特性の安定
性が低下する。このため、従来は高耐圧特性を重視し、
逆回復特性を犠牲にせざるを得なかった。
【０００５】本発明の目的は、上述の問題を解決し、高
耐圧特性をもち、かつ高周波領域で作動するのに適する
プレーナダイオードとその製造方法を提供するものとす
る。
耐圧特性をもち、かつ高周波領域で作動するのに適する
プレーナダイオードとその製造方法を提供するものとす
る。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、第一導電型の低不純物濃度層の一側に
第一導電型の高不純物濃度層を備え、他側の表面の所定
の部分から所定の第一の深さをもつ第二導電型の高不純
物濃度拡散領域が設けられた半導体素体を有するダイオ
ードにおいて、第二導電型の高不純物濃度領域の表面の
周縁部より離れた部分に第一の深さより浅い所定の第二
の深さをもつ複数の凹部が分散して形成されたものとす
る。そして、第二導電型の高不純物濃度領域の外側に間
隔を介してほぼ第一の深さを有する一つまたは複数の環
状の第二導電型の高不純物濃度領域が前記領域を囲んで
形成されることが有効である。また本発明のプレーナダ
イオードの製造方法は、第一導電型の低不純物濃度層と
高不純物濃度層とが積層された半導体素体を形成する工
程と、その第一導電型の低不純物濃度層の表面の所定の
部分から不純物を導入， 拡散して所定の第一の深さを
もつ第二導電型の高不純物濃度領域を形成する工程と、
その高不純物濃度領域の表面の複数部分からエッチング
して第一の深さより浅い所定の第二の深さをもつ凹部を
形成する工程と、第一導電型の高不純物濃度層の表面に
接触する電極を設ける工程と、第二導電型の高不純物濃
度領域の表面に凹部の内面を含めて接触する電極を設け
る工程とを含むものとする。
めに、本発明は、第一導電型の低不純物濃度層の一側に
第一導電型の高不純物濃度層を備え、他側の表面の所定
の部分から所定の第一の深さをもつ第二導電型の高不純
物濃度拡散領域が設けられた半導体素体を有するダイオ
ードにおいて、第二導電型の高不純物濃度領域の表面の
周縁部より離れた部分に第一の深さより浅い所定の第二
の深さをもつ複数の凹部が分散して形成されたものとす
る。そして、第二導電型の高不純物濃度領域の外側に間
隔を介してほぼ第一の深さを有する一つまたは複数の環
状の第二導電型の高不純物濃度領域が前記領域を囲んで
形成されることが有効である。また本発明のプレーナダ
イオードの製造方法は、第一導電型の低不純物濃度層と
高不純物濃度層とが積層された半導体素体を形成する工
程と、その第一導電型の低不純物濃度層の表面の所定の
部分から不純物を導入， 拡散して所定の第一の深さを
もつ第二導電型の高不純物濃度領域を形成する工程と、
その高不純物濃度領域の表面の複数部分からエッチング
して第一の深さより浅い所定の第二の深さをもつ凹部を
形成する工程と、第一導電型の高不純物濃度層の表面に
接触する電極を設ける工程と、第二導電型の高不純物濃
度領域の表面に凹部の内面を含めて接触する電極を設け
る工程とを含むものとする。
【０００７】
【作用】高不純物濃度の第二導電型の拡散領域を深くし
て第一導電型の抵抗層との間のＰＮ接合への表面の影響
を受けにくくし、またその領域底部周縁の曲率半径を大
きくして高耐圧特性を安定して出すことができるように
しても、その拡散領域の濃度の高い表面部分に凹部を形
成してその分だけ総不純物量低減することにより、逆回
復時に逆回復時間が短く、逆回復電流が小さくなる。
て第一導電型の抵抗層との間のＰＮ接合への表面の影響
を受けにくくし、またその領域底部周縁の曲率半径を大
きくして高耐圧特性を安定して出すことができるように
しても、その拡散領域の濃度の高い表面部分に凹部を形
成してその分だけ総不純物量低減することにより、逆回
復時に逆回復時間が短く、逆回復電流が小さくなる。
【０００８】
【実施例】図１は本発明の一実施例のプレーナ型高耐圧
ダイオードを示し、図２と共通の部分には同一の符号が
付されている。このダイオードも、図２の従来例のプレ
ーナダイオードと同様、ｎ− 層１とｎ＋ 層２よりな
るシリコン基板を用い、表面に形成した酸化膜４の開口
部からの不純物の拡散， 導入により表面不純物濃度１
０１８〜１９／ｃｍ３ ， 深さ２０〜２５μｍのｐ＋
領域３を形成し、同時に酸化膜の開口部からの不純物
の拡散， 導入により二つのｐ＋ ガードリング５を形
成した。その後、再び全面に酸化膜を形成し、開口部を
明けてｐ＋ 領域３の表面からエッチングすることによ
り、１０００Ｖ以上の定格耐圧の値の逆電圧が印加の際
にｎ− 層１との間のＰＮ接合から延びる空乏層の幅約
６μｍを残して凹部８を形成した。そのあと、ｐ＋ 領
域３表面にＡｌを蒸着， パターニングしてアノード電
極６を凹部８の内面にも接触するように形成し、また、
ｎ＋ 層２に接触するＡｌカソード電極７を形成するこ
とにより完成した。
ダイオードを示し、図２と共通の部分には同一の符号が
付されている。このダイオードも、図２の従来例のプレ
ーナダイオードと同様、ｎ− 層１とｎ＋ 層２よりな
るシリコン基板を用い、表面に形成した酸化膜４の開口
部からの不純物の拡散， 導入により表面不純物濃度１
０１８〜１９／ｃｍ３ ， 深さ２０〜２５μｍのｐ＋
領域３を形成し、同時に酸化膜の開口部からの不純物
の拡散， 導入により二つのｐ＋ ガードリング５を形
成した。その後、再び全面に酸化膜を形成し、開口部を
明けてｐ＋ 領域３の表面からエッチングすることによ
り、１０００Ｖ以上の定格耐圧の値の逆電圧が印加の際
にｎ− 層１との間のＰＮ接合から延びる空乏層の幅約
６μｍを残して凹部８を形成した。そのあと、ｐ＋ 領
域３表面にＡｌを蒸着， パターニングしてアノード電
極６を凹部８の内面にも接触するように形成し、また、
ｎ＋ 層２に接触するＡｌカソード電極７を形成するこ
とにより完成した。
【０００９】図３， 図４， 図５はアノード領域３の
表面に形成される凹部８の形状の例を示す。図３の場合
は帯状、図４の場合は格子状、図５の場合は島状である
が、ｐ＋領域３の周縁部より離れた全面になるべく分散
して設けることが有効である。
表面に形成される凹部８の形状の例を示す。図３の場合
は帯状、図４の場合は格子状、図５の場合は島状である
が、ｐ＋領域３の周縁部より離れた全面になるべく分散
して設けることが有効である。
【００１０】このようなＰＩＮ構造プレーナ型高耐圧ダ
イオードは定格耐圧特性を満足すると共に、従来の８０
％になった逆回復時間を有し、高周波領域で動作させる
ことができるようになった。さらに導電型を逆にしたダ
イオードにおいても同様の効果が得られた。
イオードは定格耐圧特性を満足すると共に、従来の８０
％になった逆回復時間を有し、高周波領域で動作させる
ことができるようになった。さらに導電型を逆にしたダ
イオードにおいても同様の効果が得られた。
【００１１】
【発明の効果】本発明によれば、第一導電型の低不純物
濃度層の表面から拡散によって形成した第二導電型の高
不純物濃度領域の不純物濃度の高い表面層を部分的に除
去して凹部とすることにより、高不純物濃度領域の拡散
深さを減らすことなくまた拡散濃度を低くすることなし
に総不純物量を減少させることができた。その結果、オ
ン電圧が低く、かつ高不純物濃度領域底部周縁における
曲率半径が大きめで電界の集中が弱く、ＰＮ接合への表
面の可動イオン等の影響も少ないため高耐圧特性が確保
され、その上総不純物量の減少で逆回復時の逆回復時間
が短く、逆回復電流の小さい高周波動作特性のすぐれた
プレーナダイオードを容易に製造することが可能になっ
た。もちろん、さらにガードリングを設けることは耐圧
の向上に有効である。
濃度層の表面から拡散によって形成した第二導電型の高
不純物濃度領域の不純物濃度の高い表面層を部分的に除
去して凹部とすることにより、高不純物濃度領域の拡散
深さを減らすことなくまた拡散濃度を低くすることなし
に総不純物量を減少させることができた。その結果、オ
ン電圧が低く、かつ高不純物濃度領域底部周縁における
曲率半径が大きめで電界の集中が弱く、ＰＮ接合への表
面の可動イオン等の影響も少ないため高耐圧特性が確保
され、その上総不純物量の減少で逆回復時の逆回復時間
が短く、逆回復電流の小さい高周波動作特性のすぐれた
プレーナダイオードを容易に製造することが可能になっ
た。もちろん、さらにガードリングを設けることは耐圧
の向上に有効である。
【図１】本発明の一実施例のプレーナ型高耐圧ダイオー
ドの断面図
ドの断面図
【図２】従来のプレーナ型高耐圧ダイオードの断面図
【
図３】本発明の一実施例のプレーナダイオードシリコン
基板の平面図
図３】本発明の一実施例のプレーナダイオードシリコン
基板の平面図
【図４】本発明の別の実施例のプレーナダイオードシリ
コン基板の平面図
コン基板の平面図
【図５】本発明のさらに別の実施例のプレーナダイオー
ドのシリコン基板の平面図
ドのシリコン基板の平面図
１ ｎ− 層
２ ｎ＋ 層
３ ｐ＋ 領域
５ ｐ＋ ガードリング
６ アノード電極
７ カソード電極
８ 凹部
Claims (3)
- 【請求項１】第一導電型の低不純物濃度層の一側に第一
導電型の高不純物濃度層を備え、他側の表面の所定の部
分から所定の第一の深さをもつ第二導電型の高不純物濃
度拡散領域が設けられた半導体素体を有するダイオード
において、第二導電型の高不純物濃度領域表面の周縁部
より離れた部分に第一の深さより浅い所定の第二の深さ
をもつ複数の凹部が分散して形成されたことを特徴とす
るプレーナダイオード。 - 【請求項２】第二導電型の高不純物濃度領域の外側に間
隔を介してほぼ第一の深さを有する一つまたは複数の環
状の第二導電型の高不純物濃度領域が前記領域を囲んで
形成された請求項１記載のプレーナダイオード。 - 【請求項３】第一導電型の低不純物濃度層と高不純物濃
度層とが積層された半導体素体を形成する工程と、第一
導電型の低不純物濃度層の所定の部分から不純物を導入
， 拡散して所定の第一の深さをもつ第二導電型の高不
純物濃度領域を形成する工程と、その高不純物濃度領域
の表面の複数部分からエッチングして第一の深さより浅
い所定の第二の深さをもつ凹部を形成する工程と、第一
導電型の高不純物濃度層の表面に接触する電極を設ける
工程と、第二導電型の高不純物濃度領域の表面に凹部の
内面を含めて接触する電極を設ける工程とを含むことを
特徴とするプレーナダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7938191A JPH04314367A (ja) | 1991-04-12 | 1991-04-12 | プレーナダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7938191A JPH04314367A (ja) | 1991-04-12 | 1991-04-12 | プレーナダイオードおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04314367A true JPH04314367A (ja) | 1992-11-05 |
Family
ID=13688295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7938191A Pending JPH04314367A (ja) | 1991-04-12 | 1991-04-12 | プレーナダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04314367A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340528A (ja) * | 2004-05-27 | 2005-12-08 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2012089822A (ja) * | 2010-09-21 | 2012-05-10 | Toshiba Corp | 半導体装置 |
| JP2012165013A (ja) * | 2012-04-26 | 2012-08-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2016001754A (ja) * | 2015-08-27 | 2016-01-07 | 富士電機株式会社 | 半導体装置 |
-
1991
- 1991-04-12 JP JP7938191A patent/JPH04314367A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340528A (ja) * | 2004-05-27 | 2005-12-08 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2012089822A (ja) * | 2010-09-21 | 2012-05-10 | Toshiba Corp | 半導体装置 |
| JP2012165013A (ja) * | 2012-04-26 | 2012-08-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2016001754A (ja) * | 2015-08-27 | 2016-01-07 | 富士電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7816733B2 (en) | SiC semiconductor having junction barrier schottky device | |
| JP2988871B2 (ja) | トレンチゲートパワーｍｏｓｆｅｔ | |
| US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
| JP5565461B2 (ja) | 半導体装置 | |
| US8008734B2 (en) | Power semiconductor device | |
| CN106133889A (zh) | 半导体装置 | |
| US7915705B2 (en) | SiC semiconductor device having outer periphery structure | |
| EP0663698B1 (en) | Semiconductor device and its manufacture | |
| US6476458B2 (en) | Semiconductor device capable of enhancing a withstand voltage at a peripheral region around an element in comparison with a withstand voltage at the element | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN114400257B (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| JPS6237965A (ja) | 縦形半導体装置およびその製造方法 | |
| JP4550182B2 (ja) | 高密度ｍｏｓ技術パワーデバイス構造 | |
| CN112420845B (zh) | 沟槽功率半导体器件及制造方法 | |
| JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH04314367A (ja) | プレーナダイオードおよびその製造方法 | |
| JPH06244405A (ja) | 半導体素子 | |
| CN1316628C (zh) | 半导体器件 | |
| JP2005136116A (ja) | 半導体素子およびその製造方法 | |
| CN113594262A (zh) | 一种快恢复二极管结构及其制造方法 | |
| JP3329376B2 (ja) | 半導体装置 | |
| CN119300440B (zh) | 半导体功率器件的终端结构及其制造方法 | |
| KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
| JPS61285764A (ja) | 高耐圧半導体装置 | |
| CN121285020A (zh) | 半导体器件以及半导体器件的制备方法 |