JPH04314395A - セラミック多層回路板の製造方法 - Google Patents

セラミック多層回路板の製造方法

Info

Publication number
JPH04314395A
JPH04314395A JP8018791A JP8018791A JPH04314395A JP H04314395 A JPH04314395 A JP H04314395A JP 8018791 A JP8018791 A JP 8018791A JP 8018791 A JP8018791 A JP 8018791A JP H04314395 A JPH04314395 A JP H04314395A
Authority
JP
Japan
Prior art keywords
ceramic
circuit
bonding material
circuit board
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8018791A
Other languages
English (en)
Inventor
Satoru Ogawa
悟 小川
Noboru Yamaguchi
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP8018791A priority Critical patent/JPH04314395A/ja
Publication of JPH04314395A publication Critical patent/JPH04314395A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、複数枚のセラミック
基板が積層接合されてなるセラミック多層回路板の製造
方法に関する。
【0002】
【従来の技術】近年の電子機器の小型化・軽量化に伴い
、使用される回路板(配線板)には高密度化が求められ
ている。セラミック回路板においても例外でなく、高密
度化について種々の方法が検討・提案されている。例え
ば、導電ペーストを用い印刷法により回路パターンを形
成したセラミックグリーンシートを重ねておいて、80
0℃を越える温度で焼成(加熱処理)することによりセ
ラミック多層回路板を得るという方法がある。しかしな
がら、この方法は、800℃を越す熱処理を行うため、
ワレや強いソリのある不良品が出やすいという問題があ
る。
【0003】また、ワレやソリを少なくするために、導
電ペーストを用い印刷法でパターン状の回路を形成した
複数枚のセラミック基板を、回路における基板間導通用
部分は導電性接合材を介して、その他の部分は、絶縁性
接合材を介して対面するようにして重ねておいて、加熱
加圧処理することにより接合するというセラミックミッ
ク多層回路板の製造方法がある。しかし、この方法でも
、700〜1000℃というかなりの高温処理を行うた
め、ワレやソリの問題の解消が十分にはなされない。
【0004】また、上のように、導電ペーストで回路を
形成する場合は、コストが高くつくだけでなく、微細な
回路形成が難しくて高密度化も図り難い。コストが高く
つくのは、導電ペーストが金、銀等の貴金属を含む高価
な材料だからである。微細な回路形成が難しいのは、純
金属に比べると比抵抗が高く、回路幅の狭い微細な回路
では必要な低回路抵抗値が確保できないからであり、ま
た、印刷法は極狭い幅(例えば、100μm以下)の回
路を形成するのに適していないからである。
【0005】一方、セラミック基板に微細な回路を形成
するだけなら、以下のようにすれば可能である。セラミ
ック基板表面にスパッタリング、無電解メッキ等の方法
で純金属膜を形成し、これをフォトリソグラフィ技術を
利用してパターン化するのである。この場合、金属膜に
導電ペーストの場合よりも安価で比抵抗の小さいな銅、
ニッケル等が使え、100μm以下の微細な回路パター
ンを高精度で形成することができる。しかしながら、こ
のようにして得たセラミック基板を複数枚準備して、前
記の方法で積層回路板を製造しても、高温の熱処理で回
路がダメージを受けるため、不良品が出やすい。
【0006】
【発明が解決しようとする課題】この発明は、上記事情
に鑑み、回路が形成されたセラミック基板複数枚を高温
の熱処理を伴うことなく比較的低温の熱処理で接合させ
多層化することができる方法を提供することを第1の課
題とし、加えて、回路の高密度化が、より図り易い方法
を提供することを第2の課題とする。
【0007】
【課題を解決するための手段】前記第1の課題を解決す
るため、請求項1記載の発明にかかるセラミック多層回
路板の製造方法では、回路が形成された複数枚のセラミ
ック基板を、回路における基板間導通用部分は導電性接
合材を介して、その他の部分は絶縁性接合材を介して対
面するように重ねておいて熱処理することにより、それ
ぞれ接合するにあたり、前記絶縁性接合材として、熱硬
化型樹脂組成物を用いるようにしている。
【0008】前記第2の課題を解決するため、請求項2
記載の発明にかかるセラミック多層回路板の製造方法は
、加えて、回路が形成されたセラミック基板を得るに際
し、セラミック基板表面に純金属膜を積層形成した後、
この金属膜をパターン化するようにしている。以下、こ
の発明をより具体的に説明する。
【0009】この発明で使用されるセラミック基板は、
周知のセラミック基板でよい。セラミック基板の厚みは
、通常、0.1〜1mm程度である。セラミック基板へ
の回路形成方法は特に限定されないが、下記の方法によ
ることが好ましい。すなわち、無電解メッキ法等の化学
メッキ法、あるいは、スパッタリング法等の物理(気相
)メッキ法によりセラミック基板表面に純金属膜を積層
形成した後、この純金属膜をフォトリソグラフィ技術を
利用してパターン化するという方法である。
【0010】この発明における絶縁性接合材用の熱硬化
型樹脂組成物としては、エポキシ樹脂組成物等が挙げら
れる。より具体的には、エポキシ樹脂系のいわゆるはん
だレジスト材が例示される。この発明の場合、熱硬化型
樹脂組成物に基板間隔調整用のフィラーが5〜50体積
%程度で含まれていることが好ましい。基板間の間隔調
整用のフィラーとしては、粒径10〜100μm程度の
SiO2 粒子やAl2 O3 粒子が例示される。フ
ィラーが含まれている絶縁性接合材の場合、加熱加圧工
程で基板同士が不要箇所で直に接触したりせずに適切な
間隔が保たれ短絡が防止できる。
【0011】導電性接合材としては、はんだ材、ろう材
、有機導電ペースト(バインダー用樹脂と導電粒子から
なる)等が挙げられ、300℃以下の温度で接合させら
れるものが好ましい。有機導電ペーストとしては、例え
ば、エポキシ樹脂等の熱硬化型の有機導電ペーストが例
示される。はんだ材としては、クリームはんだが例示さ
れる。なお、はんだ材の場合、共晶はんだよりも後の半
田リフロー工程で溶ける心配のない高温はんだの方が好
ましい。これらの導電性接合材は、単独使用に限らず、
併用するようにしてもよい。
【0012】続いて、この発明でセラミック多層回路板
を製造するときの様子を図面を参照しながら具体的に説
明する。まず、図1にみるように、所定の位置にスルホ
ール用の貫通孔11の開いた2枚のセラミック基板1、
2を準備する。そして、両セラミック基板1、2の表面
に、無電解メッキ法等により厚み約10μmの銅膜(純
金属膜)を形成し、公知の選択エッチング法により、図
2にみるように、所定のパターンの回路12、13をそ
れぞれ形成する。銅膜の形成に先立って、セラミック基
板に粗面化処理を施しておくと銅膜のセラミック基板1
、2に対する密着力が高まる。また、フォトリソグラフ
ィ法の利用により、50μmの回路幅、50μmの回路
間隔という微細回路の形成も容易に行える。
【0013】ついで、図3にみるように、回路における
基板間導通用部分以外の部分に、以下のようにして絶縁
性接合材を設ける。熱硬化型樹脂組成物(例えば、エポ
キシ樹脂系はんだレジスト)をスクリーン印刷法により
塗布した後、80〜150℃で(必要に応じてN2 中
等の不活性雰囲気下において)加熱し半硬化させるよう
にする。熱硬化型樹脂組成物には必要に応じてフィラー
を予め添加するようにしてもよい。次に、回路における
基板間導通用部分に導電性接合材15をスクリーン印刷
法ないしディスペンサーにより必要量塗布する。
【0014】続いて、セラミック基板1、2を対面させ
ておいて、N2 中等の不活性雰囲気下で150〜20
0℃以下の温度で加熱処理する。導電性接合材として、
有機導電ペーストを用いる場合には、絶縁性接合材と同
時に硬化させることができる。導電性接合材として、は
んだ材を用いる場合には、絶縁性接合材の硬化させた後
、はんだの溶ける温度まで加熱温度を上げて接合させる
ようにする。加熱処理の際、通常、0.1〜1kg/c
m2 程度の圧力も同時にかけるようにする。そうする
と、図4にみるように、セラミック多層回路板3が得ら
れる。
【0015】
【作用】請求項1記載の発明にかかるセラミック多層回
路板の製造方法では、セラミック基板の回路における基
板間導通用部分に介在する絶縁性接合材に熱硬化型樹脂
組成物を用いており、セラミック基板を接合させる加熱
処理の際の温度が低くてすむため、強いソリやワレのな
い回路板を得ることができるようになる。
【0016】請求項2記載の発明にかかるセラミック多
層回路板の製造方法では、加えて、回路が形成されたセ
ラミック基板を得るに際し、セラミック基板表面に純金
属膜を積層形成した後、この金属膜をパターン化するよ
うにしているため、回路を容易に微細なものにすること
ができ、そのため、高密度化がより図り易い。もちろん
、微細な回路であっても、接合のための加熱処理の際の
温度が低いため、回路が接合工程で損傷することもない
【0017】
【実施例】以下、この発明のより具体的な実施例を説明
する。この発明は、下記の実施例に限らない。 −実施例1− まず、所定の位置にスルホール用の貫通孔(直径0.4
mm)の開いた2枚のアルミナ基板(縦:100mm 
 横:100mm  厚み:0.5mm)を、85%リ
ン酸浴(温度330℃)に3分間浸漬し、表面粗化処理
を行った。
【0018】次に、通常の無電解銅メッキ法により厚み
約10μmの銅膜を形成した後、フォトリソグラフィ法
を利用して、所定のパターンの回路を形成した。そして
、絶縁性接合材として、粒径20μmのAl2 O3 
粒子(フィラー)を25体積%含むエポキシ樹脂系はん
だレジストを、回路における基板間導通用部分以外の部
分にスクリーン印刷法により塗布した後、N2 雰囲気
中、100℃で加熱処理し半硬化させた。
【0019】ついで、回路における基板間導通用部分に
、導電性接合材としての熱硬化型有機銅ペーストをディ
スペンサーにより塗布した。最後に、2枚のアルミナ基
板を対面させておいて、N2 雰囲気中、150℃の温
度で加熱加圧処理して両接合材を硬化させセラミック多
層回路板を得た。 −実施例2− まず、実施例1において、有機銅ペーストの代わりに、
クリームはんだを用いた。このクリームはんだは、25
0℃の液相温度を有する高温はんだである。
【0020】2枚のアルミナ基板を対面させておいて、
N2 雰囲気中、150℃の温度で加熱加圧処理して絶
縁性接合材を硬化させておいてから、引き続き、高温は
んだの溶ける250℃の温度に上げて処理し、セラミッ
ク多層回路板を得た。 −実施例3− 実施例2において、銅膜の形成をスパッタリング法で行
うとともに、絶縁性接合材として、粒径30μmのSi
O2 粒子(フィラー)を10体積%含む熱硬化型のエ
ポキシ樹脂系はんだレジストを用いるようにした他は、
同様にしてセラミック多層回路板を得た。
【0021】実施例1〜3のセラミック多層回路板は、
強いソリやワレはなく、銅層からなる微細回路の損傷も
ない良好な基板であった。この発明は、上記実施例に限
らないことは言うまでもない。例えば、上記実施例では
、セラミック基板の積層枚数が2枚であったが、3枚以
上であってもよい。絶縁性接合材がフィラーを含有して
いたが、フィラー未含有の接合材を用いるようにしても
よい。また、導電性接合材を先に設け、絶縁性接合材を
後に設けるようにしてもよい。
【0022】
【発明の効果】以上に述べたように、請求項1記載の発
明にかかるセラミック多層回路板の製造方法によれば、
セラミック基板の回路における基板間導通用部分に介在
する絶縁性接合材に熱硬化型樹脂組成物を用いており、
セラミック基板を接合させる加熱処理の際の温度が低く
てすむため、強いソリやワレのないセラミック多層回路
板を得ることができる。
【0023】請求項2記載の発明にかかるセラミック多
層回路板の製造方法では、加えて、セラミック基板の回
路を容易に微細なものにすることができ、しかも、この
微細な回路が接合のための加熱処理の際の温度が低くて
接合工程で損傷することもないため、高密度化がより図
り易いという利点がある。
【図面の簡単な説明】
【図1】この発明のセラミック多層回路板の製造方法に
おける具体的なセラミック基板2枚をあらわす概略断面
図である。
【図2】図1のセラミック基板に回路を形成した状態を
あらわす概略断面図である。
【図3】図2のセラミック基板に導電性接合材および絶
縁性接合材を塗布した状態をあらわす概略断面図である
【図4】図3に示す2枚のセラミック基板を接合したセ
ラミック多層回路板をあらわす概略断面図である。
【符合の説明】
1  セラミック基板 2  セラミック基板 3  セラミック多層回路板 12  回路 13  回路 14  絶縁性接合材 15  導電性接合材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  回路が形成された複数枚のセラミック
    基板を、回路における基板間導通用部分は導電性接合材
    を介して、その他の部分は絶縁性接合材を介して対面す
    るように重ねておいて熱処理することにより、それぞれ
    接合するセラミック多層回路板の製造方法において、前
    記絶縁性接合材として、熱硬化型樹脂組成物を用いるよ
    うにすることを特徴とするセラミック多層回路板の製造
    方法。
  2. 【請求項2】  回路が形成されたセラミック基板を得
    るにあたり、セラミック基板表面に純金属膜を積層形成
    した後、この金属膜をパターン化するようにする請求項
    1記載のセラミック多層回路板の製造方法。
JP8018791A 1991-04-12 1991-04-12 セラミック多層回路板の製造方法 Pending JPH04314395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8018791A JPH04314395A (ja) 1991-04-12 1991-04-12 セラミック多層回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8018791A JPH04314395A (ja) 1991-04-12 1991-04-12 セラミック多層回路板の製造方法

Publications (1)

Publication Number Publication Date
JPH04314395A true JPH04314395A (ja) 1992-11-05

Family

ID=13711372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8018791A Pending JPH04314395A (ja) 1991-04-12 1991-04-12 セラミック多層回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH04314395A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019154822A1 (en) * 2018-02-06 2019-08-15 Bjoersell Sten Manufacture of electronic circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019154822A1 (en) * 2018-02-06 2019-08-15 Bjoersell Sten Manufacture of electronic circuits

Similar Documents

Publication Publication Date Title
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP3173410B2 (ja) パッケージ基板およびその製造方法
US6328201B1 (en) Multilayer wiring substrate and method for producing the same
JPH04314395A (ja) セラミック多層回路板の製造方法
JP3236829B2 (ja) バイアホール部の接続構造及び配線基板
JPH11163522A (ja) 多層配線基板およびその製造方法
JPS63182886A (ja) プリント配線板およびその製法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP4200664B2 (ja) 積層基板およびその製造方法
JPS63274199A (ja) 多層配線の形成方法
JPH04297092A (ja) セラミック多層回路板の製造方法
JPH0653684A (ja) 薄膜多層配線基板とそれを用いたモジュール
JPH0982835A (ja) 回路基板および多層回路基板
JPH0444393A (ja) セラミック多層配線板の製造方法
JPH0434838B2 (ja)
JP3247888B2 (ja) 電子部品パッケージ及び、電子部品のパッケージの製造方法
JPH0442597A (ja) セラミック多層配線板の製造方法
JP2001007250A (ja) パッケージ基板
JP2001015930A (ja) 多層配線基板およびその製造方法
JP3429743B2 (ja) 配線基板
JP2002076557A (ja) 回路配線基板およびそれを用いた多層回路配線基板ならびにその製造方法
JP2515165B2 (ja) 多層配線基板の製造方法
JPH0763109B2 (ja) セラミック回路基板の製造方法
JPH0548269A (ja) 多層配線基板の製造方法
JPS59134803A (ja) チツプ抵抗体の製造方法