JPH04319814A - パルス回路 - Google Patents
パルス回路Info
- Publication number
- JPH04319814A JPH04319814A JP8708191A JP8708191A JPH04319814A JP H04319814 A JPH04319814 A JP H04319814A JP 8708191 A JP8708191 A JP 8708191A JP 8708191 A JP8708191 A JP 8708191A JP H04319814 A JPH04319814 A JP H04319814A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- level
- terminal
- wave signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は交流（ＡＣ）結合された
正弦波信号の入力レベルに従った論理レベルを出力する
パルス回路に関する。
正弦波信号の入力レベルに従った論理レベルを出力する
パルス回路に関する。
【０００２】
【従来の技術】従来のこの種のパルス回路について図面
を参照して説明する。
を参照して説明する。
【０００３】図３は従来のパルス回路の回路図、図４は
図３のパルス回路の動作を説明するための波形図である
。
図３のパルス回路の動作を説明するための波形図である
。
【０００４】図３において、入力信号である正弦波信号
は、端子Ａから入力信号の直流（ＤＣ）成分を遮断する
コンデンサ１を介して、パルス回路４の入力端子Ｂにに
入力される。パルス回路４は、３図においてはＣＭＯＳ
トランジスタを用いたＩＣ回路により構成されており、
入力レベルが識別レベルより高いか低いかによって、「
Ｈ」（ハイ）レベルまたは「Ｌ」（ロー）レベルの論理
出力を端子Ｃに出力する。正の直流電源を供給する端子
Ｄと端子Ａとの間に接続された抵抗器２はＡ端子におけ
る正弦波信号がＤＣ成分を含んでいることを表している
。パルス回路４の入力端子Ｂと端子Ｄ間に接続されたダ
イオード３は、パルス回路４に入力される正弦波信号の
レベルを制限する。抵抗器５は、端子Ｄと接地間の電圧
を分圧してパルス回路４の入力端子Ｂに供給し、パルス
回路４にＤＣバイアスを与える。また、端子ＢとＣ間に
接続された抵抗器６はパルス回路４の出力のプルアップ
抵抗である。
は、端子Ａから入力信号の直流（ＤＣ）成分を遮断する
コンデンサ１を介して、パルス回路４の入力端子Ｂにに
入力される。パルス回路４は、３図においてはＣＭＯＳ
トランジスタを用いたＩＣ回路により構成されており、
入力レベルが識別レベルより高いか低いかによって、「
Ｈ」（ハイ）レベルまたは「Ｌ」（ロー）レベルの論理
出力を端子Ｃに出力する。正の直流電源を供給する端子
Ｄと端子Ａとの間に接続された抵抗器２はＡ端子におけ
る正弦波信号がＤＣ成分を含んでいることを表している
。パルス回路４の入力端子Ｂと端子Ｄ間に接続されたダ
イオード３は、パルス回路４に入力される正弦波信号の
レベルを制限する。抵抗器５は、端子Ｄと接地間の電圧
を分圧してパルス回路４の入力端子Ｂに供給し、パルス
回路４にＤＣバイアスを与える。また、端子ＢとＣ間に
接続された抵抗器６はパルス回路４の出力のプルアップ
抵抗である。
【０００５】次に、図４を参照して図３のパルス回路の
動作を説明する。いま、図３のパルス回路は、正弦波信
号が入力された場合（図４（ａ）参照）は、パルス回路
４の論理出力の「Ｈ」レベル，「Ｌ」レベルの時間の割
合（ヂューティ）を５０％とするための回路である。こ
のためには、パルス回路４の入力端子Ｂのバイアス電圧
は、抵抗器５によって与えられ、パルス回路４の識別レ
ベルと等しくされる（図４（ａ１）参照）。この結果、
パルス回路４の端子Ｃに出力される波形は、図４（ａ２
）に示されるように、ヂューティ５０％の良好な波形を
出力する。しかしながら、正弦波信号が入力されない場
合（図４（ｂ）参照）にも、パルス回路４の入力端子Ｂ
におけるバイアス電圧と識別電圧がほぼ同じである（図
４（ｂ１）参照）ため、雑音や電源電圧の変動により、
パルス回路４の端子Ｃに出力される波形は、図４（ｂ２
）に示されるように、正弦波信号の入力がないにも拘わ
らず不要の「Ｈ」レベルの波形が出力されることがある
。
動作を説明する。いま、図３のパルス回路は、正弦波信
号が入力された場合（図４（ａ）参照）は、パルス回路
４の論理出力の「Ｈ」レベル，「Ｌ」レベルの時間の割
合（ヂューティ）を５０％とするための回路である。こ
のためには、パルス回路４の入力端子Ｂのバイアス電圧
は、抵抗器５によって与えられ、パルス回路４の識別レ
ベルと等しくされる（図４（ａ１）参照）。この結果、
パルス回路４の端子Ｃに出力される波形は、図４（ａ２
）に示されるように、ヂューティ５０％の良好な波形を
出力する。しかしながら、正弦波信号が入力されない場
合（図４（ｂ）参照）にも、パルス回路４の入力端子Ｂ
におけるバイアス電圧と識別電圧がほぼ同じである（図
４（ｂ１）参照）ため、雑音や電源電圧の変動により、
パルス回路４の端子Ｃに出力される波形は、図４（ｂ２
）に示されるように、正弦波信号の入力がないにも拘わ
らず不要の「Ｈ」レベルの波形が出力されることがある
。
【０００６】
【発明が解決しようとする課題】上述した従来のパルス
回路では、入力信号である正弦波信号の入力がないとき
でも、不要の論理出力がされることがあるという欠点が
あった。
回路では、入力信号である正弦波信号の入力がないとき
でも、不要の論理出力がされることがあるという欠点が
あった。
【０００７】
【課題を解決するための手段】本発明のパルス回路は、
交流結合された正弦波信号と直流バイアスとが入力信号
とされるパルス回路において、前記正弦波信号の入力の
有無を検出し前記正弦波信号の入力がないときには前記
直流バイアスを前記パルス回路の「Ｌ」入力レベルとす
る直流バイアス変更手段を有している。
交流結合された正弦波信号と直流バイアスとが入力信号
とされるパルス回路において、前記正弦波信号の入力の
有無を検出し前記正弦波信号の入力がないときには前記
直流バイアスを前記パルス回路の「Ｌ」入力レベルとす
る直流バイアス変更手段を有している。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例のパルス回路の回
路図、図２は図１のパルス回路の動作を説明するための
波形図である。
路図、図２は図１のパルス回路の動作を説明するための
波形図である。
【００１０】図１のパルス回路は、図３に示された従来
のパルス回路に加え、端子Ａに接続されて正弦波信号の
有無を検出するピーク検出器１０と、一方の入力端はピ
ーク検出器１０の出力端Ｅに接続され他方の入力端は基
準電圧を入力し出力が端子Ｂに接続された比較判定回路
９とを有している。基準電圧は一端が接地された抵抗器
７と一端がＤ端子に接続された抵抗器８の中間点に形成
された電圧である。ピーク検出回路１０は、一例として
倍電圧検波回路が使用されてよい。端子Ａにおいて正弦
波信号が入力されていないときには、ピーク検出回路１
０は、基準電圧より負の方向の電圧を出力する。そして
、入力される正弦波信号のレベルが増大するにつれてピ
ーク検出回路１０の出力電圧は正の方向に変位し、正弦
波信号が予め定められたレベルに達すると、ピーク検出
回路１０の出力電圧は基準電圧より正の電位となる。 比較判定回路９は、一方の入力端に入力されるピーク検
出器１０の出力電圧が基準電圧より正であると、出力端
を等価的にパルス回路４の入力端子Ｂと不接続とする。 一方、ピーク検出器１０の出力電圧が基準電圧より負で
あると、比較判定回路９は、出力端の電位をパルス回路
４の識別レベルより接地側に設定する。このときには、
パルス回路４は端子Ｃに「Ｌ」レベルを出力する。
のパルス回路に加え、端子Ａに接続されて正弦波信号の
有無を検出するピーク検出器１０と、一方の入力端はピ
ーク検出器１０の出力端Ｅに接続され他方の入力端は基
準電圧を入力し出力が端子Ｂに接続された比較判定回路
９とを有している。基準電圧は一端が接地された抵抗器
７と一端がＤ端子に接続された抵抗器８の中間点に形成
された電圧である。ピーク検出回路１０は、一例として
倍電圧検波回路が使用されてよい。端子Ａにおいて正弦
波信号が入力されていないときには、ピーク検出回路１
０は、基準電圧より負の方向の電圧を出力する。そして
、入力される正弦波信号のレベルが増大するにつれてピ
ーク検出回路１０の出力電圧は正の方向に変位し、正弦
波信号が予め定められたレベルに達すると、ピーク検出
回路１０の出力電圧は基準電圧より正の電位となる。 比較判定回路９は、一方の入力端に入力されるピーク検
出器１０の出力電圧が基準電圧より正であると、出力端
を等価的にパルス回路４の入力端子Ｂと不接続とする。 一方、ピーク検出器１０の出力電圧が基準電圧より負で
あると、比較判定回路９は、出力端の電位をパルス回路
４の識別レベルより接地側に設定する。このときには、
パルス回路４は端子Ｃに「Ｌ」レベルを出力する。
【００１１】次に、図２を参照して図１のパルス回路の
動作を説明する。いま、従来例と同様に、図３のパルス
回路は、正弦波信号が入力された場合（図２（ａ）参照
）のみ、パルス回路４の論理出力を「Ｈ」レベル，「Ｌ
」レベルともにその時間の割合（ヂューティ）を５０％
とするための回路である。正弦波信号が入力されたとき
には、比較判定回路９の出力端はＢ端子と不接続とされ
るため、従来例と同様にパルス回路４の入力端子Ｂのバ
イアス電圧は抵抗器５によって供給され、識別レベルと
等しくされている（図２（ａ１）参照）。従って、パル
ス回路４の端子Ｃに出力される波形は、図２（ａ２）に
示されるように、ヂューティ５０％の良好な波形を出力
する。一方、正弦波信号が入力されないとき（図２（ｂ
）参照）には、正弦波信号が入力されていないことをピ
ーク検出回路１０が検出する。比較判定回路９はその検
出結果を２値の論理判定して、パルス回路４の入力端子
Ｂの直流バイアスを識別レベルより低い「Ｌ」レベルに
引き込む（図２（ｂ１）参照）。この結果、図１のパル
ス回路に雑音や電圧変動が加わっても、パルス回路４の
論理出力は、図２（ｂ２）に示すように「Ｌ」レベルに
留まる。
動作を説明する。いま、従来例と同様に、図３のパルス
回路は、正弦波信号が入力された場合（図２（ａ）参照
）のみ、パルス回路４の論理出力を「Ｈ」レベル，「Ｌ
」レベルともにその時間の割合（ヂューティ）を５０％
とするための回路である。正弦波信号が入力されたとき
には、比較判定回路９の出力端はＢ端子と不接続とされ
るため、従来例と同様にパルス回路４の入力端子Ｂのバ
イアス電圧は抵抗器５によって供給され、識別レベルと
等しくされている（図２（ａ１）参照）。従って、パル
ス回路４の端子Ｃに出力される波形は、図２（ａ２）に
示されるように、ヂューティ５０％の良好な波形を出力
する。一方、正弦波信号が入力されないとき（図２（ｂ
）参照）には、正弦波信号が入力されていないことをピ
ーク検出回路１０が検出する。比較判定回路９はその検
出結果を２値の論理判定して、パルス回路４の入力端子
Ｂの直流バイアスを識別レベルより低い「Ｌ」レベルに
引き込む（図２（ｂ１）参照）。この結果、図１のパル
ス回路に雑音や電圧変動が加わっても、パルス回路４の
論理出力は、図２（ｂ２）に示すように「Ｌ」レベルに
留まる。
【００１２】
【発明の効果】以上説明したように本発明は、正弦波信
号の入力の有無を検出し、正弦波信号の入力がないとき
にはパルス回路の直流バイアスを「Ｌ」入力レベルとす
る、直流バイアス変更手段を設けることにより、正弦波
信号の入力のないとき不要な論理出力を防止することが
できる効果がある。
号の入力の有無を検出し、正弦波信号の入力がないとき
にはパルス回路の直流バイアスを「Ｌ」入力レベルとす
る、直流バイアス変更手段を設けることにより、正弦波
信号の入力のないとき不要な論理出力を防止することが
できる効果がある。
【図１】本発明の一実施例の回路図である。
【図２】図１のパルス回路の動作を説明するための波形
図である。
図である。
【図３】従来例の回路図である。
【図４】図３のパルス回路の動作を説明するための波形
図である。
図である。
１ コンデンサ
２，５，６，７，８ 抵抗器
３ ダイオード
４ パルス回路
９ 比較判定回路
１０ ピーク検出回路
Claims (1)
- 【請求項１】 交流結合された正弦波信号と直流バイ
アスとが入力信号とされ、前記入力信号のレベルによっ
て２値出力をするパルス回路において、前記正弦波信号
の入力の有無を検出し前記正弦波信号の入力がないとき
には前記直流バイアスを前記パルス回路の「Ｌ」入力レ
ベルとする直流バイアス変更手段を有することを特徴と
するパルス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8708191A JPH04319814A (ja) | 1991-04-19 | 1991-04-19 | パルス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8708191A JPH04319814A (ja) | 1991-04-19 | 1991-04-19 | パルス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04319814A true JPH04319814A (ja) | 1992-11-10 |
Family
ID=13905000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8708191A Pending JPH04319814A (ja) | 1991-04-19 | 1991-04-19 | パルス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04319814A (ja) |
-
1991
- 1991-04-19 JP JP8708191A patent/JPH04319814A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581206A (en) | Power level detection circuit | |
| US4866301A (en) | Controlled slew peak detector | |
| JP3217181B2 (ja) | 電力制御装置 | |
| GB2196499A (en) | Data shaping circuit | |
| JP2005521375A (ja) | ディジタル通信用オプトエレクトロニクス受信機回路 | |
| US6194965B1 (en) | Differential signal detection circuit | |
| US5434521A (en) | Integrated comparator circuit | |
| US20060139736A1 (en) | Optical receiver | |
| JPH0997839A (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
| US4431930A (en) | Digital time domain noise filter | |
| JPH04319814A (ja) | パルス回路 | |
| US5065056A (en) | Clamping circuit | |
| US5237222A (en) | Comparator circuit for an integrator | |
| US5781039A (en) | Frequency controlled switch | |
| US6232809B1 (en) | Differential input comparator with double sided hysteresis | |
| JP3517578B2 (ja) | シュミット回路 | |
| JP2587527B2 (ja) | スイッチ・レシーバ回路 | |
| US6388462B1 (en) | Waveform shaping digital circuit | |
| JP3269184B2 (ja) | スイッチ信号の入力回路 | |
| JPH0686458A (ja) | 電源選択回路 | |
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| JPH07141583A (ja) | 断線検出装置 | |
| JP2893113B2 (ja) | 比較器回路 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JPH01109917A (ja) | 信号レベル識別回路 |