JPH04320351A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04320351A JPH04320351A JP3088306A JP8830691A JPH04320351A JP H04320351 A JPH04320351 A JP H04320351A JP 3088306 A JP3088306 A JP 3088306A JP 8830691 A JP8830691 A JP 8830691A JP H04320351 A JPH04320351 A JP H04320351A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- semiconductor device
- semiconductor
- conductor lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】〔発明の目的〕
【０００２】
【産業上の利用分野】本発明は、半導体素子をフィルム
キャリアなどの絶縁フィルムに接合する半導体装置の製
造方法に関する。
キャリアなどの絶縁フィルムに接合する半導体装置の製
造方法に関する。
【０００３】
【従来の技術】近年、ＩＣまたはＬＳＩ等の半導体素子
は、液晶ディスプレイあるいはＥＬディスプレイ等の分
野で多量に用いられている。そして、これらのディスプ
レイは、小型でコンパクトなものが望まれている。
は、液晶ディスプレイあるいはＥＬディスプレイ等の分
野で多量に用いられている。そして、これらのディスプ
レイは、小型でコンパクトなものが望まれている。
【０００４】したがって、半導体素子においても小形化
に対応するため、パッケージの小形化、薄形化が要求さ
れてきている。そして、この小形化、薄形化に対応して
、半導体素子を製造するに際しては、拡散工程、電極配
線工程の終了したシリコンウエハを半導体素子単位のチ
ップに切断し、チップの周辺に設けられたアルミ電極端
子から外部端子へ電極リードを取り出して取扱いやすく
し、さらに、機械的保護のためにパッケージングする。
に対応するため、パッケージの小形化、薄形化が要求さ
れてきている。そして、この小形化、薄形化に対応して
、半導体素子を製造するに際しては、拡散工程、電極配
線工程の終了したシリコンウエハを半導体素子単位のチ
ップに切断し、チップの周辺に設けられたアルミ電極端
子から外部端子へ電極リードを取り出して取扱いやすく
し、さらに、機械的保護のためにパッケージングする。
【０００５】これらの半導体素子の実装方法には、通常
、ワイヤボンディング、フリップチップまたはフィルム
キャリア等があり、とくに、フィルムキャリア方式は、
ディバイスの小形化、薄形化あるいは高密度化のために
有望である。
、ワイヤボンディング、フリップチップまたはフィルム
キャリア等があり、とくに、フィルムキャリア方式は、
ディバイスの小形化、薄形化あるいは高密度化のために
有望である。
【０００６】ここで、従来の半導体装置を、図８を参照
して説明する。
して説明する。
【０００７】図８に示すように、半導体素子１上に設け
られた電極端子２には、金属突起３が設けられている。 また、一定幅のポリイミドからなるフィルムキャリア４
には、電解金メッキ５がほどこされた金属リード端子６
が取り付けられている。そして、金属突起３に金属リー
ド端子６を接続するに際しては、電極端子スイッチの数
にかかわらず、一括接続するので、接続箇所の信頼度は
高くなる。また、半導体素子１の電極端子２に設けられ
る金属突起３およびリード端子６の破壊強度が４０ｇ以
上もあるため、半導体素子１の接続を金属突起３および
リード端子６のみで行なえる。
られた電極端子２には、金属突起３が設けられている。 また、一定幅のポリイミドからなるフィルムキャリア４
には、電解金メッキ５がほどこされた金属リード端子６
が取り付けられている。そして、金属突起３に金属リー
ド端子６を接続するに際しては、電極端子スイッチの数
にかかわらず、一括接続するので、接続箇所の信頼度は
高くなる。また、半導体素子１の電極端子２に設けられ
る金属突起３およびリード端子６の破壊強度が４０ｇ以
上もあるため、半導体素子１の接続を金属突起３および
リード端子６のみで行なえる。
【０００８】さらに、半導体素子１およびリード端子６
上に保護コート７をするのみで、機器への実装が可能と
なり、小型化、薄形化したパッケージングとして利用で
きる。
上に保護コート７をするのみで、機器への実装が可能と
なり、小型化、薄形化したパッケージングとして利用で
きる。
【０００９】上述のように、フィルムキャリア方式は、
小型化、薄形化が図れ、信頼性が高いパッケージングと
することができ、長尺のテープ状態で取り扱うことがで
きるので、半導体素子の実装方法として操作性が非常に
よい。
小型化、薄形化が図れ、信頼性が高いパッケージングと
することができ、長尺のテープ状態で取り扱うことがで
きるので、半導体素子の実装方法として操作性が非常に
よい。
【００１０】
【発明が解決しようとする課題】しかしながら、このフ
ィルムキャリア方式の場合、半導体素子の電極端子上の
金属突起の形成に問題を有している。
ィルムキャリア方式の場合、半導体素子の電極端子上の
金属突起の形成に問題を有している。
【００１１】すなわち、金属突起は半導体素子の電極端
子上に、バリヤメタルとよばれる多層金属層を設け、こ
の多層金属層上に電解メッキ法により金属突起を設けて
いる。
子上に、バリヤメタルとよばれる多層金属層を設け、こ
の多層金属層上に電解メッキ法により金属突起を設けて
いる。
【００１２】そして、この多層金属層を形成するために
、蒸着工程、フォトリソ工程、メッキ工程等の複雑な工
程は、半導体素子の歩留まりを低下させるばかりか、著
しくコストを上昇させるものである。
、蒸着工程、フォトリソ工程、メッキ工程等の複雑な工
程は、半導体素子の歩留まりを低下させるばかりか、著
しくコストを上昇させるものである。
【００１３】さらに、液晶ディスプレイの駆動用半導体
素子等においては、ディスプレイの高精細化、装置の小
形化で、半導体素子の高密度化が進み、従来の半導体素
子の電極端子上への金属突起の形成方法では、金属突起
の大きさに限界があり、また、フィルムキャリアの製作
においても、導体リードをエッチングにより形成するた
め、半導体素子の電極端子配置の高密度化に対応できな
い問題を有している。
素子等においては、ディスプレイの高精細化、装置の小
形化で、半導体素子の高密度化が進み、従来の半導体素
子の電極端子上への金属突起の形成方法では、金属突起
の大きさに限界があり、また、フィルムキャリアの製作
においても、導体リードをエッチングにより形成するた
め、半導体素子の電極端子配置の高密度化に対応できな
い問題を有している。
【００１４】本発明は、上記問題点に鑑みなされたもの
で、コストの低下を図るとともに高密度化に対応できる
半導体装置の製造方法を提供することを目的とする。
で、コストの低下を図るとともに高密度化に対応できる
半導体装置の製造方法を提供することを目的とする。
【００１５】〔発明の構成〕
【００１６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁フィルム上に電解メッキ法により導体リ
ードを形成し、前記導体リード上に接続される半導体素
子の電極端子に対応する位置に金属突起を形成し、この
金属突起を前記半導体素子の電極端子に接続するもので
ある。
造方法は、絶縁フィルム上に電解メッキ法により導体リ
ードを形成し、前記導体リード上に接続される半導体素
子の電極端子に対応する位置に金属突起を形成し、この
金属突起を前記半導体素子の電極端子に接続するもので
ある。
【００１７】
【作用】本発明は、絶縁フィルム上に形成された導体リ
ード上の半導体素子の電極端子に対応する位置に、電解
メッキ法により金属突起を形成するため、従来のように
半導体素子上に直接金属突起を形成する必要がないので
、半導体素子の製造歩留まりが向上するとともに、一般
的な半導体素子を用いることができるので、コストの低
下を図ることができる。また、半導体素子の電極端子配
置の高密度化に対しても半導体素子の電極端子上への金
属突起の大きさに制限されず、また、フィルムキャリア
の製作においても、導体リードを電解メッキ法により形
成するため、容易に対応できる。
ード上の半導体素子の電極端子に対応する位置に、電解
メッキ法により金属突起を形成するため、従来のように
半導体素子上に直接金属突起を形成する必要がないので
、半導体素子の製造歩留まりが向上するとともに、一般
的な半導体素子を用いることができるので、コストの低
下を図ることができる。また、半導体素子の電極端子配
置の高密度化に対しても半導体素子の電極端子上への金
属突起の大きさに制限されず、また、フィルムキャリア
の製作においても、導体リードを電解メッキ法により形
成するため、容易に対応できる。
【００１８】
【実施例】以下、本発明の半導体装置の製造方法の一実
施例を図面を参照して説明する。
施例を図面を参照して説明する。
【００１９】図１において、１１は実装される半導体素
子で、この半導体素子１１の表面には、電極端子１２が
設けられ、半導体素子１１の表面および電極端子１２の
一部にかかってたとえば窒化シリコン（ＳｉＮ）からな
る保護用のパッシベーション膜１３が形成されている。
子で、この半導体素子１１の表面には、電極端子１２が
設けられ、半導体素子１１の表面および電極端子１２の
一部にかかってたとえば窒化シリコン（ＳｉＮ）からな
る保護用のパッシベーション膜１３が形成されている。
【００２０】また、１４は長尺上の絶縁フィルムである
ポリイミド等のフィルムキャリアで、このフィルムキャ
リア１４には、たとえば銅（Ｃｕ）製の導体リード１５
が、電解メッキ法により形成され、この導体リード１５
には、電極端子１２の位置に対応して、金（Ａｕ）製の
金属突起１６が同様に、電解メッキされて形成されてい
る。さらに、導体リード１５および金属突起１６には、
電解金メッキ１７が形成されている。
ポリイミド等のフィルムキャリアで、このフィルムキャ
リア１４には、たとえば銅（Ｃｕ）製の導体リード１５
が、電解メッキ法により形成され、この導体リード１５
には、電極端子１２の位置に対応して、金（Ａｕ）製の
金属突起１６が同様に、電解メッキされて形成されてい
る。さらに、導体リード１５および金属突起１６には、
電解金メッキ１７が形成されている。
【００２１】そして、電解金メッキ１７を介した金属突
起１６は、導体リード１５に電気的に接続されている。 さらに、フィルムキャリア１４には、孔部１８が形成さ
れこの孔部１８近傍には、保護コート１９が設けられて
いる。そうして、パッケージとして、半導体装置になっ
ている。
起１６は、導体リード１５に電気的に接続されている。 さらに、フィルムキャリア１４には、孔部１８が形成さ
れこの孔部１８近傍には、保護コート１９が設けられて
いる。そうして、パッケージとして、半導体装置になっ
ている。
【００２２】次に、図２ないし図７を参照して上記半導
体装置の製造方法について説明する。
体装置の製造方法について説明する。
【００２３】まず、図２に示すように、フィルムキャリ
ア１４上に第１のメッキレジストを塗布し、導体リード
１５形成用の図示しないマスクを使い、露光、現像を行
ない、第１のメッキレジストパターン２１を形成する。
ア１４上に第１のメッキレジストを塗布し、導体リード
１５形成用の図示しないマスクを使い、露光、現像を行
ない、第１のメッキレジストパターン２１を形成する。
【００２４】次に、図３に示すように、電解メッキ法に
より、フィルムキャリア１４上に銅の導体リード１５を
形成する。
より、フィルムキャリア１４上に銅の導体リード１５を
形成する。
【００２５】そして、図４に示すように、導体リード１
５および第１のメッキレジストパターン２１上に、導体
リード１５上の実装される半導体素子１１の電極端子１
２の位置に対応して金属突起１６を形成する空間２２を
有する第２のメッキレジストパターン２３を形成する。
５および第１のメッキレジストパターン２１上に、導体
リード１５上の実装される半導体素子１１の電極端子１
２の位置に対応して金属突起１６を形成する空間２２を
有する第２のメッキレジストパターン２３を形成する。
【００２６】そうして、図５に示すように、第２のメッ
キレジストパターン２３の空間２２に、導電リード１５
と電気的に接続するように、電解メッキにより金の電極
突部１６を形成する。
キレジストパターン２３の空間２２に、導電リード１５
と電気的に接続するように、電解メッキにより金の電極
突部１６を形成する。
【００２７】この後、図６に示すように、フィルムキャ
リア１４に孔部１８および図示しない位置決め孔等をエ
ッチングにより形成するとともに、第１のメッキレジス
トパターン２１および第２のメッキレジストパターン２
３を取り除く。
リア１４に孔部１８および図示しない位置決め孔等をエ
ッチングにより形成するとともに、第１のメッキレジス
トパターン２１および第２のメッキレジストパターン２
３を取り除く。
【００２８】さらに、図７に示すように、導体リード１
５および電極突部１６の表面に銅の腐食等を防止する電
解金メッキ１７をほどこす。
５および電極突部１６の表面に銅の腐食等を防止する電
解金メッキ１７をほどこす。
【００２９】そうして、電解金メッキ１７を介して、導
体リード上に形成された電極突部を、半導体素子１１の
電極端子１２に位置決め、加熱加圧により接合し、図１
に示すように、半導体素子１１上の表面に、薄い保護コ
ート１９を行ないパッケージとして完成する。
体リード上に形成された電極突部を、半導体素子１１の
電極端子１２に位置決め、加熱加圧により接合し、図１
に示すように、半導体素子１１上の表面に、薄い保護コ
ート１９を行ないパッケージとして完成する。
【００３０】
【発明の効果】本発明の半導体装置の製造方法によれば
、絶縁フィルム上に形成された導体リード上の半導体素
子の電極端子に対応する位置に、電解メッキ法により金
属突起を形成するため、従来のように半導体素子上に直
接金属突起を形成する必要がないので、半導体素子の製
造歩留まりが向上することができるとともに、一般的な
半導体素子を用いることができるので、コストの低下を
図ることができる。また、半導体素子の電極端子配置の
高密度化に対しても半導体素子の電極端子上への金属突
起の大きさに制限されず、フィルムキャリアの製作にお
いても、導体リードを電解メッキ法により形成するため
、容易に対応することができる。
、絶縁フィルム上に形成された導体リード上の半導体素
子の電極端子に対応する位置に、電解メッキ法により金
属突起を形成するため、従来のように半導体素子上に直
接金属突起を形成する必要がないので、半導体素子の製
造歩留まりが向上することができるとともに、一般的な
半導体素子を用いることができるので、コストの低下を
図ることができる。また、半導体素子の電極端子配置の
高密度化に対しても半導体素子の電極端子上への金属突
起の大きさに制限されず、フィルムキャリアの製作にお
いても、導体リードを電解メッキ法により形成するため
、容易に対応することができる。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】同上半導体装置の製造の一工程を示す断面図で
ある。
ある。
【図３】同上半導体装置の製造の図２の次の工程を示す
断面図である。
断面図である。
【図４】同上半導体装置の製造の図３の次の工程を示す
断面図である。
断面図である。
【図５】同上半導体装置の製造の図４の次の工程を示す
断面図である。
断面図である。
【図６】同上半導体装置の製造の図５の次の工程を示す
断面図である。
断面図である。
【図７】同上半導体装置の製造の図６の次の工程を示す
断面図である。
断面図である。
【図８】従来例の半導体装置を示す断面図である。
１１ 半導体素子
１２ 電極端子
１４ 絶縁フィルムとしてのフィルムキャリア１
５ 導体リード １６ 金属突起
５ 導体リード １６ 金属突起
Claims (1)
- 【請求項１】 絶縁フィルム上に電解メッキ法により
導体リードを形成し、前記導体リード上に接続される半
導体素子の電極端子に対応する位置に金属突起を形成し
、この金属突起を前記半導体素子の電極端子に接続する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3088306A JPH04320351A (ja) | 1991-04-19 | 1991-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3088306A JPH04320351A (ja) | 1991-04-19 | 1991-04-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04320351A true JPH04320351A (ja) | 1992-11-11 |
Family
ID=13939252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3088306A Pending JPH04320351A (ja) | 1991-04-19 | 1991-04-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04320351A (ja) |
-
1991
- 1991-04-19 JP JP3088306A patent/JPH04320351A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
| US7312521B2 (en) | Semiconductor device with holding member | |
| KR100658543B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| USRE46466E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| US6492200B1 (en) | Semiconductor chip package and fabrication method thereof | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| KR20020044590A (ko) | 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층 | |
| JPH02133943A (ja) | 高集積回路及びその製造方法 | |
| WO1993000703A1 (en) | Fabricating electronic circuitry unit containing stacked ic layers having lead rerouting | |
| US6717252B2 (en) | Semiconductor device | |
| EP1440470B1 (en) | Method of wire bonding a microelectronic die | |
| US7531381B2 (en) | Manufacturing method of a quad flat no-lead package structure | |
| KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| US6486000B2 (en) | Semiconductor package and fabricating method thereof | |
| US20070013064A1 (en) | Semiconductor device and electronic apparatus | |
| US20040175915A1 (en) | Tape circuit board and semiconductor chip package including the same | |
| US11810843B2 (en) | Integrated capacitor with extended head bump bond pillar | |
| US5512780A (en) | Inorganic chip-to-package interconnection circuit | |
| JP3351878B2 (ja) | 半導体装置およびその製造方法 | |
| KR100608331B1 (ko) | 멀티 칩 패키지 | |
| KR20030016914A (ko) | 반도체 장치의 솔더 범프 구조체 및 그 형성 방법 | |
| JPH07226402A (ja) | 共晶ボンディング用錫被着金バンプ | |
| KR20040023311A (ko) | 반도체 소자의 패드 형성 방법 |