JPH04321904A - 磁気ディスク記憶装置のライト・プリシフト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は磁気ディスク記憶装置に
関し、特に書き込みパルス列信号に時間的位相シフトを
付加するライト・プリシフト回路に関する。

【０００２】

【従来の技術】従来、この種のライト・プリシフト回路
は、書き込みパルス列信号が順次格納され順次シフトす
るシフトレジスタの格納パターンを、パターンデコーダ
により付加する時間値に応じ複数のグループに分配し、
その複数のグループの分配出力信号の各々に時間遅延器
を接続し、その複数の時間遅延器の出力信号を包括し論
理和処理を行うことにより書き込み、パルス信号に位相
シフトを付加していた。

【０００３】

【発明が解決しようとする課題】上述した従来のライト
・プリシフト回路は、付加する遅延時間値の種類の数の
時間遅延器を用意する必要があり、その時間遅延器と接
続する回路との信号線の増加を必要としていた。

【０００４】近年、磁気ディスク記憶装置は高速高密度
化に急速に向かっており、ライト・プリシフト動作にお
ける付加すべき遅延時間値の種類は増加してきた。また
近年の磁気ディスク装置の小型化は著しく、本回路を含
む電子回路の小型化・集積回路化に伴う各電子部品間の
信号線の減少が求められている。

【０００５】本発明の目的は、上記高速高密度に対応す
るライト・プリシフト動作における付加すべき遅延時間
値の種類の増加に対し、電子部品の増加及び電子部品間
の信号線の増加を抑え、小型化・集積回路化に適する回
路を提供することにある。

【０００６】

【課題を解決するための手段】前記目的を達成するため
、本発明に係る磁気ディスク記憶装置のライト・プリシ
フト回路においては、磁気ディスク記憶装置の書き込み
パルス列信号に時間的位相シフトを付加するライト・プ
リシフト回路であって、前記書き込みパルス列信号が順
次格納され、これらを順次シフトするシフトレジスタと
、前記シフトレジスタに格納されたパルス列パターンを
識別し複数の分配ライトパターン信号を送出し、また分
配ライトパターン信号と同一タイミングの分配前のライ
トパターン信号を送出するパターンデコーダと、前記分
配前のライトパターン信号の制御により電流の開閉を行
う電流放電器と、前記複数の分配ライトパターン信号の
各々の制御により電流供給の開閉を行う複数の電流充電
器と、前記電流充電器と前記電流放電器により充放電さ
れる電流を蓄積するコンデンサと、前記コンデンサに発
生する電圧信号をパルス化する波形整形器とを少なくと
も備えるものである。

【０００７】また、前記電流充電器は、Ｐチャネル・オ
ープンドレイン論理ゲートと充電電流量を決定する抵抗
器とで構成され、前記電流放電器は、Ｎチャネル・オー
プンドレイン論理ゲートで構成されるものである。

【０００８】

【作用】電流充電器として２個のＰチャネル・オープン
ドレイン論理ゲートと抵抗器とを用い、互いのオン／オ
フの組合せである４種類の遅延時間の設定を可能とした
ものである。

【０００９】

【実施例】以下、本発明の実施例を図により説明する。

【００１０】図１は、本発明の一実施例を示すブロック
図である。

【００１１】図において、本発明のライト・プリシフト
回路は、書き込みパルス列信号が順次格納され、これら
を順次シフトするシフトレジスタ１と、シフトレジスタ
１に格納されたパルス列パターンを識別し複数の分配ラ
イトパターン信号を送出し、また分配ライトパターン信
号と同一タイミングの分配前のライトパターン信号を送
出するパターンデコーダ２と、分配前のライトパターン
信号の制御により電流の開閉を行う電流放電器３と、複
数の分配ライトパターン信号の各々の制御により電流供
給の開閉を行う複数の電流充電器４，５と、電流充電器
４，５と電流放電器３により充放電される電流を蓄積す
るコンデンサ６と、コンデンサ６に発生する電圧信号を
パルス化する波形整形器７とを有するものである。

【００１２】書き込みパルス列信号Ｓ１はシフトレジス
タ１に接続され、シフトレジスタ１の出力信号群である
シフトレジスタ格納パターン信号Ｓ２は、パターンデコ
ーダ２に接続され、パターンデコーダ２の第１の出力信
号である分配前ライトパターン信号Ｓ３は、電流放電器
３に接続され、パターンデコーダ２の第２の出力信号で
ある分配ライトパターン信号Ｓ４は、電流充電器４に接
続され、パターンデコーダ２の第３の出力信号である分
配ライトパターン信号Ｓ５は、電流充電器５に接続され
、電流放電器３と電流充電器４と電流充電器５の各々の
出力信号は、一括して電流入出力信号Ｓ６を介しコンデ
ンサ６に接続され、さらに波形整形器７に接続される。 波形整形器７は、ライト・プリシフト出力信号Ｓ７を出
力する。

【００１３】図２は、電流放電器３と電流充電器４と電
流充電器５とコンデンサ６と波形整形器７を説明する回
路図である。図２の構成を図１を参照して説明する。電
流放電器３は、Ｎチャネル・オープンドレイン論理ゲー
トＺ３で構成され、電流充電器４は、Ｐチャネル・オー
プンドレイン論理ゲートＺ２と抵抗器Ｒ３とで構成され
、電流充電器５は、Ｐチャネル・オープンドレイン論理
ゲートＺ１と抵抗器Ｒ２とで構成され、コンデンサ６は
コンデンサＣ１で構成され、波形整形器７は、ＣＭＯＳ
論理ゲートＺ４で構成される。

【００１４】図２の回路に入力されるパターンデコーダ
２の第１の出力信号である分配前ライトパターン信号Ｓ
３は、Ｎチャネル・オープンドレイン論理ゲートＺ３の
ゲート入力端に接続される。Ｎチャネル・オープンドレ
イン論理ゲートＺ３の出力端であるドレイン端子は、コ
ンデンサＣ１の非接地端に接続され、ソース端は電源端
子ＶＤＤに接続される。パターンデコーダ２の第２の出
力信号である分配ライトパターン信号Ｓ４は、Ｐチャネ
ル・オープンドレイン論理ゲートＺ２のゲート入力端に
接続され、Ｐチャネル・オープンドレイン論理ゲートＺ
２の出力端子であるドレイン端は、抵抗器Ｒ３を介しコ
ンデンサＣ１の非接地端に接続され、ソース端は、電源
端子ＶＣＣに接続される。パターンデコーダ２の第３の
出力信号である分配ライトパターン信号Ｓ５は、Ｐチャ
ネル・オープンドレイン論理ゲートＺ１のゲート入力端
に接続され、Ｐチャネル・オープンドレイン論理ゲート
Ｚ１のゲート入力端に接続され、Ｐチャネル・オープン
ドレイン論理ゲートＺ１の出力端子であるドレイン端は
、抵抗器Ｒ２を介しコンデンサＣ１の非接地側に接続さ
れ、ソース端は、電源端子ＶＣＣに接続される。さらに
抵抗器Ｒ１は、電源端子ＶＣＣとコンデンサＣ１の非接
地端間に接続される。コンデンＣ１は、一端が接地端子
である電源端子ＶＤＤに接続され、非接地端がＣＭＯＳ
論理ゲートＺ４の入力端に接続される。

【００１５】図１と図２を参照し本実施例の動作につい
て説明する。書き込みパルス列信号Ｓ１は、シフトレジ
スタ１に順次取込まれ格納される。格納されたビットパ
ターンは、シフトレジスタ格納パターン信号Ｓ２として
パターンデコーダ２に入力される。パターンデコーダ２
は、本実施例では２種類の分配ライトパターン信号であ
るＳ４とＳ５の信号に分配する。またパターンデコーダ
２は、分配ライトパターン信号Ｓ４およびＳ５と同一タ
イミングの分配前のライトパターン信号Ｓ３を出力する
。分配ライトパターン信号Ｓ４とＳ５は、各々Ｐチャネ
ル・オープンドレイン論理ゲートＺ２とＺ１を駆動し抵
抗器Ｒ３およびＲ２を介しコンデンサＣ１に対する電流
流入のオン／オフを各々行う。分配前のライトパターン
信号Ｓ３は、Ｎチャネル・オープンドレイン論理ゲート
Ｚ３を駆動しコンデンサＣ１に電流の流出のオン／オフ
を行う。以上の動作によりＮチャネル・オープンドレイ
ン論理ゲートＺ３のオフ時にＰチャネル・オープンドレ
イン論理ゲートＺ２およびＺ１のオン／オフを制御する
ことにより、抵抗器Ｒ１を介しコンデンサＣ１に流入す
る電流の加算量を切り替えることが可能となり、コンデ
ンサＣ１に発生する電位の立ち上がりを時間的に切り替
える。コンデンサＣ１に発生する電位は、ＣＭＯＳ論理
ゲートＺ４に入力され波形整形されてライト・プリシフ
ト出力信号Ｓ８として出力される。

【００１６】以上説明したように本実施例では、電流充
電器として２個のＰチャネル・オープンドレイン論理ゲ
ートと抵抗器を用い、互いのオン／オフの組合せである
４種類の遅延時間の設定が可能である。

【００１７】

【発明の効果】以上説明したように本発明は、最小限の
電子部品の増加と電子部品間の信号線との増加により、
ライト・プリシフト動作における遅延時間値の種類の増
加を可能とし、高速高密度化に対応する小型化・集積回
路化に適したライト・プリシフト回路を実現可能とする
効果を有する。

【図面の簡単な説明】

【図１】本発明によるライト・プリシフト回路の一実施
例を示すブロック図である。

【図２】電流放電器３と電流充電器４と電流充電器５と
コンデンサ６と波形整形器７を説明する回路図である。

【符号の説明】

１　　シフトレジスタ ２　　パターンデコーダ ３　　電流放電器 ４　　電流充電器 ５　　電流充電器 ６　　コンデンサ Ｚ１，Ｚ２　　Ｐチャネル・オープンドレイン論理ゲー
トＺ３　　Ｎチャネル・オープンドレイン論理ゲートＺ
４　　ＣＭＯＳ論理ゲート

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　磁気ディスク記憶装置の書き込みパル
   ス列信号に時間的位相シフトを付加するライト・プリシ
   フト回路であって、前記書き込みパルス列信号が順次格
   納され、これらを順次シフトするシフトレジスタと、前
   記シフトレジスタに格納されたパルス列パターンを識別
   し複数の分配ライトパターン信号を送出し、また分配ラ
   イトパターン信号と同一タイミングの分配前のライトパ
   ターン信号を送出するパターンデコーダと、前記分配前
   のライトパターン信号の制御により電流の開閉を行う電
   流放電器と、前記複数の分配ライトパターン信号の各々
   の制御により電流供給の開閉を行う複数の電流充電器と
   、前記電流充電器と前記電流放電器により充放電される
   電流を蓄積するコンデンサと、前記コンデンサに発生す
   る電圧信号をパルス化する波形整形器とを少なくとも備
   えることを特徴とする磁気ディスク記憶装置のライト・
   プリシフト回路。
2. 【請求項２】　　前記電流充電器は、Ｐチャネル・オー
   プンドレイン論理ゲートと充電電流量を決定する抵抗器
   とで構成され、前記電流放電器は、Ｎチャネル・オープ
   ンドレイン論理ゲートで構成されることを特徴とする請
   求項１に記載の磁気ディスク記憶装置のライト・プリシ
   フト回路。