JPH04323977A

JPH04323977A - 補間処理装置

Info

Publication number: JPH04323977A
Application number: JP3092003A
Authority: JP
Inventors: Takatoshi Nada; 名田　孝稔
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-04-23
Filing date: 1991-04-23
Publication date: 1992-11-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カメラの撮像素子であ
るＣＣＤのキズ補正及び、画像信号の記録再生系の誤り
補正に関するものである。

【０００２】

【従来の技術】近年、テレビジョンカメラの撮像部にお
いて、従来の撮像管から、固体撮像素子を用いたＣＣＤ
に急速に移行しつつある。ＣＣＤは、小型、軽量で単価
が安いことから、民生品においては、すでに完全に移行
しており、また、ブルーミング，スミア，ダイナミック
レンジ等、特性も改善され、業務用カメラにも用いられ
つつある。ＣＣＤは、数十万の２次元の光電変換部より
なり、各部がそれぞれ画像の各画素に対応する。ところ
が、光電変換部において、１ケ所でも欠陥があれば、固
定パターンのキズとなって再生され、劣化が顕著となる
。現在、製造技術の進展により、欠陥は少なくなってき
たとはいえ、経時変化、歩留まりの観点から、キズの補
正が望まれる。

【０００３】また、近年、記録媒体の高密度化、大容量
化、高速化により、テレビジョン信号をデジタルで記録
再生することが可能となってきている。ところが、磁気
テープ、光磁気ディスク等の媒体に高密度に記録するた
め、再生時に誤ったデータを再生する場合がある。そこ
で、それを防ぐために、リードソロモン等の誤り訂正回
路を設けることにより、大部分の誤りを訂正することが
できる。ところが、時に、訂正不能となる場合があり、
その時は、補間処理を行わなければならない。また、再
生時において、同期信号を正確に再生できなければ、復
帰するまで大きなバースト誤りとなる。このようなバー
スト誤りについても補間が必要となる。

【０００４】以下に、従来の補間処理装置について説明
する。図６はこの従来の補間処理方式の説明図を示すも
のである。図６（ａ）は、前値予測を用いた方法で、ラ
スタスキャンされたデータの内、誤りが生じた時、誤り
画素の１つ前の画素で置き換える方法である。また、図
６（ｂ）は、誤り画素の上下左右の画素の平均値により
補間する方法である。具体的な回路構成を図７に示す。図７（ａ）においては、単に前の値に置き換えるため、
１画素分のディレイ（Ｄ）７０１により１画素前のデー
タを、そのまま使えば良い。そして、誤りフラグにより
、スイッチ７０５を切り換える。ここで、誤りフラグは
、ＣＣＤのキズ補正では、予めキズの位置を記憶させて
おき、キズのある位置で誤りフラグを立てる。また、記
録再生系においては、誤り訂正が不能となったとき、誤
りフラグを立てればよい。図７（ｂ）においては、縦方
向の画素の平均値を計算するため、１水平画素分のディ
レイライン（ＨＤ）７０２により遅延させる。また、横
方向の画素の平均値を計算するために、１画素分のディ
レイ（Ｄ）７０１により、遅延させる。そして、周辺画
素の値が加算器７０４により加算され、データは、加算
器の段数の分だけシフトして取り出される。そして、誤
りフラグに従って、スイッチ７０５により、切り換えら
れる。また、補間処理を行う場合と、行わない場合とで
、時間が同じになる様に、プロセスディレイ（ＰＤ）７
０３により遅延が調整される。

【０００５】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、隣接している画素もまた誤っている場合、
その誤りの影響を受けるため、補間した画素の値に大き
な誤差が生じてしまう。特に、ＣＣＤにおけるキズ、磁
気記録再生系で生じるバースト的な誤りが発生すると、
その誤差が次々と伝搬し、大きな劣化を生じる。

【０００６】本発明は上記従来の問題点を解決するもの
で、誤りが比較的集中している様な画像に対しても、よ
り正確な補間処理が行える補間処理装置提供することを
目的とする。

【０００７】

【課題を解決するための手段】この目的を達成するため
に本発明の補間処理装置は、誤り画素の値を零にセット
するセット回路と、画像データを蓄えるための少なくと
も２ライン以上のメモリと、誤り画素の周辺画素を値の
大きな順番に並べ替えるソーティング回路と、並び替え
たデータの内、中間部分の平均値の演算する平均値演算
回路とを備えている。また、ソーティング回路は、予め
零にセットされ、大小関係に基づいて並べ格納されるレ
ジスタと、順次周辺画素とレジスタ内のデータを比較し
、レジスタに納める位置を示すコードを出力する比較器
とからなる。

【０００８】

【作用】本発明は上記した構成により、補間画素に隣接
する誤り画素を使わずに、平均値を計算するため、誤り
画素のデータの影響を受けずに、より正確に補間値を予
測することができる。

【０００９】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００１０】図１は本発明の第１の実施例における補間
処理装置のブロック図を示すものである。図１において
、セット回路１０１は、誤りフラグが立った時に入力デ
ータを零にセットする回路であり、誤りがあれば、零に
セットされて、フィールドメモリ１０２に書き込まれる
。フィールドメモリ１０２に書き込まれたデータの内、
誤り画素の周辺にある画素だけが読み出され、ソーティ
ング回路１０３により、値の大きな順番に並び替えられ
る。並び替えられたデータは、平均値演算回路４により
平均値が計算され、フィールドメモリ１０２に再び書き
込まれる。

【００１１】以上のように構成された本実施例の補間処
理装置について、以下その動作について説明する。まず
、セット回路１０１に画像データが入力される。ここで
、もし画像データが誤っていれば、画像データは零にセ
ットされる。誤っているか否かは、誤りフラグにより判
断される。例えば、ＣＣＤ等のキズによる誤りであれば
、予めＣＣＤの検査の段階で、キズの位置をメモリに記
憶させておき、それにしたがってフラグを立てる。また
、磁気記録再生系においては、訂正不能な画素に対して
フラグを立てればよい。従って、誤った画素は零にセッ
トされ、誤っていない画素は、そのまま一旦フィールド
メモリ１０２に書き込まれる。

【００１２】一旦フィールドメモリ１０２に書き込まれ
た画素の内、誤った画素に対して、補間処理が行われる
。図３に、その説明図を示す。図３において、×印は、
誤り画素で補間により修正を行う画素である。また、○
印は、正確な値を持つ周辺画素、△印は、誤った周辺画
素である。また、図４に、誤った周辺画素の値の影響を
受けないで補間を行うための説明図を示す。まず、周辺
画素を大きな順番に並び替える。いま、周辺の誤った画
素の値は零にセットされているため、上から２番目から
５番目までのデータの平均値を計算すれば、周辺の誤り
画素の影響を受けずに、より正確に補間することができ
る。

【００１３】図２に、並び替えを行うためのソーティン
グ回路を示す。いま、データＦが入力された時、レジス
タ２０２に格納されているデータとの比較が比較器２０
３により行われる。そして、入力データが、各レジスタ
内のデータに対して小さければ「０」、大きければ「１
」のフラグが立てられる。例えば、レジスタ２０２に大
きな順番で、Ｂ，Ｃ，Ａ，Ｄが格納されており、入力デ
ータＦが、Ｂよりも小さくＣ，Ａ，Ｄよりも大きい場合
「０１１１１１１１」のフラグがフラグ回路２０４に立
つ。そして、このフラグの値にしたがってレジスタ２０
２の内Ｃ，Ａ，Ｄが右にシフトされる。そして、フラグ
の値に従って、スイッチ２０１が切り換えられ、入力デ
ータＦが大きさの順番に従って格納される。

【００１４】そして、順番に並べ替えられた画素の内、
中間部分が取り出され、図１の平均値演算回路１０４に
より平均値が計算され、補間値がフィールドメモリ１０
２に再び書き込まれる。ここで、中間値を補間値とする
従来のメディアンフィルタに対してテレビジョン画像の
場合、中間部分の平均値を用いたほうが、より自然に補
間される。

【００１５】そして、補間処理が行われた画像データが
フィールドメモリ１０２より読み出される。

【００１６】以上のように本実施例によれば、誤り画素
の値を零にセットするリセット回路と、画像データを蓄
えるフィールドメモリと、誤り画素の周辺画素を値の大
きな順番に並べ替えるソーティング回路と、並び替えた
データの内、中間部分の平均値の演算する平均値演算回
路とを備え、ソーティング回路は、予め零にセットされ
、大小関係に基づいて並べ格納されるレジスタと、順次
周辺画素とレジスタ内のデータを比較し、レジスタに納
める位置を示すコードを出力する比較器とで構成するこ
とにより、補間画素に隣接する誤り画素を使わずに、平
均値を計算するため、誤り画素のデータの影響を受けず
に、より正確に補間値を予測することができる。

【００１７】図５は本発明の第２の実施例を示す補間処
理装置のブロック図である。同図において、５０１はセ
ット回路、５０５はソーティング回路、５０７は平均値
演算回路であり、以上は図１の構成と同様なものである
。図１と異なるのは、実時間処理とメモリを削減するた
めに、図１のフィールドメモリ１０２を無くし、１水平
画素分の遅延器（ＨＤ）５０２と、１画素分の遅延器５
０３と、位相補償回路（ＰＬＬ）５０４とプロセスディ
レイ（ＰＤ）５０６を設けた点である。

【００１８】上記のように構成された補間処理回路につ
いて、以下その動作を説明する。まず、セット回路１０
１に画像データが入力される。ここで、もし、画像デー
タが誤っていれば、画像データは零にセットされる。誤
っているか否かは誤りフラグにより判断される。例えば
、ＣＣＤ等のキズによる誤りであれば、予めＣＣＤの検
査の段階で、キズの位置をメモリに記憶させておき、そ
れにしたがってフラグを立てる。また、磁気記録再生系
においては、訂正不能な画素に対してフラグを立てれば
よい。従って、誤った画素は零にセットされ、誤ってい
ない画素はそのまま通過する。セット回路５０１を通っ
た信号は、１水平画素分のディレイ５０２、及び１画素
分のディレイ５０３により遅延させられ、補間画素の周
辺画素がソーティング回路５０５に送られる。ソーティ
ング回路５０５は、第１の実施例と同様の動作を行い、
値の大きさの順番に並べ替えられる。ところが、本実施
例においては、実時間処理を行うため、周辺画素の数を
ｎとし、映像信号のクロック周波数をｆ０とすると、ソ
ーティング回路５０５の動作周波数をｎ倍のｎｆ０で駆
動させる。ここで、映像信号とソーティング回路のクロ
ックの位相を補償するために位相補償回路５０４が設け
られる。ソーティング回路５０５により並び替えられた
後、順番の中間部分が取り出され、平均値演算回路５０
７により平均値が演算され、データが出力される。また
、補間処理を行う場合と行わない場合で、遅延時間が同
じになるように、プロセスディレイ（ＰＤ）５０６が設
けられる。

【００１９】以上のように本実施例によれば、１水平画
素分の遅延器５０２と、１画素分の遅延器５０３と、位
相補償回路５０４とプロセスディレイ５０６を設けるこ
とにより、実時間で処理ができ、メモリを削減すること
ができる。

【００２０】

【発明の効果】以上のように本発明は、補間画素に隣接
する誤り画素を使わずに、平均値を計算するため、誤り
画素のデータの影響を受けずに、より正確に補間値を予
測することができる。

【図面の簡単な説明】

【図１】本発明の実施例における補間処理装置の構成を
示すブロック図

【図２】同実施例におけるソーティング回路の内部構成
を示すブロック図

【図３】同実施例における補間処理を説明するための説
明図

【図４】同実施例における中間値を取り出す説明をする
ための説明図

【図５】本発明の第２の実施例における補間処理装置の
構成を示すブロック図

【図６】従来例における補間処理を説明するための説明
図

【図７】従来例における補間処理装置の構成を示すブロ
ック図

【符号の説明】

１０１　　セット回路１０２　　フィールドメモリ１０３，５０５　　ソーティング回路１０４，５０７　　平均値演算回路２０１　　スイッチ２０２　　レジスタ２０３　　比較器２０４　　フラグ回路５０２　　１水平画素遅延器５０３　　１画素遅延器５０４　　位相補償回路５０６　　プロセス遅延器

Claims

【特許請求の範囲】

【請求項１】　　誤り画素の値を零にセットするセット
回路と、画像データを蓄えるための少なくとも２ライン
以上のメモリと、誤り画素の周辺画素を値の大きな順番
に並べ替えるソーティング回路と、並び替えたデータの
内、中間部分の平均値の演算する平均値演算回路とを備
えた補間処理装置。
【請求項２】　　ソーティング回路は、予め零にセット
され、大小関係に基づいて並べ格納されるレジスタと、
順次周辺画素とレジスタ内のデータを比較し、レジスタ
に納める位置を示すコードを出力する比較器とからなる
請求項１記載の補間処理装置。