JPH04324569A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH04324569A JPH04324569A JP3119164A JP11916491A JPH04324569A JP H04324569 A JPH04324569 A JP H04324569A JP 3119164 A JP3119164 A JP 3119164A JP 11916491 A JP11916491 A JP 11916491A JP H04324569 A JPH04324569 A JP H04324569A
- Authority
- JP
- Japan
- Prior art keywords
- processor board
- board
- self
- processor
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Between Computers (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、複数のプロセッサボ
ードから構成されるマルチプロセッサシステムに関する
ものである。
ードから構成されるマルチプロセッサシステムに関する
ものである。
【０００２】
【従来の技術】図３は例えば特開昭６２−２７２３４１
号公報に示された従来のマルチプロセッサシステムを示
すブロック図である。図において、１、２、３はそれぞ
れシステムバスに接続されたプロセッサボードである。 ４、５、６は各プロセッサボード１〜３に搭載されてい
るプロセッサ（以下、ＣＰＵという）であり、７、８、
９は各プロセッサ４〜６が動作するためのプログラムを
格納するメモリとしてのダイナミックランダムアクセス
メモリ（以下、ＤＲＡＭという）である。
号公報に示された従来のマルチプロセッサシステムを示
すブロック図である。図において、１、２、３はそれぞ
れシステムバスに接続されたプロセッサボードである。 ４、５、６は各プロセッサボード１〜３に搭載されてい
るプロセッサ（以下、ＣＰＵという）であり、７、８、
９は各プロセッサ４〜６が動作するためのプログラムを
格納するメモリとしてのダイナミックランダムアクセス
メモリ（以下、ＤＲＡＭという）である。
【０００３】１０はシステムバスを介して各プロセッサ
ボード１〜３に接続され、各プロセッサボード１〜３が
実行に必要なオペレーティングシステム（以下、ＯＳと
いう）およびプログラムを格納する大容量の補助記憶装
置である。１１はこの補助記憶装置１０をコントロール
しているメモリボードである。１１はこの補助記憶装置
１０をコントロールしている。
ボード１〜３に接続され、各プロセッサボード１〜３が
実行に必要なオペレーティングシステム（以下、ＯＳと
いう）およびプログラムを格納する大容量の補助記憶装
置である。１１はこの補助記憶装置１０をコントロール
しているメモリボードである。１１はこの補助記憶装置
１０をコントロールしている。
【０００４】次に動作について説明する。このような揮
発性メモリであるＤＲＡＭを用いたマルチプロセッサシ
ステムでは、電源投入時に補助記憶装置１０からプログ
ラムダウンロードを行う必要がある、
発性メモリであるＤＲＡＭを用いたマルチプロセッサシ
ステムでは、電源投入時に補助記憶装置１０からプログ
ラムダウンロードを行う必要がある、
【０００５】このマルチプロセッサシステムにＯＳがロ
ードされる時の動作について図４に示すフローチャート
に従って説明する。まず、ステップＳＴ１にてシステム
に電源が投入されると、ステップＳＴ２で各プロセッサ
ボード１〜３のＤＲＡＭ７〜９上にＯＳおよびプログラ
ムがロードされる。ＤＲＡＭ７〜９にＯＳおよびプログ
ラムがロードされると、ステップＳＴ３にてそのＯＳが
実行される。その後、ステップＳＴ４にて各プロッセボ
ード１〜３で決められた役目を実施するため、プログラ
ムが動き出す。
ードされる時の動作について図４に示すフローチャート
に従って説明する。まず、ステップＳＴ１にてシステム
に電源が投入されると、ステップＳＴ２で各プロセッサ
ボード１〜３のＤＲＡＭ７〜９上にＯＳおよびプログラ
ムがロードされる。ＤＲＡＭ７〜９にＯＳおよびプログ
ラムがロードされると、ステップＳＴ３にてそのＯＳが
実行される。その後、ステップＳＴ４にて各プロッセボ
ード１〜３で決められた役目を実施するため、プログラ
ムが動き出す。
【０００６】このＯＳおよびプログラムをＤＲＡＭ７〜
９にロードし、プログラムを実行するシステムにおいて
、システムの信頼性を上げるため、電源投入時に自己診
断を行う場合がある。この電源投入時の自己診断（初期
診断）の公知例としては、特開平１−２１６４６０号公
報などが挙げられる。
９にロードし、プログラムを実行するシステムにおいて
、システムの信頼性を上げるため、電源投入時に自己診
断を行う場合がある。この電源投入時の自己診断（初期
診断）の公知例としては、特開平１−２１６４６０号公
報などが挙げられる。
【０００７】電源投入時に自己診断を実施した場合の動
作について図５に示すフローチャートに従って説明する
。まず、ステップＳＴ１０にてシステムに電源が投入さ
れると、ステップＳＴ１１にて各プロセッサボード１〜
３の自己診断が行われる。
作について図５に示すフローチャートに従って説明する
。まず、ステップＳＴ１０にてシステムに電源が投入さ
れると、ステップＳＴ１１にて各プロセッサボード１〜
３の自己診断が行われる。
【０００８】自己診断が正常に終了したプロセッサボー
ド１〜３では、ステップＳＴ１２でそのＤＲＡＭ７〜９
上にＯＳおよびプログラムがロードされる。ＯＳおよび
プログラムがロードされると、ステップＳＴ１３にてそ
のＯＳが実行され、次いで、ステップＳＴ１４にて各プ
ロセッサボード１〜３で決められた役目を実施するため
、プログラムが動き出す。
ド１〜３では、ステップＳＴ１２でそのＤＲＡＭ７〜９
上にＯＳおよびプログラムがロードされる。ＯＳおよび
プログラムがロードされると、ステップＳＴ１３にてそ
のＯＳが実行され、次いで、ステップＳＴ１４にて各プ
ロセッサボード１〜３で決められた役目を実施するため
、プログラムが動き出す。
【０００９】なお、プロセッサボード１〜３の自己診断
が正常に終了しなかった場合には、ステップＳＴ１５に
おいて、そのプロセッサボードが理論的にシステム処理
系から削除される。ここで、理論的にシステム処理系か
ら削除されるということとは、自己診断が正常に終了し
なかった故障プロセッサボードはこのシステム内に物理
的には存在しているが、ＯＳおよびプログラムが存在を
認識しておらず、何ら他のプロセッサボードに影響を及
ぼさないことを言う。
が正常に終了しなかった場合には、ステップＳＴ１５に
おいて、そのプロセッサボードが理論的にシステム処理
系から削除される。ここで、理論的にシステム処理系か
ら削除されるということとは、自己診断が正常に終了し
なかった故障プロセッサボードはこのシステム内に物理
的には存在しているが、ＯＳおよびプログラムが存在を
認識しておらず、何ら他のプロセッサボードに影響を及
ぼさないことを言う。
【００１０】このような電源投入時の自己診断にて故障
プロセッサボードの早期発見を行うことによって、プロ
グラムが実行を開始した後、故障プロセッサボードが異
常な出力を行って、他のプロセッサボードに悪い影響を
及ぼすことがなくなり、システムの信頼性が向上する。
プロセッサボードの早期発見を行うことによって、プロ
グラムが実行を開始した後、故障プロセッサボードが異
常な出力を行って、他のプロセッサボードに悪い影響を
及ぼすことがなくなり、システムの信頼性が向上する。
【００１１】
【発明が解決しようとする課題】従来のマルチプロセッ
サシステムは以上のように構成されているので、自己診
断が正常終了されなかった場合はそのプロセッサボード
１〜３はシステムの処理系から削除されてしまい、例え
ば、自己診断の結果によりＤＲＡＭ７〜９の半分だけは
使用可能であってもロードするＯＳが決っているため、
そのプロセッサボード１〜３上では決められたＯＳでは
動作不能となっており、また、そのプロセッサボード１
〜３が複数の機能、例えば通信のパラレル入出力インタ
フェース、シリアル入出力インタフェース、スカジー（
ＳＣＳＩ）インタフェース、あるいはランダムアクセス
メモリ（ＲＡＭ）ディスク等を持っていた場合、自己診
断の結果、故障と判断されるとプロセッサボード１〜３
にロードするＯＳが決っているため、動作可能な機能だ
けを動作させることが不可能であるばかりでなく、ロー
ドするＯＳが決っているために、故障したプロセッサボ
ード１〜３の機能を正常プロセッサボードが代行するこ
とも不可能であるなどの問題点があった。
サシステムは以上のように構成されているので、自己診
断が正常終了されなかった場合はそのプロセッサボード
１〜３はシステムの処理系から削除されてしまい、例え
ば、自己診断の結果によりＤＲＡＭ７〜９の半分だけは
使用可能であってもロードするＯＳが決っているため、
そのプロセッサボード１〜３上では決められたＯＳでは
動作不能となっており、また、そのプロセッサボード１
〜３が複数の機能、例えば通信のパラレル入出力インタ
フェース、シリアル入出力インタフェース、スカジー（
ＳＣＳＩ）インタフェース、あるいはランダムアクセス
メモリ（ＲＡＭ）ディスク等を持っていた場合、自己診
断の結果、故障と判断されるとプロセッサボード１〜３
にロードするＯＳが決っているため、動作可能な機能だ
けを動作させることが不可能であるばかりでなく、ロー
ドするＯＳが決っているために、故障したプロセッサボ
ード１〜３の機能を正常プロセッサボードが代行するこ
とも不可能であるなどの問題点があった。
【００１２】請求項１に記載の発明は上記のような問題
点を解消するためになされたもので、自己診断の結果が
プロセッサボードの全ての機能が正常に終了しなくても
プロセッサボードの一部の機能だけを動作させるように
ＯＳおよびプログラムをロードするマルチプロセッサシ
ステムを得ることを目的とする。
点を解消するためになされたもので、自己診断の結果が
プロセッサボードの全ての機能が正常に終了しなくても
プロセッサボードの一部の機能だけを動作させるように
ＯＳおよびプログラムをロードするマルチプロセッサシ
ステムを得ることを目的とする。
【００１３】また、請求項２に記載の発明は、故障プロ
セッサボードの機能を正常プロセッサボードが代行する
ことができるように、正常ボードに故障ボードを代行す
るようなＯＳおよびプログラムをロードするマルチプロ
セッサシステムを得ることを目的とする。
セッサボードの機能を正常プロセッサボードが代行する
ことができるように、正常ボードに故障ボードを代行す
るようなＯＳおよびプログラムをロードするマルチプロ
セッサシステムを得ることを目的とする。
【００１４】
【課題を解決するための手段】請求項１に記載の発明に
係るマルチプロセッサシステムは、電源投入時における
自己診断の結果を外部に知らせる通知手段を各プロセッ
サボード毎に持たせ、故障したプロセッサボードの通知
手段から受け取った自己診断の結果に基づいて、当該故
障プロセッサボード上にロードするＯＳおよびプログラ
ムを変更するボード管理手段を設けたものである。
係るマルチプロセッサシステムは、電源投入時における
自己診断の結果を外部に知らせる通知手段を各プロセッ
サボード毎に持たせ、故障したプロセッサボードの通知
手段から受け取った自己診断の結果に基づいて、当該故
障プロセッサボード上にロードするＯＳおよびプログラ
ムを変更するボード管理手段を設けたものである。
【００１５】また、請求項２に記載の発明に係るマルチ
プロセッサシステムは、電源投入時における自己診断の
結果を外部に知らせる通知手段を各プロセッサボード毎
に持たせ、故障したプロセッサボードの通知手段から受
け取った自己診断の結果に基づいて、正常なプロセッサ
ボード上にロードするＯＳおよびプログラムを変更する
ボード管理手段を設けたものである。
プロセッサシステムは、電源投入時における自己診断の
結果を外部に知らせる通知手段を各プロセッサボード毎
に持たせ、故障したプロセッサボードの通知手段から受
け取った自己診断の結果に基づいて、正常なプロセッサ
ボード上にロードするＯＳおよびプログラムを変更する
ボード管理手段を設けたものである。
【００１６】
【作用】請求項１に記載の発明におけるボード管理手段
は、各プロセッサボードからの電源投入時の自己診断結
果を受け取って、故障したプロセッサボードの通知手段
からの自己診断結果に基づいて、当該故障プロセッサボ
ード上にロードするＯＳおよびプログラムを変更するこ
とにより、自己診断の結果、全ての機能が正常に終了し
なかったプロセッサボードに、その正常な機能のみを動
作させるようにＯＳおよびプログラムをロードするマル
チプロセッサシステムを実現する。
は、各プロセッサボードからの電源投入時の自己診断結
果を受け取って、故障したプロセッサボードの通知手段
からの自己診断結果に基づいて、当該故障プロセッサボ
ード上にロードするＯＳおよびプログラムを変更するこ
とにより、自己診断の結果、全ての機能が正常に終了し
なかったプロセッサボードに、その正常な機能のみを動
作させるようにＯＳおよびプログラムをロードするマル
チプロセッサシステムを実現する。
【００１７】また、請求項２に記載の発明におけるマル
チプロセッサシステムは、各プロセッサボードからの電
源投入時の自己診断結果を受け取って、故障したプロセ
ッサボードの通知手段からの自己診断結果に基づいて、
正常なプロセッサボード上にロードするＯＳおよびプロ
グラムを変更することにより、正常プロセッサボードに
故障プロセッサボードの故障した機能を代行できるよう
に、ＯＳおよびプログラムをロードするマルチプロセッ
サシステムを実現する。
チプロセッサシステムは、各プロセッサボードからの電
源投入時の自己診断結果を受け取って、故障したプロセ
ッサボードの通知手段からの自己診断結果に基づいて、
正常なプロセッサボード上にロードするＯＳおよびプロ
グラムを変更することにより、正常プロセッサボードに
故障プロセッサボードの故障した機能を代行できるよう
に、ＯＳおよびプログラムをロードするマルチプロセッ
サシステムを実現する。
【００１８】
【実施例】以下、この発明の実施例を図について説明す
る。図１はこの発明の一実施例を示すブロック図である
。図において、１〜３はプロセッサボード、４〜６はＣ
ＰＵ、７〜９はＤＲＡＭ、１０は補助記憶装置、１１は
メモリボードであり、図３に同一符号を付した従来のそ
れらと同一、あるいは相当部分であるため詳細な説明は
省略する。
る。図１はこの発明の一実施例を示すブロック図である
。図において、１〜３はプロセッサボード、４〜６はＣ
ＰＵ、７〜９はＤＲＡＭ、１０は補助記憶装置、１１は
メモリボードであり、図３に同一符号を付した従来のそ
れらと同一、あるいは相当部分であるため詳細な説明は
省略する。
【００１９】２１は各ＤＲＡＭ７〜９内に格納され、各
プロセッサボード１〜３の自己診断を行う自己診断プロ
グラムである。２２は同様にして各ＤＲＡＭ７〜９内に
格納され、対応する自己診断プログラム２１による自己
診断の結果を外部に知らせる通知手段としての転送プロ
グラムである。
プロセッサボード１〜３の自己診断を行う自己診断プロ
グラムである。２２は同様にして各ＤＲＡＭ７〜９内に
格納され、対応する自己診断プログラム２１による自己
診断の結果を外部に知らせる通知手段としての転送プロ
グラムである。
【００２０】２３は補助記憶装置１０はコントロールし
ているメモリボード１１上に搭載された各ボード管理プ
ログラムであり、故障したプロセッサボード１〜３の転
送プログラム２２から受け取った自己診断結果に基づい
て、補助記憶装置１０より当該故障プロセッサボード上
にロードするＯＳおよびプログラムを変更する、請求項
１に記載の発明のボード管理手段として機能するととも
に、前記自己診断結果に基づいて、補助記憶装置１０よ
り正常なプロセッサボード上にロードするＯＳおよびプ
ログラムを変更する、請求項２に記載の発明のボード管
理手段としても機能する。
ているメモリボード１１上に搭載された各ボード管理プ
ログラムであり、故障したプロセッサボード１〜３の転
送プログラム２２から受け取った自己診断結果に基づい
て、補助記憶装置１０より当該故障プロセッサボード上
にロードするＯＳおよびプログラムを変更する、請求項
１に記載の発明のボード管理手段として機能するととも
に、前記自己診断結果に基づいて、補助記憶装置１０よ
り正常なプロセッサボード上にロードするＯＳおよびプ
ログラムを変更する、請求項２に記載の発明のボード管
理手段としても機能する。
【００２１】次に動作について説明する。ここで、図２
はこの処理動作の手順を示すフローチャートである。
はこの処理動作の手順を示すフローチャートである。
【００２２】まず、ステップＳＴ２１にて電源が投入さ
れると、各プロセッサボード１〜３では、ステップＳＴ
２２において自己診断プログラム２１による自己診断が
行われる。自己診断の結果が正常の場合には、ステップ
ＳＴ２３で補助記憶装置１０をコントロールしているメ
モリボード１１上に搭載されている各ボード管理プログ
ラム２３に対して、正常であることをメッセージで報告
する。
れると、各プロセッサボード１〜３では、ステップＳＴ
２２において自己診断プログラム２１による自己診断が
行われる。自己診断の結果が正常の場合には、ステップ
ＳＴ２３で補助記憶装置１０をコントロールしているメ
モリボード１１上に搭載されている各ボード管理プログ
ラム２３に対して、正常であることをメッセージで報告
する。
【００２３】また、自己診断の結果が故障の場合には、
ステップＳＴ２４において前記各ボード管理プログラム
２３に故障内容を報告する。この場合の故障内容とは、
ＤＲＡＭ７〜９はどのくらいの容量を使用できるのかと
か、通信のパラレル入出力インタフェースは使用可、シ
リアル入出力インタフェースは使用不可、ＳＣＳＩイン
タフェースは使用不可、ＲＡＭディスクは使用可など、
独立した各機能個々の正常・故障がメッセージにて報告
される。
ステップＳＴ２４において前記各ボード管理プログラム
２３に故障内容を報告する。この場合の故障内容とは、
ＤＲＡＭ７〜９はどのくらいの容量を使用できるのかと
か、通信のパラレル入出力インタフェースは使用可、シ
リアル入出力インタフェースは使用不可、ＳＣＳＩイン
タフェースは使用不可、ＲＡＭディスクは使用可など、
独立した各機能個々の正常・故障がメッセージにて報告
される。
【００２４】次に、補助記憶装置１０をコントロールし
ているメモリボード１１上に搭載されている各ボード管
理プログラム２３は、ステップＳＴ２５において全ての
プロセッサボート１〜３の故障内容を整理し、故障プロ
セッサボードにはどのＯＳおよびプログラムをロードす
ればよいか、故障プロセッサボードの代用のためには、
どの正常なプロセッサボードにどのＯＳおよびプログラ
ムをロードすればよいかなどを判断し、各プロセッサボ
ード１〜３にロードされるＯＳおよびプログラムを決め
る。
ているメモリボード１１上に搭載されている各ボード管
理プログラム２３は、ステップＳＴ２５において全ての
プロセッサボート１〜３の故障内容を整理し、故障プロ
セッサボードにはどのＯＳおよびプログラムをロードす
ればよいか、故障プロセッサボードの代用のためには、
どの正常なプロセッサボードにどのＯＳおよびプログラ
ムをロードすればよいかなどを判断し、各プロセッサボ
ード１〜３にロードされるＯＳおよびプログラムを決め
る。
【００２５】この判断は、例えば、プロセッサボード１
に本来あるインタフェース装置が故障しているので、プ
ロセッサボード２上にあるインタフェース装置を使用す
るように、プロセッサボード１にはインタフェース装置
を使用する機能を除いたプログラムを、またプロセッサ
ボード２にはインタフェース装置を使用する機能を付加
したプログラムをロードするように、ＯＳ及びプログラ
ムを決めることである。
に本来あるインタフェース装置が故障しているので、プ
ロセッサボード２上にあるインタフェース装置を使用す
るように、プロセッサボード１にはインタフェース装置
を使用する機能を除いたプログラムを、またプロセッサ
ボード２にはインタフェース装置を使用する機能を付加
したプログラムをロードするように、ＯＳ及びプログラ
ムを決めることである。
【００２６】その後、ステップＳＴ２６に各プロセッサ
各ボード１〜３のＤＲＡＭ７〜９に所定のＯＳおよびプ
ログラムがロードされる。次に、ステップＳＴ２７にて
ＯＳが実行され、さらに、ステップＳＴ２８でプログラ
ムが実行される。
各ボード１〜３のＤＲＡＭ７〜９に所定のＯＳおよびプ
ログラムがロードされる。次に、ステップＳＴ２７にて
ＯＳが実行され、さらに、ステップＳＴ２８でプログラ
ムが実行される。
【００２７】なお、上記実施例では、故障内容を伝える
ためにメッセージを使用したものを示したが、補助記憶
装置１０をコントロールしているメモリボード１１上に
、他のプロセッサボード１〜３のＣＰＵ４〜６からでも
アクセスできる２ポートメモリを置き、この２ポートメ
モリを使用して故障情報の報告を行うようにしてもよく
、上記実施例と同様の効果を奏す。
ためにメッセージを使用したものを示したが、補助記憶
装置１０をコントロールしているメモリボード１１上に
、他のプロセッサボード１〜３のＣＰＵ４〜６からでも
アクセスできる２ポートメモリを置き、この２ポートメ
モリを使用して故障情報の報告を行うようにしてもよく
、上記実施例と同様の効果を奏す。
【００２８】また、逆に各プロセッサボード１〜３上に
、補助記憶装置１０をコントロールしているメモリボー
ド１１からでもアクセスできる２ポートメモリを置き、
この２ポートメモリに自プロセッサボードの故障情報を
置き、メモリボード１１が各プロセッサボード１〜３の
２ポートメモリをアクセスして、各プロセッサボード１
〜３の故障情報を収集し、各プロセッサボード１〜３に
ロードすべきＯＳおよびプログラムを決定してもよく、
上記実施例と同様の効果を奏す。
、補助記憶装置１０をコントロールしているメモリボー
ド１１からでもアクセスできる２ポートメモリを置き、
この２ポートメモリに自プロセッサボードの故障情報を
置き、メモリボード１１が各プロセッサボード１〜３の
２ポートメモリをアクセスして、各プロセッサボード１
〜３の故障情報を収集し、各プロセッサボード１〜３に
ロードすべきＯＳおよびプログラムを決定してもよく、
上記実施例と同様の効果を奏す。
【００２９】さらに、上記実施例では、故障内容を報告
してブートするＯＳおよびプログラムを決定したが、故
障内容の代わりにそのプロセッサボードが持っている正
常な機能の内容を報告してもよく、上記実施例と同様の
効果を奏す。
してブートするＯＳおよびプログラムを決定したが、故
障内容の代わりにそのプロセッサボードが持っている正
常な機能の内容を報告してもよく、上記実施例と同様の
効果を奏す。
【００３０】また、上記実施例では、補助記憶装置をコ
ントロールしているメモリボード上に、各ボード管理プ
ログラムを置いてブートすべきＯＳおよびプログラムを
決定したが、各プロセッサボードが自ボードを含む他の
プロセッサボードの自己診断結果情報を得、自ボードの
どんなＯＳおよびプログラムをブートすべきかを決定し
て、メモリボード上に搭載されているボード管理プログ
ラムに報告してもよく、上記実施例と同様の効果を奏す
。
ントロールしているメモリボード上に、各ボード管理プ
ログラムを置いてブートすべきＯＳおよびプログラムを
決定したが、各プロセッサボードが自ボードを含む他の
プロセッサボードの自己診断結果情報を得、自ボードの
どんなＯＳおよびプログラムをブートすべきかを決定し
て、メモリボード上に搭載されているボード管理プログ
ラムに報告してもよく、上記実施例と同様の効果を奏す
。
【００３１】
【発明の効果】以上のように、請求項１に記載の発明に
よれば、プロセッサボードの電源投入時の自己診断結果
に基づいて、故障プロセッサボード上にロードするＯＳ
およびプログラムを変更するように構成したので、自己
診断の結果、全ての機能が正常に終了しなかった故障プ
ロセッサボードについても、残った正常な機能を生かし
て動作させることが可能なマルチプロセッサシステムが
得られる効果がある。
よれば、プロセッサボードの電源投入時の自己診断結果
に基づいて、故障プロセッサボード上にロードするＯＳ
およびプログラムを変更するように構成したので、自己
診断の結果、全ての機能が正常に終了しなかった故障プ
ロセッサボードについても、残った正常な機能を生かし
て動作させることが可能なマルチプロセッサシステムが
得られる効果がある。
【００３２】また、請求項２に記載の発明によれば、プ
ロセッサボードの電源投入時の自己診断結果に基づいて
、正常なプロセッサボード上にロードするＯＳおよびプ
ログラムを変更するように構成したので、正常なプロセ
ッサボードによって故障プロセッサボードの機能を代行
することができるマルチプロセッサシステムが得られる
効果がある。
ロセッサボードの電源投入時の自己診断結果に基づいて
、正常なプロセッサボード上にロードするＯＳおよびプ
ログラムを変更するように構成したので、正常なプロセ
ッサボードによって故障プロセッサボードの機能を代行
することができるマルチプロセッサシステムが得られる
効果がある。
【図１】この発明の一実施例によるマルチプロセッサシ
ステムを示すブロック図である。
ステムを示すブロック図である。
【図２】その動作の手順を示すフローチャートである。
【図３】従来のマルチプロセッサシステムを示すブロッ
ク図である。
ク図である。
【図４】そのＯＳブート時の動作の手順を示すフローチ
ャートである。
ャートである。
【図５】その自己診断後のＯＳブートを行う時の動作の
手順を示すフローチャートである。
手順を示すフローチャートである。
１ プロセッサボード
２ プロセッサボード
３ プロセッサボード
１０ 補助記憶装置
２２ 通知手段（転送プログラム）
Claims (2)
- 【請求項１】 処理に必要なオペレーティングシステ
ムおよびプログラムが格納されている補助記憶装置と、
電源投入時に、前記補助記憶装置から前記オペレーティ
ングシステムおよびプログラムをロードする複数のプロ
セッサボードを備えたマルチプロセッサシステムにおい
て、前記プロセッサボードの各々に、前記電源投入時に
おける自己診断の結果を外部に知らせる通知手段を持た
せ、故障した前記プロセッサボードの前記通知手段から
受け取った自己診断の結果に基づいて、前記故障プロッ
セッサボード上に、前記補助記憶装置からロードするオ
ペレーティングシステムおよびプログラムを変更するボ
ード管理手段を設けたことを特徴とするマルチプロセッ
サシステム。 - 【請求項２】 処理に必要なオペレーティングシステ
ムおよびプログラムが格納されている補助記憶装置と、
電源投入時に、前記補助記憶装置から前記オペレーティ
ングシステムおよびプログラムをロードする複数のプロ
セッサボードを備えたマルチプロセッサシステムにおい
て、前記プロセッサボードの各々に、前記電源投入時に
おける自己診断の結果を外部に知らせる通知手段を持た
せ、故障した前記プロセッサボードの前記通知手段から
受け取った自己診断の結果に基づいて、前記故障プロッ
セッサボード以外の正常な前記プロッセッサボード上に
、前記補助記憶装置からロードするオペレーティングシ
ステムおよびプログラムを変更するボード管理手段を設
けたことを特徴とするマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119164A JPH04324569A (ja) | 1991-04-24 | 1991-04-24 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119164A JPH04324569A (ja) | 1991-04-24 | 1991-04-24 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324569A true JPH04324569A (ja) | 1992-11-13 |
Family
ID=14754499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119164A Pending JPH04324569A (ja) | 1991-04-24 | 1991-04-24 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04324569A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006285384A (ja) * | 2005-03-31 | 2006-10-19 | Nec Corp | プロセッサ障害処理方式、管理プロセッサ及びプロセッサ障害処理方法 |
| JP2009009200A (ja) * | 2007-06-26 | 2009-01-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
| JP2015011554A (ja) * | 2013-06-28 | 2015-01-19 | 富士通株式会社 | データ収集装置及びデータ収集プログラム |
-
1991
- 1991-04-24 JP JP3119164A patent/JPH04324569A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006285384A (ja) * | 2005-03-31 | 2006-10-19 | Nec Corp | プロセッサ障害処理方式、管理プロセッサ及びプロセッサ障害処理方法 |
| JP2009009200A (ja) * | 2007-06-26 | 2009-01-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
| JP2015011554A (ja) * | 2013-06-28 | 2015-01-19 | 富士通株式会社 | データ収集装置及びデータ収集プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5392594B2 (ja) | 仮想計算機冗長化システム、コンピュータシステム、仮想計算機冗長化方法、及びプログラム | |
| US7725762B2 (en) | Implementing redundant memory access using multiple controllers on the same bank of memory | |
| JPH08161279A (ja) | マルチプロセッサシステム | |
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| CN118132386B (zh) | 系统崩溃信息保存方法、装置和计算机系统 | |
| JP2010186242A (ja) | 計算機システム | |
| US8601215B2 (en) | Processor, server system, and method for adding a processor | |
| JPH08320835A (ja) | 外部バスの障害検出方法 | |
| JPH04324569A (ja) | マルチプロセッサシステム | |
| JPS6342294B2 (ja) | ||
| CN118796565A (zh) | 双BIOS Flash管理方法、装置、设备及介质 | |
| CN118269859A (zh) | 车机操作系统的控制方法、控制器、车辆和介质 | |
| JPH0766368B2 (ja) | ブ−トプロセツサ決定方式 | |
| JPH0895614A (ja) | 制御装置 | |
| JPH02297237A (ja) | 電子計算機システムの自動再起動装置 | |
| JP2003242044A (ja) | マイクロコンピュータ回路 | |
| JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JPH08202573A (ja) | 二重化システムにおけるｒａｓ情報の保存方法 | |
| JP2578908B2 (ja) | 再立ち上げ方式 | |
| JPH047645A (ja) | フォールト・トレラント・コンピュータ | |
| JP2000148709A (ja) | マルチｃｐｕ構成システムおよびシステム再構成方法 | |
| JPH0277943A (ja) | システムリカバリ方法 | |
| JP2001051854A (ja) | 情報管理システム | |
| JPH0352045A (ja) | キャッシュメモリ | |
| JP2896206B2 (ja) | 多重化メモリ装置のオンライン診断方式 |