JPH04328613A - Power unit circuit - Google Patents
Power unit circuitInfo
- Publication number
- JPH04328613A JPH04328613A JP3124828A JP12482891A JPH04328613A JP H04328613 A JPH04328613 A JP H04328613A JP 3124828 A JP3124828 A JP 3124828A JP 12482891 A JP12482891 A JP 12482891A JP H04328613 A JPH04328613 A JP H04328613A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- transistor
- voltage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 230000002265 prevention Effects 0.000 claims description 25
- 238000009499 grossing Methods 0.000 claims description 4
- 239000003381 stabilizer Substances 0.000 claims 1
- 230000000087 stabilizing effect Effects 0.000 abstract description 18
- 230000006866 deterioration Effects 0.000 abstract description 6
- 229920006395 saturated elastomer Polymers 0.000 description 15
- 230000006641 stabilisation Effects 0.000 description 12
- 238000011105 stabilization Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000009738 saturating Methods 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P10/00—Technologies related to metal processing
- Y02P10/20—Recycling
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】この発明は、基準電圧を増幅手段
で増幅して取り出す電源回路であって、マルチ電源用I
C等に適する電源回路に関する。[Industrial Application Field] The present invention relates to a power supply circuit for amplifying and extracting a reference voltage using an amplifying means,
This invention relates to a power supply circuit suitable for C and the like.
【0002】0002
【従来の技術】一般に、CDプレーヤのピックアップの
トラッキングサーボやフォーカスサーボ等、高い精度が
要求される制御を行う各種の制御回路には、電圧変動が
極めて小さい電源が用いられているが、この種の電源で
は、電圧出力の安定化を図った電源回路が不可欠である
。ところで、この電源回路の入力電源に電池等を用いた
場合、その消耗による減電圧時、レギュレータ回路の出
力トランジスタが飽和し、レギュレータ回路が形成され
ているIC基板にその飽和電流が流れ、基板に発熱を生
じさせる。特に、飽和電流は無効電流であって、消費電
力を増大させるばかりか、突入電流によって基板電位が
変動し、併設された基板上の他の回路の正常な動作を阻
害する要因になる。2. Description of the Related Art Generally, power supplies with extremely small voltage fluctuations are used in various control circuits that perform control that requires high precision, such as the tracking servo and focus servo of the pickup of a CD player. For power supplies, a power supply circuit that stabilizes the voltage output is essential. By the way, when a battery or the like is used as the input power source for this power supply circuit, when the voltage decreases due to its consumption, the output transistor of the regulator circuit becomes saturated, and the saturated current flows to the IC board on which the regulator circuit is formed, causing damage to the board. Causes fever. In particular, the saturation current is a reactive current, which not only increases power consumption, but also causes the substrate potential to fluctuate due to the rush current, which is a factor that inhibits the normal operation of other circuits on the attached substrate.
【0003】このような電源回路の出力回路の飽和を防
止するため、例えば、特願昭63−288225号「レ
ギユレータ回路」が提案されている。このレギュレータ
回路では、図5に示すように、安定化回路2の前段に出
力飽和防止回路4が設置されている。安定化回路2には
正相入力側に基準電圧Vrefを受ける第1の増幅器と
して、電圧比較器を成す差動増幅器21が設置され、こ
の差動増幅器21の出力をベースに受けて出力電圧Vo
utを取り出す第1の出力回路22が設置されている。
この出力回路22には出力トランジスタ23が設置され
ている。出力トランジスタ23にはPNP形トランジス
タが用いられており、そのコレクタ側と接地点との間に
は出力トランジスタ23に流れる電流を電圧に変換する
負荷抵抗とともに、出力を差動増幅器21の逆相入力側
に帰還回路24を通して帰還すべき帰還電圧を形成する
ための分圧回路を成す抵抗25、26が直列に接続され
ている。In order to prevent such saturation of the output circuit of a power supply circuit, for example, Japanese Patent Application No. 63-288225 ``Regulator Circuit'' has been proposed. In this regulator circuit, as shown in FIG. 5, an output saturation prevention circuit 4 is installed before the stabilization circuit 2. In the stabilizing circuit 2, a differential amplifier 21 serving as a voltage comparator is installed as a first amplifier receiving a reference voltage Vref on the positive phase input side.
A first output circuit 22 for taking out the ut is installed. This output circuit 22 is provided with an output transistor 23 . A PNP transistor is used as the output transistor 23, and a load resistor is connected between the collector side and the ground point to convert the current flowing through the output transistor 23 into a voltage, and the output is connected to the negative phase input of the differential amplifier 21. Resistors 25 and 26 forming a voltage dividing circuit for forming a feedback voltage to be fed back through a feedback circuit 24 are connected in series on the side.
【0004】このような安定化回路2によれば、出力ト
ランジスタ23に流れる電流が抵抗25、26に電圧降
下を生じさせ、抵抗25、26の中間接続点に発生した
電圧Vnが差動増幅器21の逆相入力(−)側に帰還さ
れている。したがって、安定化回路2では、正相入力(
+)に加えられる基準電圧Vrefと抵抗23、24の
電圧Vnとが差動増幅器21で比較、増幅され、この差
動増幅器21の出力、即ち、そのリニア出力に応じて出
力トランジスタ23のベース電流が差動増幅器21側に
引き込まれ、基準電圧Vrefと電圧Vnとが等しくな
るように出力トランジスタ23のコレクタ電流が制御さ
れるのである。この結果、出力端子27には差動増幅器
21に正相入力側に加えられる基準電圧Vrefに応じ
た出力電圧Voutが取り出される。According to the stabilizing circuit 2, the current flowing through the output transistor 23 causes a voltage drop across the resistors 25 and 26, and the voltage Vn generated at the intermediate connection point between the resistors 25 and 26 is applied to the differential amplifier 21. It is fed back to the negative phase input (-) side of. Therefore, in the stabilizing circuit 2, the positive phase input (
The reference voltage Vref applied to +) and the voltage Vn of the resistors 23 and 24 are compared and amplified by the differential amplifier 21, and the base current of the output transistor 23 is adjusted according to the output of the differential amplifier 21, that is, its linear output. is drawn into the differential amplifier 21 side, and the collector current of the output transistor 23 is controlled so that the reference voltage Vref and the voltage Vn become equal. As a result, an output voltage Vout corresponding to the reference voltage Vref applied to the positive phase input side of the differential amplifier 21 is taken out at the output terminal 27.
【0005】ところが、このような安定化回路2のみか
らなる電源回路では、電源電圧Vccが低下した場合、
即ち、減電時には出力トランジスタ23のエミッタ電圧
が低下し、その値が出力電圧Voutに近づくと、出力
トランジスタ23は飽和状態に移行することになる。そ
して、この出力トランジスタ23は、例えば、図6に示
すように、レギュレータ回路を構成するICの一部とし
て形成されている。即ち、基板28にはN形の高濃度領
域からなる埋込み層29が形成され、この埋込み層29
を覆ってN形のベース領域30が形成されている。この
ベース領域30はアイソレーション領域31によって他
の領域と分離され、その表面層部分にはN形の高濃度領
域を以てベース電極32が形成されているとともに、高
濃度のP形導電領域からなるエミッタ領域33が形成さ
れ、このエミッタ領域33を包囲して高濃度のP形導電
領域からなるコレクタ領域34が形成されている。した
がって、この出力トランジスタ23は、正常動作時には
、ベース領域30、エミッタ領域33及びコレクタ領域
34を以て増幅動作が行われる。However, in a power supply circuit consisting only of such a stabilizing circuit 2, when the power supply voltage Vcc decreases,
That is, when the power decreases, the emitter voltage of the output transistor 23 decreases, and when the value approaches the output voltage Vout, the output transistor 23 enters a saturated state. The output transistor 23 is formed as a part of an IC constituting a regulator circuit, for example, as shown in FIG. That is, a buried layer 29 made of an N-type high concentration region is formed on the substrate 28, and this buried layer 29
An N-type base region 30 is formed over the. This base region 30 is separated from other regions by an isolation region 31, and a base electrode 32 is formed on its surface layer by a highly doped N-type region, and an emitter made of a highly doped P-type conductive region. A region 33 is formed, and a collector region 34 made of a highly doped P-type conductive region is formed surrounding the emitter region 33. Therefore, during normal operation, the output transistor 23 performs an amplification operation using the base region 30, emitter region 33, and collector region 34.
【0006】ところが、電源電圧Vccの低下でエミッ
タ領域33側の電位が下がり、その電位とコレクタ領域
34側の電位との間の電位差が小さくなると、エミッタ
領域33をエミッタ、ベース領域30をベース、アイソ
レーション領域31即ち基板28をコレクタとする寄生
トランジスタ35が生起し、この寄生トランジスタ35
を通してエミッタ領域33から基板28側へ突入電流が
流れることになる。この突入電流の大きさは、寄生トラ
ンジスタ35の規模、即ち、出力トランジスタ23の規
模に応じたものとなる。この場合、出力トランジスタ2
3は大きな出力電流を予定しているため、そのエミッタ
面積が大きく、そのエミッタ面積を持つ寄生トランジス
タ35に流れる突入電流はそれに比例した極めて大きい
ものとなる。However, when the potential on the emitter region 33 side decreases due to a decrease in the power supply voltage Vcc, and the potential difference between that potential and the potential on the collector region 34 side becomes smaller, the emitter region 33 becomes an emitter, the base region 30 becomes a base, A parasitic transistor 35 is generated whose collector is the isolation region 31, that is, the substrate 28, and this parasitic transistor 35
Through this, a rush current flows from the emitter region 33 to the substrate 28 side. The magnitude of this rush current depends on the scale of the parasitic transistor 35, that is, the scale of the output transistor 23. In this case, output transistor 2
Since transistor No. 3 is expected to have a large output current, its emitter area is large, and the rush current flowing through the parasitic transistor 35 having this emitter area is proportionally extremely large.
【0007】このように出力トランジスタ23の飽和状
態は飽和電流に加え、寄生トランジスタ35による突入
電流が基板28側に流れ、基板28の過熱や基板電位を
不安定なものにすることになるので、これを防止するた
め、差動増幅器21の前段に出力飽和防止回路4が設置
されているのである。この出力飽和防止回路4には、差
動増幅器21に対応して第2の増幅器として差動増幅器
41が設置され、この差動増幅器41の出力側に第2の
出力回路42が設置されている。この出力回路42には
、出力トランジスタ23のn分の1程度のエミッタ面積
を持つトランジスタ43が設置され、このトランジスタ
43のコレクタと接地点との間には抵抗44、45、4
6の直列回路が接続されている。差動増幅器41の正相
入力(+)側にはバンドギャップ回路等の基準電圧源か
ら基準電圧Vrefが加えられ、その逆相入力(−)側
には抵抗45、46の中間接続点Pに生じた電圧Vpが
帰還回路47を介して帰還されている。この電圧Vpは
、差動増幅器41による制御動作で正相入力(+)側の
基準電圧Vrefと等しくなるため、安定化回路2の差
動増幅器21の正相入力(+)には基準電圧Vrefが
加えられることになる。したがって、この電源回路では
、安定化回路2の前段に安定化回路2と等価的な正帰還
増幅器を成す出力飽和防止回路4が設置されたことによ
り、出力トランジスタ23が飽和状態に移行する前に出
力飽和防止回路4のトランジスタ43を強制的に飽和状
態に移行させて出力トランジスタ23の飽和状態への突
入を未然に防止することができる。In this way, when the output transistor 23 is in a saturated state, in addition to the saturation current, a rush current due to the parasitic transistor 35 flows to the substrate 28 side, causing overheating of the substrate 28 and making the substrate potential unstable. In order to prevent this, an output saturation prevention circuit 4 is installed before the differential amplifier 21. In this output saturation prevention circuit 4, a differential amplifier 41 is installed as a second amplifier corresponding to the differential amplifier 21, and a second output circuit 42 is installed on the output side of this differential amplifier 41. . This output circuit 42 is provided with a transistor 43 having an emitter area approximately 1/n of that of the output transistor 23, and resistors 44, 45, 4 are connected between the collector of this transistor 43 and the ground point.
6 series circuits are connected. A reference voltage Vref is applied to the positive phase input (+) side of the differential amplifier 41 from a reference voltage source such as a bandgap circuit, and a reference voltage Vref is applied to the negative phase input (-) side of the differential amplifier 41 at the intermediate connection point P between the resistors 45 and 46. The generated voltage Vp is fed back via a feedback circuit 47. Since this voltage Vp becomes equal to the reference voltage Vref on the positive-phase input (+) side by the control operation by the differential amplifier 41, the positive-phase input (+) of the differential amplifier 21 of the stabilizing circuit 2 has the reference voltage Vref. will be added. Therefore, in this power supply circuit, the output saturation prevention circuit 4, which constitutes a positive feedback amplifier equivalent to the stabilization circuit 2, is installed before the stabilization circuit 2, so that the output transistor 23 can be prevented from entering the saturation state. By forcing the transistor 43 of the output saturation prevention circuit 4 to enter the saturated state, it is possible to prevent the output transistor 23 from entering the saturated state.
【0008】この飽和防止について説明すると、トラン
ジスタ43は出力トランジスタ23に対応しており、各
抵抗45、46、25、26の各抵抗値をRa、Rb、
Rc、Rdとすると、各抵抗値Ra=k・Rc、Rb=
k・Rd(kは任意の数)に設定し、IC上で整合性を
取るとすれば、出力電圧Voutは、To explain this saturation prevention, the transistor 43 corresponds to the output transistor 23, and the resistance values of the resistors 45, 46, 25, 26 are set as Ra, Rb,
If Rc and Rd, each resistance value Ra=k・Rc, Rb=
If it is set to k・Rd (k is an arbitrary number) and consistency is maintained on the IC, the output voltage Vout is
【0009】[0009]
【数1】[Math 1]
【0010】となる。ところが、減電時、トランジスタ
43を通して抵抗44、45、46に電流が流れ、抵抗
45、46の接続点Pにおける電圧Vpは抵抗44の電
圧降下分だけ低下し、この電圧Vpが差動増幅器41の
逆相入力(−)に加えられる。そこで、抵抗44の抵抗
値をRαとすると、抵抗44に発生する電圧Vαは、[0010] However, when the power is reduced, current flows through the transistor 43 to the resistors 44, 45, and 46, and the voltage Vp at the connection point P between the resistors 45 and 46 decreases by the voltage drop across the resistor 44, and this voltage Vp is applied to the differential amplifier 41. is added to the negative phase input (-) of Therefore, if the resistance value of the resistor 44 is Rα, the voltage Vα generated across the resistor 44 is
【
0011】[
0011
【数2】[Math 2]
【0012】となる。したがって、減電時、抵抗44に
発生した電圧Vαは、トランジスタ43のみを選択的に
飽和させ、出力トランジスタ23の飽和を未然に防止す
るものであり、これは出力トランジスタ23側の見掛け
上の飽和電圧を高くしたことと等価であり、その結果、
出力トランジスタ23の飽和状態への移行が緩和される
ことになる。[0012] Therefore, during power reduction, the voltage Vα generated across the resistor 44 selectively saturates only the transistor 43 and prevents the output transistor 23 from becoming saturated. This is equivalent to increasing the voltage, and as a result,
The transition of the output transistor 23 to the saturated state is alleviated.
【0013】[0013]
【発明が解決しようとする課題】ところで、この電源回
路における出力飽防止回路4における出力飽和防止の考
え方は、その前段側に出力トランジスタ23より容量が
小さく、寄生トランジスタの影響が少ないトランジスタ
43を設置し、出力トランジスタ23が飽和する悪条件
時にトランジスタ43を早期に飽和させて出力トランジ
スタ23の飽和を防止することにあり、しかも、トラン
ジスタ43は容量が小さく、仮に飽和しても、飽和電流
が小さいので、出力トランジスタ23の飽和に比較して
飽和時の影響が抑制できるものである。By the way, the idea of preventing output saturation in the output saturation prevention circuit 4 in this power supply circuit is to install a transistor 43, which has a smaller capacitance than the output transistor 23 and is less affected by parasitic transistors, in the preceding stage. However, the purpose is to prevent saturation of the output transistor 23 by quickly saturating the transistor 43 under adverse conditions that would cause the output transistor 23 to become saturated.Moreover, the transistor 43 has a small capacity, and even if it becomes saturated, the saturation current is small. Therefore, the influence of saturation can be suppressed compared to saturation of the output transistor 23.
【0014】ところが、この電源回路では、減電時のP
点電圧Vpの揺れが問題になる。即ち、トランジスタ4
3の飽和電圧をVsat、電源電圧をVccとすると、
P点電圧Vpは、However, in this power supply circuit, P
Fluctuations in the point voltage Vp become a problem. That is, transistor 4
If the saturation voltage of 3 is Vsat and the power supply voltage is Vcc, then
The P point voltage Vp is
【0015】[0015]
【数3】[Math 3]
【0016】となる。このため、電源電圧Vccにリッ
プルが乗ると、そのリップルによってP点電圧も揺れる
ことになる。図7は、この電源回路における電源電圧V
cc−出力電圧Voutの特性を示し、Vrは入出力電
圧差=0の場合の基準ラインを表す。各差動増幅器21
、41の閉ループゲインが等しい場合、電源電圧Vcc
の揺れが出力電圧Voutにそのまま現れることになり
、電源電圧Vccの減電時、急激にリップルリジェクシ
ョンの悪化を招く。このような揺れを伴う出力電圧Vo
utをオーディオ系に電源に用いた場合、出力電圧Vo
utの揺れがノイズ音の原因になる。[0016] Therefore, if a ripple is added to the power supply voltage Vcc, the voltage at the P point will also fluctuate due to the ripple. FIG. 7 shows the power supply voltage V in this power supply circuit.
The characteristics of the cc-output voltage Vout are shown, and Vr represents the reference line when the input/output voltage difference=0. Each differential amplifier 21
, 41 are equal, the power supply voltage Vcc
This fluctuation will directly appear in the output voltage Vout, and when the power supply voltage Vcc is reduced, ripple rejection will suddenly deteriorate. Output voltage Vo with such fluctuations
When ut is used as a power source for an audio system, the output voltage Vo
The shaking of the UT causes noise.
【0017】そこで、この発明は、減電時のリップルリ
ジェクションの悪化を防止した電源回路を提供すること
を目的とする。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a power supply circuit that prevents deterioration of ripple rejection during power reduction.
【0018】[0018]
【課題を解決するための手段】この発明の電源回路は、
基準電圧(Vref)を第1の増幅器(差動増幅器21
)で受け、その出力を第1の出力回路(22)を通して
取り出すとともに前記増幅器の入力側に帰還させて前記
基準電圧に応じた安定化出力(出力電圧Vout)を取
り出す安定化回路(2)と、前記第1の増幅器の前段側
に設置されて前記基準電圧を受ける第2の増幅器(41
)とともにその出力側に第2の出力回路(42)を備え
、前記基準電圧を前記第2の増幅器及び前記第2の出力
回路を通して前記第1の増幅器に加え、かつ、減電時、
前記第1の出力回路の飽和前に前記第2の出力回路を飽
和させて低下させた前記基準電圧を前記第1の増幅器に
入力し、前記第1の出力回路の飽和を防止する出力飽和
防止回路(4)とを備えた電源回路であって、前記出力
飽和防止回路の前記第2の増幅器の帰還回路(47)に
付加された分圧用抵抗(抵抗44、45、46)に前記
基準電圧の揺れを平滑するキャパシタ(6)を接続した
ことを特徴とする。[Means for Solving the Problems] The power supply circuit of the present invention includes:
The reference voltage (Vref) is applied to the first amplifier (differential amplifier 21
) and takes out the output through a first output circuit (22) and returns it to the input side of the amplifier to take out a stabilized output (output voltage Vout) according to the reference voltage. , a second amplifier (41) installed before the first amplifier and receiving the reference voltage;
) and a second output circuit (42) on its output side, the reference voltage is applied to the first amplifier through the second amplifier and the second output circuit, and when the power is reduced,
output saturation prevention, which inputs the reduced reference voltage by saturating the second output circuit before the saturation of the first output circuit to the first amplifier to prevent saturation of the first output circuit; A power supply circuit comprising a circuit (4), wherein the reference voltage is applied to a voltage dividing resistor (resistors 44, 45, 46) added to a feedback circuit (47) of the second amplifier of the output saturation prevention circuit. The feature is that a capacitor (6) is connected to smooth the fluctuations.
【0019】[0019]
【作用】基準電圧は出力飽和防止回路を介して安定化回
路の第1の増幅器に入力される。安定化回路では、第1
の増幅器に基準電圧が加えられると、第1の増幅器に基
準電圧に応じた出力が第1の出力回路に加えられ、その
出力が第1の増幅器に帰還されることにより、第1の出
力回路を通して安定化出力が得られる。そして、減電時
、出力飽和防止回路では、第1の増幅器に基準電圧を加
えるべき第2の出力回路が第1の出力回路より先に飽和
状態に移行し、第1の増幅器に加えるべき基準電圧が減
電に応じて低減される。レベルを低減させた基準電圧が
第1の増幅器に加えられ、安定化回路における第1の出
力回路の飽和が防止される。[Operation] The reference voltage is input to the first amplifier of the stabilizing circuit via the output saturation prevention circuit. In the stabilization circuit, the first
When a reference voltage is applied to the first amplifier, an output corresponding to the reference voltage is applied to the first output circuit, and the output is fed back to the first amplifier, so that the first output circuit A stabilized output is obtained through the When the power is reduced, in the output saturation prevention circuit, the second output circuit to which the reference voltage should be applied to the first amplifier enters the saturated state before the first output circuit, and the reference voltage to be applied to the first amplifier The voltage is reduced in accordance with the power reduction. A reduced level reference voltage is applied to the first amplifier to prevent saturation of the first output circuit in the stabilization circuit.
【0020】そして、減電時、出力飽和防止回路の帰還
回路にはキャパシタが付加されており、このキャパシタ
によって電源側のリップルによる揺れが平滑される。そ
の結果、第1の出力回路を通して取り出される出力電圧
の揺れが抑制される。したがって、減電時にもリップル
のない安定化出力が得られる。When the power is reduced, a capacitor is added to the feedback circuit of the output saturation prevention circuit, and this capacitor smoothes fluctuations due to ripples on the power supply side. As a result, fluctuations in the output voltage taken out through the first output circuit are suppressed. Therefore, a stabilized output without ripples can be obtained even when the power is reduced.
【0021】[0021]
【実施例】図1は、この発明の電源回路の一実施例を示
し、図5に示したこの発明の前提である電源回路と同一
部分には同一符号を付してある。この電源回路には、基
準電圧Vrefに応じた安定化出力を取り出すべき安定
化回路2が設置されているとともに、その前段に基準電
圧Vrefを安定化回路2に入力するとともに安定化回
路2の出力飽和を防止するための出力飽和防止回路4を
設置したものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment of a power supply circuit according to the present invention, and the same parts as those of the power supply circuit shown in FIG. 5, which is the premise of the present invention, are given the same reference numerals. This power supply circuit is equipped with a stabilizing circuit 2 that outputs a stabilized output according to the reference voltage Vref, and at the previous stage, the reference voltage Vref is input to the stabilizing circuit 2, and the output of the stabilizing circuit 2 is An output saturation prevention circuit 4 is installed to prevent saturation.
【0022】安定化回路2には、正相入力側に基準電圧
Vrefを受ける第1の増幅器として電圧比較器を成す
差動増幅器21が設置され、この差動増幅器21の出力
をベースに受けて出力電圧Voutを取り出す第1の出
力回路22が設置され、この出力回路22には例えばP
NP形トランジスタからなる出力トランジスタ23が設
置されている。この出力トランジスタ23のコレクタ側
と接地点との間には出力トランジスタ23に流れる電流
を電圧に変換する負荷抵抗とともに、出力を差動増幅器
21の逆相入力側に帰還回路24を通して帰還すべき帰
還電圧を形成するための分圧回路を成す抵抗25、26
が直列に接続されている。したがって、この安定化回路
2によれば、出力トランジスタ23に流れる電流が抵抗
25、26に電圧降下を生じさせ、その中間接続点に発
生した電圧Vnが差動増幅器21の逆相入力(−)側に
帰還される。その結果、正相入力(+)に加えられる基
準電圧Vrefと抵抗25、26の電圧Vnとが差動増
幅器21で比較、増幅され、この差動増幅器21の出力
、即ち、そのリニア出力に応じて出力トランジスタ23
のベース電流が差動増幅器21側に引き込まれ、基準電
圧Vrefと電圧Vnとが等しくなるように出力トラン
ジスタ23のコレクタ電流が制御され、出力端子27に
は差動増幅器21に正相入力側に加えられる基準電圧V
refに応じた出力電圧Voutが得られる。In the stabilizing circuit 2, a differential amplifier 21 serving as a voltage comparator is installed as a first amplifier receiving a reference voltage Vref on the positive phase input side. A first output circuit 22 that takes out the output voltage Vout is installed, and this output circuit 22 has, for example, P
An output transistor 23 made of an NP type transistor is installed. Between the collector side of the output transistor 23 and the ground point, there is a load resistor that converts the current flowing through the output transistor 23 into a voltage, and a feedback circuit 24 that sends the output back to the negative phase input side of the differential amplifier 21. Resistors 25 and 26 forming a voltage dividing circuit for forming a voltage
are connected in series. Therefore, according to this stabilizing circuit 2, the current flowing through the output transistor 23 causes a voltage drop across the resistors 25 and 26, and the voltage Vn generated at the intermediate connection point is applied to the negative phase input (-) of the differential amplifier 21. returned to the side. As a result, the reference voltage Vref applied to the positive phase input (+) and the voltage Vn of the resistors 25 and 26 are compared and amplified by the differential amplifier 21, and the output of the differential amplifier 21, that is, the linear output is output transistor 23
The base current of the output transistor 23 is drawn into the differential amplifier 21 side, the collector current of the output transistor 23 is controlled so that the reference voltage Vref and the voltage Vn are equal, and the output terminal 27 is connected to the positive phase input side of the differential amplifier 21. Applied reference voltage V
An output voltage Vout corresponding to ref is obtained.
【0023】また、この安定化回路2の前段には、出力
トランジスタ23の飽和状態への移行を防止するため、
出力飽和防止回路4が設置されている。この出力飽和防
止回路4には、差動増幅器21に対応する第2の増幅器
として差動増幅器41が設置され、この差動増幅器41
の出力側に第2の出力回路42が設置されている。この
出力回路42には、出力トランジスタ23のn分の1程
度のエミッタ面積を持つトランジスタ43が設置され、
このトランジスタ43のコレクタと接地点との間には抵
抗44、45、46の直列回路が接続されている。差動
増幅器41の正相入力(+)側にはバンドギャップ回路
等の基準電圧源から基準電圧Vrefが加えられ、その
逆相入力(−)側には中間接続点Pに生じた電圧Vpが
帰還回路47を介して帰還されている。この電圧Vpは
、差動増幅器41による制御動作で正相入力(+)側の
基準電圧Vrefと等しくなるため、安定化回路2の差
動増幅器21の正相入力(+)には基準電圧Vrefが
加えられることになる。したがって、この電源回路では
、安定化回路2の前段に安定化回路2と等価的な正帰還
増幅器を成す出力飽和防止回路4を設置したことにより
、出力トランジスタ23が飽和状態に移行する前に出力
飽和防止回路4のトランジスタ43を強制的に飽和状態
に移行させて出力トランジスタ23の飽和状態への突入
を未然に防止することができる。Further, in the preceding stage of the stabilizing circuit 2, in order to prevent the output transistor 23 from entering the saturated state,
An output saturation prevention circuit 4 is installed. A differential amplifier 41 is installed in this output saturation prevention circuit 4 as a second amplifier corresponding to the differential amplifier 21.
A second output circuit 42 is installed on the output side of. This output circuit 42 is provided with a transistor 43 having an emitter area approximately 1/n of that of the output transistor 23.
A series circuit of resistors 44, 45, and 46 is connected between the collector of this transistor 43 and the ground point. A reference voltage Vref is applied from a reference voltage source such as a band gap circuit to the positive phase input (+) side of the differential amplifier 41, and a voltage Vp generated at the intermediate connection point P is applied to the negative phase input (-) side. It is fed back via a feedback circuit 47. Since this voltage Vp becomes equal to the reference voltage Vref on the positive-phase input (+) side by the control operation by the differential amplifier 41, the positive-phase input (+) of the differential amplifier 21 of the stabilizing circuit 2 has the reference voltage Vref will be added. Therefore, in this power supply circuit, by installing the output saturation prevention circuit 4 which forms a positive feedback amplifier equivalent to the stabilization circuit 2 before the stabilization circuit 2, the output saturation prevention circuit 4 is installed before the stabilization circuit 2. By forcing the transistor 43 of the saturation prevention circuit 4 to enter the saturated state, it is possible to prevent the output transistor 23 from entering the saturated state.
【0024】そして、出力飽和防止回路4における帰還
回路47に設置された分圧抵抗、即ち、差動増幅器41
の増幅ゲインを設定する抵抗44、45、46の直列回
路の抵抗46にはリップル平滑手段としてキャパシタ6
が並列に接続されている。The voltage dividing resistor installed in the feedback circuit 47 in the output saturation prevention circuit 4, that is, the differential amplifier 41
A capacitor 6 is connected to the resistor 46 of the series circuit of resistors 44, 45, and 46 for setting the amplification gain of the ripple smoothing means.
are connected in parallel.
【0025】以上の構成において、動作を説明する。こ
の電源回路では、帰還回路47の帰還電圧を発生させる
抵抗回路に平滑用のキャパシタ6が並列に接続されたこ
とにより、減電時、電源電圧Vccに重畳するリップル
による帰還電圧Vpの揺れがキャパシタ6によって平滑
され、安定化回路2に加えられるべき基準電圧Vref
のリップルリジェクションの悪化が防止される。The operation of the above configuration will be explained. In this power supply circuit, since the smoothing capacitor 6 is connected in parallel to the resistor circuit that generates the feedback voltage of the feedback circuit 47, the fluctuation of the feedback voltage Vp due to the ripple superimposed on the power supply voltage Vcc during power reduction is suppressed by the capacitor. The reference voltage Vref to be smoothed by 6 and applied to the stabilizing circuit 2
The deterioration of ripple rejection is prevented.
【0026】ここで、減電時、差動増幅器21の入力イ
ンピーダンスが十分高いものとするとし、抵抗44、4
5の加算抵抗値をR1 、抵抗46の抵抗値をR2 (
=Rb)、キャパシタ6のキャパシタンスをCとすると
、P点の電圧Vpは、Here, it is assumed that the input impedance of the differential amplifier 21 is sufficiently high during power reduction, and the resistors 44 and 4
The additional resistance value of resistor 5 is R1, and the resistance value of resistor 46 is R2 (
=Rb), and the capacitance of the capacitor 6 is C, the voltage Vp at point P is,
【0027】[0027]
【数4】[Math 4]
【0028】となる。この結果、出力電圧Voutは、
[0028] As a result, the output voltage Vout is
【0029】[0029]
【数5】[Math 5]
【0030】となり、出力電圧Voutのリップルリジ
ェクションは、Then, the ripple rejection of the output voltage Vout is:
【0031】[0031]
【数6】[Math 6]
【0032】となり、減電時の出力におけるリップルリ
ジェクションが改善されることが分かる。It can be seen that the ripple rejection in the output during power reduction is improved.
【0033】そして、図2は、この電源回路における電
源電圧Vccに対する出力電圧Voutの特性を示し、
電源電圧Vccのリップル、即ち、揺れに応じ、その揺
れの影響が無い出力電圧Voutを得るため、差動増幅
器41のゲインを設定するための抵抗44の抵抗値Rα
を決定し、その値によって電圧Vαの値が決定される。
換言すれば、電圧Vαの値は、抵抗値Rαによって任意
に設定することができる。即ち、リップル電圧が電圧V
αより大きい場合には、差動増幅21の入力が平滑され
いるにも拘わらず電源電圧Vccが振れるため、トラン
ジスタ23が飽和して突入電流が増大するとともに、リ
ップルリジェクションの悪化が起こる。そこで、抵抗R
αの値を加減すれば、除去すべきリップルの振幅に応じ
、その消去に最適な電圧Vαを設定できる。FIG. 2 shows the characteristics of the output voltage Vout with respect to the power supply voltage Vcc in this power supply circuit,
The resistance value Rα of the resistor 44 is set to set the gain of the differential amplifier 41 in order to obtain an output voltage Vout that is not affected by the ripple, that is, fluctuation, of the power supply voltage Vcc.
is determined, and the value of the voltage Vα is determined based on the value. In other words, the value of the voltage Vα can be arbitrarily set by the resistance value Rα. That is, the ripple voltage is the voltage V
If it is larger than α, the power supply voltage Vcc fluctuates even though the input to the differential amplifier 21 is smoothed, so the transistor 23 becomes saturated, the rush current increases, and ripple rejection deteriorates. Therefore, the resistance R
By adjusting the value of α, it is possible to set the optimum voltage Vα for erasing the ripple according to the amplitude of the ripple to be eliminated.
【0034】次に、図3は、この発明の電源回路の具体
的な回路構成例を示し、前記実施例の回路と同一部分に
は同一符号を付してある。この電源回路は、マルチ電源
ICの内部におけるオーディオ電源に構成されたもので
ある。即ち、安定化回路2に設置された差動増幅器21
には、抵抗201、202を以てエミッタが共通化され
たトランジスタ203、204からなる差動対が設置さ
れ、各トランジスタ203、204のベース入力側には
トランジスタ205、206が設置されている。トラン
ジスタ205のベースには基準電圧Vrefに対応する
電圧Vpが加えられ、トランジスタ206のベースには
帰還回路24を介して出力回路22側から電圧Vnが加
えられている。そして、トランジスタ203、204の
コレクタ側には、能動負荷としてトランジスタ207、
208から成るカレントミラー回路209が設置されて
いる。Next, FIG. 3 shows a specific example of the circuit configuration of the power supply circuit of the present invention, and the same parts as those of the circuit of the previous embodiment are given the same reference numerals. This power supply circuit is configured as an audio power supply inside the multi-power supply IC. That is, the differential amplifier 21 installed in the stabilization circuit 2
A differential pair consisting of transistors 203 and 204 whose emitters are shared by resistors 201 and 202 is installed, and transistors 205 and 206 are installed on the base input side of each transistor 203 and 204. A voltage Vp corresponding to the reference voltage Vref is applied to the base of the transistor 205, and a voltage Vn is applied to the base of the transistor 206 from the output circuit 22 via the feedback circuit 24. On the collector side of the transistors 203 and 204, a transistor 207 is connected as an active load.
A current mirror circuit 209 consisting of 208 is installed.
【0035】この差動増幅器21には、トランジスタ2
03、204、205、206等を駆動するための定電
流を発生する定電流源210が設置され、この定電流源
210で得られた定電流はカレントミラー回路211を
通してトランジスタ203、204、205、206に
供給されている。カレントミラー回路211は、トラン
ジスタ212、213、214、215及び抵抗216
、217、218で構成され、トランジスタ212から
定電流源210に定電流が引き込まれる結果、それに応
じた定電流が各トランジスタ213、214、215、
216を通してトランジスタ203、204の差動対、
即ち、トランジスタ205、206のエミッタ側に供給
されている。This differential amplifier 21 includes a transistor 2
A constant current source 210 that generates a constant current to drive the transistors 203, 204, 205, 206, etc. is installed. 206. The current mirror circuit 211 includes transistors 212, 213, 214, 215 and a resistor 216.
, 217, 218, and as a result of a constant current being drawn from the transistor 212 to the constant current source 210, a corresponding constant current flows to each transistor 213, 214, 215,
A differential pair of transistors 203 and 204 through 216;
That is, it is supplied to the emitter sides of transistors 205 and 206.
【0036】この差動増幅器21の出力は、トランジス
タ208のコレクタ側から取り出され、出力回路22に
加えられている。この出力回路22には、入力部にダー
リントン接続されたトランジスタ221、222が設置
されており、差動増幅器21の出力はトランジスタ22
1のベースに加えられている。トランジスタ221のベ
ース・コレクタ間には位相調整用のキャパシタ223が
接続され、トランジスタ221のエミッタ及びトランジ
スタ222のベースと接地点との間には抵抗224が接
続されている。The output of this differential amplifier 21 is taken out from the collector side of the transistor 208 and applied to the output circuit 22. In this output circuit 22, Darlington-connected transistors 221 and 222 are installed at the input part, and the output of the differential amplifier 21 is connected to the transistor 22.
It is added to the base of 1. A phase adjustment capacitor 223 is connected between the base and collector of the transistor 221, and a resistor 224 is connected between the emitter of the transistor 221, the base of the transistor 222, and a ground point.
【0037】トランジスタ222のコレクタと電源ライ
ン36との間には抵抗225、226が直列に接続され
、抵抗225、226の中間接続点にはトランジスタ2
27及び出力トランジスタ23のベースが接続されてい
る。トランジスタ227のコレクタと接地ライン37と
の間には抵抗228が接続され、トランジスタ227に
流れる電流は抵抗228で電圧に変換される。また、ト
ランジスタ227のコレクタ側には、トランジスタ22
1のベースと接地ライン37との間に挿入されたトラン
ジスタ229のベースが接続されており、このトランジ
スタ229のベースには抵抗228に発生した電圧が帰
還されるとともに、トランジスタ227に流れる電流が
帰還されている。即ち、トランジスタ229は、トラン
ジスタ221に対して帰還回路を構成しており、出力回
路22の出力がトランジスタ221のベース入力側に帰
還されて、レベル調整が図られている。Resistors 225 and 226 are connected in series between the collector of the transistor 222 and the power supply line 36, and the transistor 2 is connected at the intermediate connection point between the resistors 225 and 226.
27 and the base of the output transistor 23 are connected. A resistor 228 is connected between the collector of the transistor 227 and the ground line 37, and the current flowing through the transistor 227 is converted into a voltage by the resistor 228. Further, the transistor 22 is connected to the collector side of the transistor 227.
The base of a transistor 229 inserted between the base of the transistor 228 and the ground line 37 is connected to the base of the transistor 229, and the voltage generated in the resistor 228 is fed back to the base of the transistor 229, and the current flowing through the transistor 227 is fed back to the base of the transistor 229. has been done. That is, the transistor 229 constitutes a feedback circuit with respect to the transistor 221, and the output of the output circuit 22 is fed back to the base input side of the transistor 221 for level adjustment.
【0038】そして、出力トランジスタ23は、コレク
タ側に抵抗25、26の直列回路を介して電源ライン3
6と接地ライン37との間に接続されており、そのコレ
クタに出力端子27が形成されて出力電圧Voutが取
り出されるとともに、抵抗25、26の接続点には帰還
回路24を介してトランジスタ206のベースに帰還す
べき電圧Vnが出力トランジスタ23に流れる出力電流
による抵抗26の電圧降下によって生じる。The output transistor 23 is connected to the power supply line 3 through a series circuit of resistors 25 and 26 on the collector side.
6 and a ground line 37, an output terminal 27 is formed at its collector and output voltage Vout is taken out, and a transistor 206 is connected to the connection point between the resistors 25 and 26 via a feedback circuit 24. The voltage Vn to be fed back to the base is generated by the voltage drop across the resistor 26 due to the output current flowing through the output transistor 23.
【0039】また、出力飽和防止回路4の差動増幅器4
1には、抵抗411、412を以てエミッタが共通化さ
れたトランジスタ413、414からなる差動対が設置
され、トランジスタ413のベース入力側には基準電圧
源から基準電圧Vref、トランジスタ414のベース
入力側には出力回路42から電圧Vpが加えられている
。トランジスタ413、414のエミッタ側には抵抗4
11、412を介して定電流源415が接続されており
、この定電流源415によって差動対に対する動作電流
が流れる。トランジスタ413、414のコレクタと電
源ライン36との間には、差動対の能動負荷としてカレ
ントミラー回路416が接続されている。カレントミラ
ー回路416は、ベース・コレクタを共通にしたトラン
ジスタ417をトランジスタ414のコレクタ側に、又
、トランジスタ417のベース・コレクタとベースを共
通にしたトランジスタ418をトランジスタ413のコ
レクタ側にして構成されている。トランジスタ418の
コレクタ側から取り出された出力は、出力回路42のト
ランジスタ43のベースに加えられている。トランジス
タ43のベース・コレクタ間には位相調整用のキャパシ
タ48が接続されている。そして、トランジスタ43の
エミッタ面積は、出力トランジスタ23の1/N(例え
ば1/70)程度に設定されている。Furthermore, the differential amplifier 4 of the output saturation prevention circuit 4
1, a differential pair consisting of transistors 413 and 414 whose emitters are shared by resistors 411 and 412 is installed, and the base input side of the transistor 413 receives a reference voltage Vref from a reference voltage source, and the base input side of the transistor 414 receives a reference voltage Vref from a reference voltage source. A voltage Vp is applied from an output circuit 42 to . A resistor 4 is connected to the emitter side of the transistors 413 and 414.
A constant current source 415 is connected through 11 and 412, and an operating current for the differential pair flows through this constant current source 415. A current mirror circuit 416 is connected between the collectors of the transistors 413 and 414 and the power supply line 36 as an active load of a differential pair. The current mirror circuit 416 includes a transistor 417 having a common base and collector on the collector side of the transistor 414, and a transistor 418 having a common base and collector with the base of the transistor 417 on the collector side of the transistor 413. There is. The output taken out from the collector side of the transistor 418 is applied to the base of the transistor 43 of the output circuit 42. A phase adjustment capacitor 48 is connected between the base and collector of the transistor 43. The emitter area of the transistor 43 is set to about 1/N (for example, 1/70) of the output transistor 23.
【0040】そして、帰還回路47における抵抗46に
は、リップルによる揺れを防止するためのキャパシタ6
が並列に接続されている。The resistor 46 in the feedback circuit 47 is connected to a capacitor 6 to prevent fluctuations due to ripples.
are connected in parallel.
【0041】また、この実施例の電源回路は、モノリシ
ックICで構成され、抵抗45と抵抗25、抵抗46と
抵抗26はそれぞれ等しい抵抗値に設定されている。The power supply circuit of this embodiment is composed of a monolithic IC, and the resistors 45 and 25, and the resistors 46 and 26 are set to have the same resistance value.
【0042】このような構成によれば、減電時、電源電
圧Vccのリップルによる電圧Vpの揺れがキャパシタ
6によって平滑されて安定化回路2に加えられる結果、
出力電圧Voutの安定化とともに、前記実施例で説明
したように、出力トランジスタ23の飽和が防止できる
。したがって、このような電源回路によってオーディオ
回路を駆動する場合、減電時、高負荷による入力電圧低
下でのリップルリジェクションの悪化、即ち、ノイズ発
生等を抑制することができる。According to this configuration, when the power is reduced, fluctuations in the voltage Vp due to ripples in the power supply voltage Vcc are smoothed by the capacitor 6 and applied to the stabilizing circuit 2.
In addition to stabilizing the output voltage Vout, saturation of the output transistor 23 can be prevented as described in the previous embodiment. Therefore, when an audio circuit is driven by such a power supply circuit, it is possible to suppress the deterioration of ripple rejection, that is, the generation of noise, etc., due to a drop in input voltage due to a high load when the power is reduced.
【0043】そして、このレギュレータ回路では、抵抗
44、45と抵抗25、抵抗46と抵抗26はそれぞれ
等しい抵抗値に設定されたことにより、温度変化や製造
工程のばらつきに対しても無関係に安定した出力を取り
出すことができる。In this regulator circuit, the resistors 44 and 45 and the resistor 25, and the resistor 46 and the resistor 26 are set to the same resistance value, respectively, so that the regulator circuit is stable regardless of temperature changes or variations in the manufacturing process. Output can be extracted.
【0044】なお、実施例では、電源電圧Vccのリッ
プルによる安定化回路2に入力される基準電圧Vref
の揺れを平滑するためのキャパシタ6を出力飽和防止回
路4の帰還回路47における抵抗46に並列に接続した
が、帰還回路47の何れの箇所でもよく、例えば、図4
に示すように、抵抗44、45の接続点と接地点との間
に接続してもよい。In the embodiment, the reference voltage Vref input to the stabilizing circuit 2 due to the ripple of the power supply voltage Vcc is
The capacitor 6 is connected in parallel to the resistor 46 in the feedback circuit 47 of the output saturation prevention circuit 4, but it may be connected anywhere in the feedback circuit 47, for example, in FIG.
As shown in FIG. 2, it may be connected between the connection point of the resistors 44 and 45 and the ground point.
【0045】[0045]
【発明の効果】以上説明したように、この発明によれば
、次の効果が得られる。
a.減電時の安定化回路に入力される基準電圧の揺れを
キャパシタによって平滑することにより、安定化回路の
出力回路の飽和を防止するために設定された入出力差電
圧内のリップルリジェクションの急激な悪化を防止でき
、減電時にも安定した出力を取り出すことができる。
b.減電時のリップルリジェクションが出力防止回路内
の抵抗とキャパシタによって決定されるため、小容量の
キャパシタを以てリップルリジェクションの悪化を防止
でき、製造コストの低減を図ることができる。[Effects of the Invention] As explained above, according to the present invention, the following effects can be obtained. a. By smoothing the fluctuation of the reference voltage input to the stabilization circuit during power reduction using a capacitor, the sudden ripple rejection within the input/output differential voltage is set to prevent saturation of the output circuit of the stabilization circuit. It is possible to prevent such deterioration, and it is possible to obtain stable output even when the power is reduced. b. Since ripple rejection during power reduction is determined by the resistor and capacitor in the output prevention circuit, it is possible to prevent deterioration of ripple rejection by using a small capacitor, and it is possible to reduce manufacturing costs.
【図1】この発明の電源回路の一実施例を示す回路図で
ある。FIG. 1 is a circuit diagram showing an embodiment of a power supply circuit of the present invention.
【図2】図1に示す電源回路の動作特性を示す図である
。FIG. 2 is a diagram showing operating characteristics of the power supply circuit shown in FIG. 1;
【図3】この発明の電源回路の具体的な回路構成例を示
す回路図である。FIG. 3 is a circuit diagram showing a specific example of the circuit configuration of the power supply circuit of the present invention.
【図4】この発明の電源回路の他の実施例を示す回路図
である。FIG. 4 is a circuit diagram showing another embodiment of the power supply circuit of the present invention.
【図5】この発明の前提となる電源回路を示す回路図で
ある。FIG. 5 is a circuit diagram showing a power supply circuit that is a premise of the present invention.
【図6】従来の電源回路における寄生トランジスタ効果
を示す回路図である。FIG. 6 is a circuit diagram showing parasitic transistor effects in a conventional power supply circuit.
【図7】図5に示す電源回路の動作特性を示す図である
。7 is a diagram showing operating characteristics of the power supply circuit shown in FIG. 5. FIG.
2 安定化回路 4 出力飽和防止回路 6 キャパシタ 21 差動増幅器(第1の増幅器) 22 第1の出力回路 24 帰還回路 41 差動増幅器(第2の増幅器) 42 第2の出力回路 44、45、46 抵抗 47 帰還回路 2 Stabilization circuit 4 Output saturation prevention circuit 6 Capacitor 21 Differential amplifier (first amplifier) 22 First output circuit 24 Feedback circuit 41 Differential amplifier (second amplifier) 42 Second output circuit 44, 45, 46 resistance 47 Feedback circuit
Claims (1)
出力を第1の出力回路を通して取り出すとともに前記第
1の増幅器の入力側に帰還させて前記基準電圧に応じた
安定化出力を取り出す安定化回路と、前記第1の増幅器
の前段側に設置されて前記基準電圧を受ける第2の増幅
器とともにその出力側に第2の出力回路を備え、前記基
準電圧を前記第2の増幅器及び第2の出力回路を通して
前記第1の増幅器に加え、かつ、減電時、前記第1の出
力回路の飽和前に前記第2の出力回路を飽和させて低下
させた前記基準電圧を前記第1の増幅器に入力し、前記
第1の出力回路の飽和を防止する出力飽和防止回路と、
を備えた電源回路であって、前記出力飽和防止回路の前
記第2の増幅器の帰還回路に付加された分圧用抵抗に前
記基準電圧の揺れを平滑するキャパシタを接続したこと
を特徴とする電源回路。1. A stabilizer that receives a reference voltage in a first amplifier, takes out its output through a first output circuit, and feeds it back to the input side of the first amplifier to take out a stabilized output according to the reference voltage. A second output circuit is provided on the output side of the second amplifier, which is installed on the front stage side of the first amplifier and receives the reference voltage, and a second output circuit is provided on the output side thereof, The reference voltage is applied to the first amplifier through the output circuit of an output saturation prevention circuit that prevents saturation of the first output circuit;
A power supply circuit comprising: a capacitor for smoothing fluctuations in the reference voltage is connected to a voltage dividing resistor added to a feedback circuit of the second amplifier of the output saturation prevention circuit. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12482891A JP3177521B2 (en) | 1991-04-26 | 1991-04-26 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12482891A JP3177521B2 (en) | 1991-04-26 | 1991-04-26 | Power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04328613A true JPH04328613A (en) | 1992-11-17 |
| JP3177521B2 JP3177521B2 (en) | 2001-06-18 |
Family
ID=14895109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12482891A Expired - Fee Related JP3177521B2 (en) | 1991-04-26 | 1991-04-26 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3177521B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975164B1 (en) | 1997-03-17 | 2005-12-13 | Oki Electric Industry Co., Ltd. | Method and device for generating constant voltage |
-
1991
- 1991-04-26 JP JP12482891A patent/JP3177521B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975164B1 (en) | 1997-03-17 | 2005-12-13 | Oki Electric Industry Co., Ltd. | Method and device for generating constant voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3177521B2 (en) | 2001-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327319A (en) | Active power supply ripple filter | |
| EP0691004B1 (en) | Circuit to reduce dropout voltage in low dropout voltage regulator | |
| KR20040030242A (en) | Voltage regulator | |
| JP3337079B2 (en) | Power circuit | |
| US4437023A (en) | Current mirror source circuitry | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| JPH07271461A (en) | Stabilized voltage generation control circuit | |
| EP0516848A1 (en) | Transistor saturation-preventing circuit | |
| US4283683A (en) | Audio bridge circuit | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP3177521B2 (en) | Power supply circuit | |
| JP2698702B2 (en) | Regulator transistor output transistor saturation prevention circuit | |
| JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
| EP0290277B1 (en) | A low noise integrated active load circuit | |
| JPH0447485B2 (en) | ||
| JPH05150847A (en) | Power circuit | |
| JP2793343B2 (en) | Bias circuit | |
| JPH05119856A (en) | Semiconductor constant voltage generator | |
| JPH0326435B2 (en) | ||
| JPH0326565B2 (en) | ||
| JPH0347525B2 (en) | ||
| JPH0614307B2 (en) | Voltage stabilization circuit | |
| JP3255226B2 (en) | Voltage controlled amplifier | |
| JP2623954B2 (en) | Variable gain amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |