JPH04328996A - 信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号処理装置に関する。

【０００２】

【従来の技術】画像信号処理回路、例えばビデオ・カメ
ラ（スチル・カメラを含む。）の撮像信号処理系、静止
画記録再生装置における再生系、コンポジット信号をコ
ンポーネント信号に変換する回路などでは、様々な遅延
時間の遅延信号が必要であり、それぞれに設計された長
さ（又は要素数）の遅延線が組み込まれている。

【０００３】

【発明が解決しようとする課題】こおにょうに、画像信
号処理の各信号処理系毎に種々の周波数で駆動される種
々の長さの遅延線が組み込まれており、例えば、カメラ
一体型映像記録再生装置や、スチル・ビデオ記録再生装
置などでは、これら多数の遅延線により、回路規模の小
型化及びコスト低減が妨げられていた。

【０００４】本発明は、このような不都合を解消し、多
くの信号処理系で使用できるようにした信号処理装置を
提示することを目的とする。

【０００５】

【課題を解決するための手段】本発明に係る信号処理装
置は、複数の所定信号処理に兼用する信号処理装置であ
って、当該複数の所定信号処理で必要な遅延量の公約数
に相当する遅延量の複数の遅延手段を具備し、当該複数
の所定信号処理のための信号接続手段を当該複数の遅延
手段間に接続したことを特徴とする。

【０００６】また第２の発明に係る信号処理装置は、ｋ
個の遅延量ｍのｎビット・ディジタル遅延手段と、当該
ｎビット・ディジタル遅延手段を選択的に直列接続状態
及び独立接続状態にする切換え手段とからなり、当該ｋ
個のｎビット・ディジタル遅延手段が、当該切換え手段
による直列接続状態では、ｎビット信号の遅延量ｋ×ｍ
の遅延手段として機能し、当該切換え手段による独立接
続状態では、ｎ×ｋビット信号の遅延量ｍの遅延手段と
して機能することを特徴とする。

【０００７】

【作用】上記手段により、例えば画像処理の場合、カメ
ラ信号処理、コンポジット信号から輝度／クロマ信号を
分離する処理、及びスチル・ビデオ再生処理などに必要
な遅延量の信号を得ることができ、遅延回路を共用化で
きる。共用化により、回路全体を小型化でき、コストも
低減できる。

【０００８】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【０００９】図１は、再生機能を具備するスチル・ビデ
オ・カメラに適用した本発明の一実施例の構成ブロック
図を示す。１０，１２は入力端子であり、入力端子１０
には、カメラ信号処理の場合にカメラ信号が入力し、コ
ンポジット信号から輝度信号及び色信号を分離する場合
にコンポジット信号が入力し、スチル・ビデオ再生処理
の場合に、ＦＭ復調された輝度信号が入力する。入力端
子１２には、スチル・ビデオ再生処理の場合に、ＦＭ復
調された線順次色差信号が入力する。

【００１０】１４，１６，１８，２０は、４ｆｓｃ（ｆ
ｓｃ＝３．５７９５４５ＭＨｚ）で駆動されるＦＩＦＯ
型のライン・メモリである。ライン・メモリ１４，１６
，１８，２０の長さ（要素数）は、それぞれ、９１０、
４５５、４５５及び２２７である。

【００１１】２２はドロップアウト補償用のスイッチ、
２４はフィールド信号からフレーム信号を形成するため
の補間スイッチ、２６は輝度信号のスキュー補償スイッ
チ、２８は記録再生切換えスイッチ、３０は色信号のス
キュー補償スイッチ、３２は一方のフィールド信号から
別のフィールド信号を形成するための加算回路である。

【００１２】３４は輝度信号処理回路、３６は色信号処
理回路であり、カメラ信号処理時に機能する。３８はコ
ンポジット信号からクロマ信号を分離するクロマ分離回
路、４０はクロマ分離回路３８による群遅延相当量の遅
延回路、４２は遅延回路４０の出力からクロマ分離回路
３８の出力を減算する減算回路であり、コンポジット信
号を輝度信号及びクロマ信号に分離する処理時に機能す
る。４４は線同時化された色差信号を直交変調してクロ
マ信号を出力するエンコーダであり、スチル・ビデオ再
生処理時に機能する。

【００１３】４６は得られた輝度信号の選択スイッチ、
４８は得られたクロマ信号の選択スイッチ、５０は輝度
信号の出力端子、５２はクロマ信号の出力端子である。

【００１４】ライン・メモリ１４，１６，１８，２０の
長さ及びその駆動周波数は、使用する撮像素子の水平画
素数に依存する。例えば、３８万画素の撮像素子に対し
ては駆動周波数は４ｆｓｃでよいが、例えば２５万画素
の撮像素子ではサンプリング周波数が７８０ｆＨ等であ
るので、このときには、ライン・メモリ１４，１８の長
さを変えてやればよい。ライン・メモリ１４，１６，１
８，２０の基本構成は、例えば図２に示すようになって
おり、適当な位置に複数のトランスファー・ゲート５４
，５６を設けて、遅延信号を取り出せばよい。

【００１５】次に、図１の動作を説明する。但し、スイ
ッチ２２がａ接点に接続するときには、スイッチ２２ａ
と表記し、ｂ接点に接続するときにはスイッチ２２ｂと
表記する。スイッチ２４，２６，２８，３０，４６，４
８についても同様とする。

【００１６】先ず、コンポジット信号から輝度信号とク
ロマ信号を得る処理の動作を説明する。このとき、スイ
ッチ２２はａ接点、スイッチ２４，２６，２８はｂ接点
に固定される。入力端子１０には４ｆｓｃでサンプリン
グされたコンポジット信号が入力する。このコンポジッ
ト信号がライン・メモリ１４により１Ｈ（水平期間）遅
延される。ライン・メモリ１４の出力はスイッチ２４ｂ
を介してライン・メモリ１６に印加され、ライン・メモ
リ１６の出力はスイッチ２６ｂ，２８ｂを介してライン
・メモリ１８に印加される。

【００１７】ライン・メモリ１４の出力により１Ｈ遅延
信号信号が得られ、ライン・メモリ１８の出力により２
Ｈ遅延した信号が得られる。これにより、現在の信号、
１Ｈ遅延した信号及び２Ｈ遅延した信号の３つの垂直タ
ップ信号Ｌ１，Ｌ２，Ｌ３が得られる。信号Ｌ１，Ｌ２
，Ｌ３のタイミング図を図３に示す。クロマ分離回路３
８は例えば図４に示すような回路構成になっており、コ
ンポジット信号からクロマ信号を分離する。即ち、３つ
の垂直タップ信号をＬ１，Ｌ２，Ｌ３としたとき、−（
１−４）Ｌ３＋（１／２）Ｌ２−（１／４）Ｌ１を求め
、（１−Ｚ−２）２／４のディジタル・バンドパス・フ
ィルタ処理をする。なお、Ｚ−１は４ｆｓｃの１サンプ
ル遅延である。これにより、クロマ信号を分離できる。

【００１８】コンポジット信号からクロマ信号を減算す
ることにより、輝度信号を分離できる。即ち、現在のコ
ンポジット信号は、遅延回路４０によりクロマ分離回路
３８の群遅延相当量遅延され、減算回路４２が遅延回路
４０の出力からクロマ分離回路３８の出力を減算する。 スイッチ４６，４８をｂ接点に接続することにより、分
離された輝度信号及びクロマ信号が、それぞれ出力端子
５０，５２に出力される。

【００１９】コンポジット信号から輝度信号とクロマ信
号を分離する回路としては、本実施例の回路例に限定さ
れない。例えば、ライン間の相関を利用する回路であっ
てもよい。

【００２０】次に、カメラ信号処理の場合の動作を説明
する。このとき、スイッチ２２はａ接点、スイッチ２４
，２６，２８はｂ接点に固定される。上述したように、
使用する撮像素子の水平画素数に応じてライン・メモリ
１４，１８の長さを調節する。入力端子１０には、撮像
素子の出力信号を相関２重サンプリングし、ガンマ補正
した信号が入力する。例えばＲＧＢストライプ・フィル
タを具備する撮像素子の場合には、Ｒ，Ｇ，Ｂの順次信
号が入力する。先の動作例と同様にして、Ｌ１，Ｌ２，
Ｌ３には、３つの垂直タップ信号が得られる。このタイ
ミング図を図５に示す。Ｒ，Ｇ，Ｂの順次信号は輝度信
号処理系から見ると、疑似輝度信号であり、これをＳＷ
−Ｙと呼ぶことにする。

【００２１】ＲＧＢ順次信号の場合の、輝度信号処理回
路３４及び色信号処理回路３６の具体例を図６に示す。 ７０，７２，７４はそれぞれ信号Ｌ１，Ｌ２，Ｌ３に係
数−１，２，−１を乗算する係数回路であり、係数回路
７０，７２，７４の出力を加算回路７６で加算して、垂
直高域成分を抽出する。コアリング回路７８により雑音
レベルをカットするコアリング（アナログ処理における
ベース・クリップ）を行ない、アンプ８０によりレベル
調整する。遅延回路８２は信号Ｌ２を位相調整し、加算
回路８４がアンプ８０の出力に遅延回路８２の出力を加
算する。加算回路８４の出力は、ＳＷ−Ｙ信号である。

【００２２】信号Ｌ２は単純なＲＧＢ順次信号であり、
色分離回路８６がＲ，Ｇ，Ｂの各信号に分離する。Ｒ，
Ｇ，Ｂの各信号は有限インパルス応答（ＦＩＲ）からな
るローパス・フィルタ（ＬＰＦ）８８，９０，９２によ
り帯域制限された後、色差マトリクス回路９４により色
差信号Ｒ−Ｙに変換され、ディジタル・エンコーダ９６
により直交変調される。例えばＮＴＳＣの場合であって
、各信号が４ｆｓｃでサンプリングされているときには
、Ｒ−Ｙ，Ｂ−Ｙ，−（Ｒ−Ｙ），−（Ｂ−Ｙ），・・
・というように切り換えればよい。また、変換回路９８
は、ＬＰＦ８８，９０，９２のＲ，Ｇ，Ｂの各信号を所
定重みで加算して低域輝度信号ＹＬを形成する。

【００２３】加算回路８４から出力されるＳＷ−Ｙ信号
は、正確な輝度信号ではなく、ある状況下では色がおか
しくなる。そこで、ＳＷ−Ｙ信号の低域成分を低域輝度
信号ＹＬで置き換える。即ち、減算回路１００により低
域輝度信号ＹＬからＳＷ−Ｙ信号を減算し、ＬＰＦ１０
２により高域成分を除去することにより、ＳＷ−Ｙ信号
の低域成分と低域輝度信号ＹＬとの差分を求める。遅延
回路１０４によりＳＷ−Ｙ信号を位相調整して、加算回
路１０６によりＬＰＦ１０２の出力を加算する。これに
より、ＳＷ−Ｙ信号の高域成分と、低域輝度信号ＹＬと
を併せ持った輝度信号が得られるスイッチ４６，４８を
ａ接点に接続することにより、撮影映像の輝度信号及び
クロマ信号が、それぞれ出力端子５０，５２に出力され
る。

【００２４】図６に示す回路処理は、ＲＧＢストライプ
・フィルタの撮像素子の出力信号に対してだけでなく、
純色モザイク・フィルタの撮像素子の出力信号に対して
も、基本的に有効である。

【００２５】次に、スチル・ビデオ再生処理の動作を説
明する。電子スチル・カメラに採用されるスチル・ビデ
オ記録方式では、色差信号は線順次信号としてスチル・
ビデオ・フロッピーにＦＭ変調記録されている。従って
、再生信号をＦＭ復調した信号からは線順次色差信号が
得られる。これが入力端子１２に入力し、入力端子１０
には同時に再生される輝度信号が入力する。なお、輝度
信号は４ｆｓｃでサンプリングされ、線順次色差信号は
２ｆｓｃでサンプリングされているものとする。ライン
・メモリ１４，１６，１８，２０の必要なビット総数は
最大になる。

【００２６】スイッチ２８はａ接点に固定されるが、そ
の他のスイッチ２２，２４，２６，３０は必要に応じて
切り換えられる。例えば、ドロップアウト補償スイッチ
２２は再生ＦＭ信号のエンベロープの振幅値が所定値以
下のときにｂ接点に切り換えられる。これにより、直前
ラインの信号で代替される。スキュー補償スイッチ２６
，３０はフィールド再生時に使用される。即ち、フィー
ルド信号が２６２．５Ｈであることから生ずる水平同期
信号の不連続性を補償するものであり、見掛け上、フィ
ールド信号の周期を２６２Ｈと２６３Ｈにする。一方の
フィールドの信号しか得られない場合には、補間スイッ
チ２４をフィールド毎に切り換えて、加算回路３２から
出力される補間信号を選択する。加算回路３２は隣接す
る水平ライン間の平均信号、即ち補間信号を出力してい
る。

【００２７】スイッチ２８の出力はスキュー補償された
線順次色差信号であり、ライン・メモリ１８により線同
時化されて、エンコーダ４４に印加される。エンコーダ
４４は、色差信号をクロマ信号に変換して出力する。

【００２８】スイッチ４６，４８をｃ接点に接続するこ
とにより、再生画像の輝度信号及びクロマ信号が、それ
ぞれ出力端子５０，５２に出力される。再生動作時のタ
イミング・チャートを図７に示す。

【００２９】図８は、ＮＴＳＣ／ＰＡＬ方式共用のビデ
オ・テープ・レコーダ又はビデオ・カセット・レコ−ダ
に適用した本発明の第２実施例の構成ブロック図を示す
。一般に、純色フィルタを具備する撮像素子の出力処理
系では、Ａ／Ｄ変換の前段でガンマ圧縮することができ
るので、Ａ／Ｄ変換及びその後のディジタル処理系は８
ビットで充分である。ガンマ圧縮後のＲＧＢ信号から形
成されるコンポジット信号やコンポーネント信号も、同
様に８ビットでよい。他方、補色フィルタの具備する撮
像素子の信号処理系では、Ａ／Ｄ変換前にガンマ圧縮す
ることができないので、Ａ／Ｄ変換及びその後のディジ
タル処理系は１０ビット以上のダイナミック・レンジを
必要とする。図８は、このように深さの違うディジタル
信号に対応できるようにした実施例を示す。

【００３０】図８に示す実施例は、コンポジット信号か
らの輝度／クロマ分離、再生信号のドロップアウト補償
、及びカメラ信号処理の各回路を一体化してある。ＮＴ
ＳＣ方式とＰＡＬ方式の両方に対応できるように、信号
処理の基準周波数を、それぞれサブキャリアの概ね４倍
に設定した。即ち、ｆＨを水平周波数とすると、ライン
・メモリの駆動周波数は、ＮＴＳＣ方式で９１０ｆＨ、
ＰＡＬ方式で１，１３５ｆＨである。

【００３１】図８において、２００，２０２は入力端子
であり、入力端子２００には、カメラ信号処理の場合に
カメラ信号が入力し、コンポジット信号から輝度信号及
び色信号を分離する場合にコンポジット信号が入力し、
ドロップアウト補償の場合に、輝度信号が入力する。入
力端子２０２には、ドロップアウト補償の場合に、点順
次色差信号が入力する。

【００３２】２０４，２０６は長さ９０８で８ビットの
ライン・メモリである。２０８，２１０，２１２，２１
４は長さ２２７で２ビットのライン・メモリであり、ス
イッチ２１６，２１８，２２０，２２２により直列又は
並列接続を選択できるようになっている。２２４，２２
６，２２８，２３０は長さ２２７で２ビットのライン・
メモリであり、スイッチ２３２，２３４，２３６，２３
８により直列又は並列接続を選択できるようになってい
る。２４０，２４２は長さ２で８ビットのライン・メモ
リ、２４４，２４６は長さ２で２ビットのライン・メモ
リである。

【００３３】２４８，２５０はドロップアウト補償用の
スイッチ、２５２はカメラ信号処理及びコンポジット信
号の輝度／クロマ分離処理時にａ接点に接続し、ドロッ
プアウト補償時にｂ接点に接続するスイッチである。２
５４，２５６はＰＡＬ方式の処理時にａ接点に接続し、
ＮＴＳＣ方式の処理時にｂ接点に接続する１０ビットの
ＮＴＳＣ／ＰＡＬ切換えスイッチであり、ａ接点の下位
８ビットにライン・メモリ２０８〜２１４，２２４〜２
３０からの８ビット信号が接続し、上位２ビットには”
０”が接続している。

【００３４】２５８は輝度信号処理回路、２６０は色信
号処理回路、２６２はコンポジット信号からクロマ信号
を分離するクロマ分離回路、２６４はクロマ分離回路２
６２による群遅延相当量の遅延回路、２６６は遅延回路
２６４の出力からクロマ分離回路２６２の出力を減算す
る減算回路、２６８は点順次色差信号からクロマ信号を
形成するエンコーダである。これらは、基本的に図１の
回路３４〜４４と同様の回路である。

【００３５】２７０は得られた輝度信号の選択スイッチ
、２７２は得られたクロマ信号の選択スイッチ、２７４
は輝度信号の出力端子、２７６はクロマ信号の出力端子
である。

【００３６】先ず、ＮＴＳＣ方式でコンポジット信号か
ら輝度／クロマ信号に分離する場合の動作を説明する。 図９は、そのタイミング・チャートを示す。このとき、
ライン・メモリ２０４，２０６，２０８〜２１４，２２
４〜２３０，２４０〜２４６は９１０ｆＨで駆動される
。スイッチ２４８はｂ接点、スイッチ２１６〜２２２は
ｂ接点、スイッチ２５２はａ接点、スイッチ２５０，２
３２〜２３８，２５４，２５６はｂ接点に固定される。 スイッチ２１６〜２２２がｂ接点に固定されることによ
り、ライン・メモリ２０８〜２１４は全体として、長さ
９０８（＝２２７×４）で２ビットの遅延素子として機
能する。同様に、ライン・メモリ２２４〜２３０も全体
として、長さ９０８（＝２２７×４）で２ビットの遅延
素子として機能する。

【００３７】入力端子２００に入力する１０ビットのコ
ンポジット信号は、上位２ビットがスイッチ２４８ｂ，
２１６ｂを介してライン・メモリ２０８に、下位８ビッ
トがスイッチ２４８ｂを介してライン・メモリ２０４に
印加され、それぞれライン・メモリ２０８〜２１４，２
０４により９０８サンプル分遅延される。ライン・メモ
リ２０４，２１４の出力は更に、それぞれライン・メモ
リ２４０，２４４により２サンプル分遅延され、スイッ
チ２５４のｂ接点の前段で１０ビットに戻される。スイ
ッチ２５４の出力は、１Ｈ遅延信号としてクロマ分離回
路２６４に印加されると共に、スイッチ２５２ａ，２５
０ｂを介して、上位２ビットがスイッチ２３２ｂを介し
てライン・メモリ２２４に、下位８ビットがライン・メ
モリ２０６に印加される。

【００３８】ライン・メモリ２０６，２２４〜２３０，
２４２，２４６及びスイッチ２３２〜２３８，２５６に
より、スイッチ２５６の出力側では、スイッチ２５４の
出力を更に１Ｈ遅延した信号が得られ、これもクロマ分
離回路２６２に印加される。

【００３９】クロマ分離回路２６２は上述の１Ｈ及び２
Ｈ遅延した信号と、入力端子２００からの現在の信号と
から、図１の場合と同様にクロマ信号を分離する。そし
て、遅延回路２６４及び減算回路２６６により、輝度信
号が分離される。スイッチ２７０，２７２をａ接点に接
続することにより、分離された輝度信号及びクロマ信号
が、それぞれ出力端子２７４，２７６に出力される。

【００４０】次に、ＰＡＬ方式でコンポジット信号から
輝度／クロマ信号に分離する場合の動作を説明する。図
１０は、そのタイミング・チャートを示す。このとき、
ライン・メモリ２０４，２０６，２０８〜２１４，２２
４〜２３０，２４０〜２４６は１，１３５ｆＨで駆動さ
れる。スイッチ２４８はｂ接点、スイッチ２１６〜２２
２，２５２はａ接点、スイッチ２５０，２３２〜２３８
はｂ接点、スイッチ２５４，２５６はａ接点に固定され
る。スイッチ２１６〜２２２がａ接点に固定されること
により、ライン・メモリ２０８〜２１４は８ビット信号
をその深さ方向並列になり、長さ２２７の８ビット遅延
素子として機能する。同様に、ライン・メモリ２２４〜
２３０も、長さ２２７の８ビット遅延素子として機能す
る。

【００４１】入力端子２００に入力する８ビットのコン
ポジット信号は、スイッチ２４８ｂ介してライン・メモ
リ２０８に印加され、９０８サンプルだけ遅延され、更
に、ライン・メモリ２０８〜２２４により２２７サンプ
ル遅延される。合計１Ｈ（＝１，１３５サンプル）だけ
遅延される。ライン・メモリ２０８〜２２４の８ビット
出力は、スイッチ２５４ａを介して１Ｈ遅延信号として
クロマ分離回路２６４に印加されると共に、スイッチ２
５２ａ，２５０ｂを介してライン・メモリ２０６に印加
される。

【００４２】ライン・メモリ２０６，２２４〜２３０，
２４２，２４６及びスイッチ２３２〜２３８，２５６に
より、スイッチ２５６の出力側では、スイッチ２５４の
出力を更に１Ｈ遅延した信号が得られ、これもクロマ分
離回路２６２に印加される。

【００４３】クロマ分離回路２６２は上述の１Ｈ及び２
Ｈ遅延した信号と、入力端子２００からの現在の信号と
から、図１の場合と同様にクロマ信号を分離する。そし
て、遅延回路２６４及び減算回路２６６により、輝度信
号が分離される。スイッチ２７０，２７２をａ接点に接
続することにより、分離された輝度信号及びクロマ信号
が、それぞれ出力端子２７４，２７６に出力される。

【００４４】次に、カメラ信号処理の場合を説明する。 この場合、ＮＴＳＣ及びＰＡＬ共に、図９に関して説明
した場合と同様に動作させる。これは、カメラ信号処理
ではダイナミック・レンジを広くとることが必要である
ことと、ＮＴＳＣ及びＰＡＬのどちらであっても、使用
する撮像素子により処理周波数と水平画素数が決定され
るからである。

【００４５】撮像素子の出力をガンマ補正した１０ビッ
ト画像信号が入力端子２００に入力する。ＮＴＳＣ方式
でコンポジット信号を輝度／クロマ信号に分離する場合
と同様にして、１Ｈ遅延信号及び２Ｈ遅延信号が得られ
、これらと現在の信号とから、輝度信号処理回路２５８
が輝度信号を、色信号処理回路２６０がクロマ信号を出
力する。スイッチ２７０，２７２をｂ接点に接続するこ
とにより、撮影映像の輝度信号及びクロマ信号が、それ
ぞれ出力端子２７４，２７６に出力される。

【００４６】次に、コンポーネント信号のドロップアウ
ト補償の際の動作を説明する。図１１はＮＴＳＣの場合
のタイミング・チャートを示し、図１２はＰＡＬの場合
をタイミング・チャートを示す。

【００４７】ＮＴＳＣ方式の場合は、ライン・メモリ２
０４，２０６，２０８〜２１４，２２４〜２３０，２４
０〜２４６は９１０ｆＨで駆動される。スイッチ２１６
〜２２２，２５２，２３２〜２３８，２５４，２５６は
ｂ接点に固定される。スイッチ２４８，２５０は通常は
ｂ接点に接続するが、ドロップアウト検出時にはその検
出信号ＤＯＣによりａ接点に切り換えられる。

【００４８】スイッチ２１６〜２２２がｂ接点に固定さ
れることにより、ライン・メモリ２０８〜２１４は全体
として、長さ９０８（＝２２７×４）の２ビット遅延素
子として機能する。同様に、ライン・メモリ２２４〜２
３０も全体として、長さ９０８（＝２２７×４）の２ビ
ット遅延素子として機能する。

【００４９】入力端子２００に入力する１０ビットの輝
度信号は、コンポジット信号を輝度／クロマ信号に分離
する場合（図９）と同様に、ライン・メモリ２０４，２
０８〜２１４，２４０，２４４により１Ｈ遅延され、ス
イッチ２５４ｂを介してスイッチ２４８のａ接点及びス
イッチ２７０のｃ接点に印加されている。

【００５０】また、入力端子２０２には、サブキャリア
に同期した周波数４ｆｓｃのサンプリング・パルスでデ
ィジタル化された１０ビットの点順次色差信号が入力す
る。この点順次色差信号は、スイッチ２５２ｂ，２５０
ｂを介して、上位２ビットがスイッチ２３２ｂを介して
ライン・メモリ２２４に、下位８ビットがライン・メモ
リ２０６に印加され、同様に１Ｈ遅延されたスイッチ２
５６ｂを介してスイッチ２５０のａ接点及びエンコーダ
２６８に印加されている。エンコーダ２６８は点順次色
差信号をクロマ信号に変換してスイッチ２７２のｃ接点
に供給する。

【００５１】ドロップアウト検出時には、スイッチ２４
８，２５０がａ接点に切り換えられる。これにより１Ｈ
前の信号で代替され、ドロップアウト補償される。スイ
ッチ２７０，２７２をｃ接点に接続することにより、ド
ロップアウト補償された輝度信号及びクロマ信号が、そ
れぞれ出力端子２７４，２７６に出力される。

【００５２】ＰＡＬ方式でコンポーネント信号をドロッ
プアト補償する場合、ライン・メモリ２０４，２０６，
２０８〜２１４，２２４〜２３０，２４０〜２４６は１
，１３５ｆＨで駆動され、スイッチ２１６〜２２２，２
５２，２３２〜２３８，２５４，２５６はａ接点に固定
される。

【００５３】スイッチ２１６〜２２２がａ接点に固定さ
れることにより、ライン・メモリ２０８〜２１４は並列
に、長さ２２７の８ビット遅延素子として機能する。同
様に、ライン・メモリ２２４〜２３０も並列に、長さ２
２７の８ビット遅延素子として機能する。

【００５４】入力端子２００に入力する１０ビットの輝
度信号は、コンポジット信号を輝度／クロマ信号に分離
する場合（図１０）と同様に、ライン・メモリ２０４，
２０８〜２１４により１Ｈ遅延され、スイッチ２５４ａ
を介してスイッチ２４８のａ接点及びスイッチ２７０の
ｃ接点に印加されている。

【００５５】また、入力端子２０２に入力する点順次色
差信号は、ライン・メモリ２０６，２２４〜２３０によ
り１Ｈ遅延され、スイッチ２５６ｂを介してスイッチ２
５０のａ接点及びエンコーダ２６８に印加されている。 エンコーダ２６８は点順次色差信号をクロマ信号に変換
してスイッチ２７２のｃ接点に供給する。

【００５６】ドロップアウト検出時には、スイッチ２４
８，２５０がａ接点に切り換えられる。これにより１Ｈ
前の信号で代替され、ドロップアウト補償される。スイ
ッチ２７０，２７２をｃ接点に接続することにより、ド
ロップアウト補償された輝度信号及びクロマ信号が、そ
れぞれ出力端子２７４，２７６に出力される。

【００５７】上記実施例では、ライン長の遅延線により
ライン単位の処理を行なっているが、本発明はこれに限
らず、フィールド単位やフレーム単位で行なう処理にも
適用できることは明らかである。

【００５８】

【発明の効果】以上の説明から理解できるように、本発
明によれば、それぞれの処理系で個別に設計及び利用さ
れた遅延手段を共用化できる。従って大幅にコストを低
減でき、回路を小型化できる。ＩＣ化を考えた場合、チ
ップ面積を多く必要とする遅延線を集約できるので、電
子スチル・カメラやカメラ一体型ビデオ・テープ・レコ
ーダの小型化に寄与できる。

【図面の簡単な説明】

【図１】　　本発明の一実施例の構成ブロック図である
。

【図２】　　ライン・メモリの構成例である。

【図３】　　図１でコンポジット信号から輝度信号／ク
ロマ信号を分離する場合のタイミング・チャートである
。

【図４】　　クロマ分離回路３８の回路例である。

【図５】　　カメラ信号処理の場合の図１のタイミング
・チャートである。

【図６】　　輝度信号処理回路３４及び色信号処理回路
３６の回路例である。

【図７】　　スチル・ビデオ再生処理の場合の図１のタ
イミング・チャートである。

【図８】　　ＮＴＳＣ／ＰＡＫ兼用の本発明の第２の実
施例の構成ブロック図である。

【図９】　　ＮＴＳＣ方式でコンポジット信号から輝度
信号／クロマ信号を分離する場合、おぴょびカメラ信号
処理の場合の図８のタイミング・チャートである。

【図１０】　　ＰＡＬ方式でコンポジット信号から輝度
信号／クロマ信号を分離する場合の図８のタイミング・
チャートである。

【図１１】　　ＮＴＳＣ方式のコンポーネント信号をド
ロップアウト補償する場合の図８のタイミング・チャー
トである。

【図１２】　　ＰＡＬ方式のコンポーネント信号をドロ
ップアウト補償する場合の図８のタイミング・チャート
である。

【符号の説明】

１０，１２：入力端子　　１４，１６，１８，２０：ラ
イン・メモリ　　２２：ドロップアウト補償用スイッチ
　　２４：補間スイッチ　　２６：輝度信号スキュー補
償スイッチ　　２８：記録再生切換えスイッチ　　３０
：色信号スキュー補償スイッチ３２：加算回路　　３４
：輝度信号処理回路　　３６：色信号処理回路　　３８
：クロマ分離回路　　４０：遅延回路　　４２：減算回
路　　４４：エンコーダ　　４６，４８：選択スイッチ
　　５０：輝度信号出力端子　　５２：クロマ信号出力
端子　　５４，５６：トランスファー・ゲート　　７０
，７２，７４：係数回路　　７６：加算回路７８：コア
リング回路　　８０：アンプ　　８２：遅延回路　　８
４：加算回路８６：色分離回路　　８８，９０，９２：
ローパス・フィルタ　　９４：色差マトリクス回路　　
９６：ディジタル・エンコーダ　　９８：変換回路　　
１００：減算回路１０２：ＬＰＦ　　１０４：遅延回路
　　１０６：加算回路　　２００，２０２：入力端子　
　２０４，２０６，２０８，２１０，２１２，２１４：
ライン・メモリ２１６，２１８，２２０，２２２：スイ
ッチ　　２２４，２２６，２２８，２３０：ライン・メ
モリ　　２３２，２３４，２３６，２３８：スイッチ　
　２４０，２４２，２４４，２４６：ライン・メモリ　
　２４８，２５０：ドロップアウト補償用スイッチ　　
２５２：スイッチ　　２５４，２５６：ＮＴＳＣ／ＰＡ
Ｌ切換えスイッチ　　２５８：輝度信号処理回路　　２
６０：色信号処理回路　　２６２：クロマ分離回路　　
２６４：遅延回路　　２６６：減算回路　　２６８：エ
ンコーダ　　２７０，２７２：選択スイッチ　　２７４
：輝度信号出力端子　　２７６：クロマ信号出力端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　複数の所定信号処理に兼用する信号処
   理装置であって、当該複数の所定信号処理で必要な遅延
   量の公約数に相当する遅延量の複数の遅延手段を具備し
   、当該複数の所定信号処理のための信号接続手段を当該
   複数の遅延手段間に接続したことを特徴とする信号処理
   装置。
2. 【請求項２】　　ｋ個の遅延量ｍのｎビット・ディジタ
   ル遅延手段と、当該ｎビット・ディジタル遅延手段を選
   択的に直列接続状態及び独立接続状態にする切換え手段
   とからなり、当該ｋ個のｎビット・ディジタル遅延手段
   が、当該切換え手段による直列接続状態では、ｎビット
   信号の遅延量ｋ×ｍの遅延手段として機能し、当該切換
   え手段による独立接続状態では、ｎ×ｋビット信号の遅
   延量ｍの遅延手段として機能することを特徴とする信号
   処理装置。