JPH0432941A - プロセスコントロールシステムにおける冗長プロセツサのデータベースの更新を制御する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、１次データベースとプロセスコントロール
システム内の１つの冗長プロセッサの１つのデータベー
スの２次イメージとの間の一貫性を維持する方法、詳述
すれば、１次データベースへの変更を追跡し、２次デー
タベースへの変更を行い、変更した所定のエリヤだけ更
新し、それによって更新機能の実行効率を上げる方法に
関するものである。

１９７９年２月２日Ｊ、Ａ、Ｈｏｇａｎに交付された米
ｒｉ１％許第４．１３３．０２７号および１９７９年２
月２０日Ｙ、Ｋｓ１１ｅｓに交付された米国特許第４．
１４１．０６６号に記載のバックアッププロセスコント
ローラの有するプロセスコントロールシステムには、専
用のランダムアクセスメモリ（ＲＡＭ）および専用読出
し専用記憶素子（ＲＯＭ）を含んでいる。バックアップ
コントローラは本質的には使用されていないか、または
バックグラウンドタスクを果すことができるが、そのタ
スクは直接プロセスコントロール機能に関連しているも
のではない。１次プロセスコントローラのどれかが故障
した場合、それを検知した後すぐに故障したコントロー
ラのＲＡＭに記憶されているデータは、１次コントロー
ラを作動させるためにバックアップコントローラのＲＡ
Ｍに転送しなければならない。これらのシステムは１対
Ｎ冗長方式を示す。

この発明には、１対１冗長方式における１つの方法が提
供されておシ、それによって２次装置（すなわち、２次
またはバックアップコントローラ）のデータベースが定
期的に更新され、更新プロセスが１次（基本）機能に透
過的であシ、ＣＰＵまたはプロセッサの実行をさせなく
する（を九はペナルティ化する）ことをさせず、また使
用時間を最小限におさえる。この発明の方法は変更した
情報だけを更新し、ＣＰＵまたはマイクロプロセッサを
よシ効果的に使用でき、ま九リアルタイムペースで更新
プロセスをよシ頻繁に実行でき、またコントロールタイ
ナξツクスが７エイルオーバー（ｆａｉ−１ｏｖｅｒ）
に影響されないように大量のデータを追跡することを実
践的にする。このようにして、フェイルオーバー状態が
起こった場合、故障した１次コントローラに代って２次
コントローラを作動させるのにかかる時間が実質的に短
縮されるばかシでなく、制御下にあるプロセスに与える
衝撃をよシ少なくする。

従って、この発明には、プロセスコントロールシステム
の冗長コントローラ内のデータベースのメンテナンス（
すなわち更新）を制御する方法がａ供されている。プロ
セスコントロールシステムには、第１および第２コント
ローラ、すなわち前者社１次コントローラとしてのコン
トローラで、後者は２次コントローラとしてのコントロ
ーラを有スるプロセスコントローラが含まれている。各
コントローラにはデータベースのイメージがあシ、１次
コントローラはデータベースに基づいて作動し、更新し
、また２次コントローラはデータベースの等価イメージ
を保持する。１次コンドローラバ、フロセスコントロー
ルシステムの定義済制御機能を実行する。それにＬ１定
定義側御機能を実行した後の１次コントローラと関連の
あるデータベースの更新も含まれている。１次コントロ
ーラと関連あるデータベースを更新するこの発明の方法
は、この制御機能を実行する手段から構成されている。

それによる変更が２次コン）　ｅｌ−１と関連あるデー
タベースを更新するのに利用される。

データベースの更新と同時に、１次データベースに記憶
されているあらかじめ定めである情報が収集される。制
御機能の実行完了後、あらかじめ定めである情報が２次
コントローラに転送され、２次コントローラのデータベ
ースが更新される。

従って、この発明の目的は、プロセスコン）。

−ルシステムの冗長コントローラのデータベースを保持
する方法を提供することにある。

この発明の別の目的は、あらかじめ定めである変更だけ
を更新する冗長コントローラのデータベースを保持する
方法を提供することにある。

この発明のさらに目的とするところは、ＣＰＵ　ｔたけ
マイクロプロセッサに重大な衝撃を与えず、プロセスコ
ントロールシステムの冗長コントローラのデータベース
を保持する方法を提供することにある。

この発明のこれらの目的および他の目的は、以下の説明
および添付図によれば更に明らかになるであろう。それ
らの中の同一文字は同一部品を示しておシ、また図面は
、この出願の一部である。

図１について説明する。それは、この発明の方法を使用
している冗長コントローラを有するプロセスコントロー
ルシステム１０のブロックダイアグラムを示しておシ、
更に具体的にいうと、冗長プロセスコントローラ２０の
機能ブロックダイアグラムを示しておシ、そのコントロ
ーラには、１次コントローラ３０および２次コントロー
ラ４゜が含まれている。彼達してあシ、またコントロー
ラは１次コントローラ３０および２次コントローラ４０
というように識別しであるが、そのコントローラは、冗
長性については双方向性で、冗長な（または２次的と言
われることもある）コントローラのどちらかが１次的ま
たは２次的なものとして十分に作動できることを意味し
ている。１次的および２次的と本書中識別しである符号
は、厳密に識別および説明の目的で実施されている。

プロセスコントロールシステム１０には、プラントコン
トロールネットワーク１１が含まれておシ、複数のプロ
セスコントローラをデータハイウェイ１２に取付は可能
にしているデータハイウェイ１２がここに接続されてい
る。１次コントローラ３０には１次プロセッサ３１．１
次メモリ３２および１次追跡装［３３がある。２次コン
トローラ４０には２次プロセッサ４１．２次メモリ４２
および２次追跡装置４３がある。１次プロセッサ３１お
よび２次プロセッサ４１は、それぞれデータハイウェイ
１２に接続されている。１次プロセッサ３１は、１次メ
モリ３２およびその１次追跡装置３３に接続されている
。２次プロセッサ４１はその２次メモリ４２およびその
２次追跡装置４３に接続されている。アナログインプラ
）　（Ａ／Ｉ）、アナログアウトプット（Ａ１０）、デ
ィジタルインプット（Ｄ／Ｉ）およびディジタルアウト
プット（Ｄｌｏ）を含む様々なインプットおよびアウト
プットがプロセスコントローラ２０に接続されている。

またどれらのインプットおよびアウトプットは現在の情
報または状況を表示したシ、プロセスコントロールシス
テムのプロセスを制御するのに使用される種々な弁、圧
力スイッチ、圧力計、熱電対などにも接続されている。

プラントコントロールネットワーク１１は、１９８６年
８月１９日、Ｒ，Ａ、Ｈａｎｚｅｌに発行した米国特許
第４．６０７．２５６号に述べであるタイプのものにで
きるし、またこの出願と同じ譲受人に譲渡することもで
きる。ここに示されていないけれども、種々のアナログ
およびディジタルのインプットおよびアウトプットが１
次プロセッサ３１および２次プロセッサ４１に適切なイ
ンターフェイス装置を介して接続されることも周知のこ
とである。

プロセスコントローラ２Ｇ内で、コントローラ３０．４
０のどちらのコントローラを１次とするか、２次とする
かの決定は、プラントコントロールネットワーク１１か
らのダウンロードコントロ−ルパーソナリティ（すなわ
ち動作ソフトウェアおよびデータベース情報）によって
なされる。その時、コントローラ３０．４０のうちロー
ディングされた最初のコントローラが１次コントローラ
となり、もう一方は２次コントローラの役割を果たすこ
とになる。説明および例のために図１で示しであるプロ
セスコントローラ２０のうちのコントローラ３０．４０
はすでにコントローラ３０が１次コントローラとして、
またコントローラ４０が２次コントローラとして識別し
であるが、１次コントローラがコントローラ４０となシ
、２次コントローラがコントローラ３０となることも周
知のことである。このようにしてコントローラ３０゜４
０の基本的／２次次的側を設定しであるので、１次コン
トローラ３０は制御処理アルゴリズム（算法）１に実行
するが、それには、弁、圧力計などからの入力データの
読込み、あらかじめ定めである計算実行および結果の出
力が含まれてｈる。データは、また基本メモリ３２で記
憶される。追跡メモリ（ま九は追跡ＲＡＭ）と指定され
る１次メモリ３２のエリヤがある。このエリャナなわち
追跡ＲＡＭへの書込みは１次追跡装置３３によシシャド
ウがつけられる。１次追跡装置３３はパケットとして示
される設定したフォーマットで内部にある記憶装置（示
されていない）に追跡ＲＡＭ　ｉ書込むと同時にあらか
じめ足めであるデータを記憶する。

所定の時間のその処理機能の完了後、１次プロセッサ３
１は１次追跡装置３３に制御信号を送って、１次追跡装
置３３内に記憶したデータを２次追跡装置４３に転送し
始める。ヘッド情報、バイトカウント、データの種類な
どの制御情報も１次プロセッサ３１によシ確実に転送さ
れる。それから２次プロセッサ４１が２次追跡装置４３
に記憶されているデータを取出して、２次追跡装置４３
に記憶されている情報パケットから必要な情報を作成す
る。２次プロセッサ４１はこのパケットを受入れ、完全
性テストを実行し、テスト結果を１次プロセッサ３１に
伝達し、データ値を引き出し、それから２次メモリ４２
の情報パケット内で識別したアドレスのデータ値を記憶
するアドレスを計算する。この方法で２次メモリを更新
することによって、１次プロセッサ３１の実行ペナルテ
ィは大幅に少なくなシ、１次プロセッサ３１の制御処理
容量（ここでは帯域幅と称することもある）が増大する
。この方法の別の利点はコントロールデータすべてが自
動追跡され、制御がより確かなものにな、６、ｔたソフ
トウェアのエラーが大幅に減少する。好ましい実施態様
におけるプロセッサ３１゜４１に使用されているＣＰＵ
は、タイプＭｏｔｏｒｏｌａ６８０００である。

図２について説明する。それは、１次プロセッサ３１に
よシ使用される時間の配分を示している。

この発明の好ましい実施態様においては、サイクルは、
１秒間という時間の長さと定義し、８つのサブサイクル
に分けである。サブサイクル毎に、プロセッサはあらか
じめ定めであるアルゴリズム（図２ではポイント処理と
称する）を実行する。

ポイント処理に必要な時間は、サブサイクルの時間よシ
も少ない。ポイント処理を開始する前に基本プロセッサ
３１は、追跡データを２次コントローラ４Ｄに転送（図
ではＤＢＡデータ転送と示しである）し始める。このタ
イムフレームダイアグラムから、２次コントローラ４０
のデータベースに含まれているデータは１次コントロー
ラ３０のデータベースに含まれているデータの後の１つ
の手段（すなわちサブサイクル）であることがすぐにわ
かる。従って、１次コントローラがサブサイクルｎの制
御操作（すなわちポイント処理）を実行している間、２
次コントローラは、サブサイクルＮ−１での変化につれ
てそのデータベースを更新する。（１次メモリへの各書
込みが２次メモリに書き込まれることになるシステムで
は、１次コントローラと２次コントローラは同一のデー
タベースを保持する。しかし、エラー、すなわち部分的
バイトの伝送中故障が生じた場合には、１次コントロー
ラと２次コントローラの両方とも部分的バイトデータ、
すなわち同一の不完全データを持つことになる。）この
発明においては、前述し九通シ、２次データベースは完
全データを持つことになるが、１次コントローラよシも
後の１つの手段である。他の機能は、サブサイクルの時
間内に実行できる。好ましい実施態様においては、ネッ
トワークの他のノードからの外部データ記憶も実行され
るが、それはこの発明の一部とならないのでここでは説
明しない。

＠３について説明する。それは、１次メモリ３２の部分
的メモリマツプを示している。弁、圧力計などから読込
まれる通シのＩｌｏの実際値を含んでいるスキャンデー
タが含まれている。セクションがマークされている構成
データには、どのオプションが選択されているか、ポイ
ントがどのように構成されているか、どのようなアルゴ
リズムが作動しているかなどが示しである情報が含まれ
ている。バックアップするプロセスデータを示している
セクションには、アルゴリズムの結果が含まれている。

またセットされている種々のタイマーセットされている
種々のアラーム装置などの種々の機能の働きを示してい
る情報も含まれている。

メモリマークＤＢＡデータのエリヤは、「追跡メモリ」
と呼ばれる１次メモリ３２（すなわちＲＡＭ　）のエリ
ヤである。１次メモリ３２のこのエリヤへの書込みが、
１次追跡装置３３によって収集（すなわちシャドク化ま
たはキャプチャー化（収集）と称する）される。１次追
跡装置３３によって収集されたデータは、定義済パケッ
トでフォーマットされる。

図４について説明する。それは、この発明の好ましい実
施態様における１次追跡装置３３によって作られたパケ
ットのフォーマットを示している。

上部および下部データストローブ値は、最下位の７ドレ
スビツト値を示しておシ、また最上位の５つのアドレス
ビットが追跡メモリのレイアウトによ）仮定できる（す
なわち暗黙に知られている）０追跡メモリパケツトが、
追跡メモリへの書込み（バイトま九はワード）毎に作ら
れるがメモリの追跡が要求されている場合にのみである
。１次追跡装置３３０重要な特徴は、上述し九過シ、本
質的に追跡メモリへの書込み時実行ペナルティがないこ
とである。

追跡データパケットが１次追跡操作ｓ３のメモリ記憶装
置（示されていない）に記憶される０３つのワードパケ
ットは、連続してでなくてコラムフォーマットに記憶さ
れる。１次追跡装置は、１次追跡装置３３のカウンター
（示されていない）に基づいてパケットを記憶される。

そのカウンターはパケットが記憶される時はいつでも１
つずつ増やされる。このカウンターは、転送するデータ
量を確認するために１次プロセッサ３１によって読込み
可能である。１次追跡装置３３Ｆｉ、「２次データベー
スを更新するために所定のデータを追跡する装置」とい
う名称の同時係属出願第号に詳しく述べられている。な
お、この出ｊＩｉは、この発明の出願と同時に提出され
たもので、この発明と同一の瞼受入に醸渡されたもので
ある。

図５について説明する。それは、この発明の方法を笑施
化している１次コントローラ３０と２次コントローラ４
０の両方のソフトウェアの７０−ダイアグラムを示して
いる。そのソフトウェアの作動開始彼すぐに、各プロセ
ッサは必要な初期化を実行するが、それには診断テスト
、自己試験、種々のバッファおよびメモリ位置のゼロ化
・・・など（ブロック１００　）を含めることができる
。各プロセッサは、プロセッサが１次プロセッサかまた
は２次プロセッサとして作動しているかどうか決定する
。この決定は、コントローラのパーソナリティイメージ
がダウンロードされている時になされる。その決定は１
次コントローラ（ブロック１ｏ５）が存在しているかど
うかに基づく。プロセッサが１次プロセッサとして作動
するかどうかを決定する場合には、このコントローラは
基本の正規機能（ブロック１１０）の一部として２次コ
ントローラが操作可能なようにローテイングされている
かどうかを定期的にテストする。２次コントローラが検
知されると、全データベースが２次プロセッサ（フロッ
ク１１５）に転送され、１次プロセッサ３１がコントロ
ール動作（ブロック１２０）を実行し始める。実行制御
機能に杜、全制御機能、すなわち制御に関連あるすべて
のものが含まれている。これにはインプットの入手、ア
ウトプット機能の実行、ポイント処理の実行、データハ
イウェイ１２からの変更の処理、データノ・イタエイ１
２ｔ−介したプラントコントロールネットワーク１１に
対する必要な、あらかじめ定めである情報の出力、内１
１１Ｏｆ−タベースの更新等が含まれている。実行制御
機能が、上記図２によって説明したポイント処理として
表示され九すブサイクル中実行される。

実行制御機能を終了した後、データベースの変更が２次
コントローラに転送される。変更データがあらかじめ定
めてあシ、ＤＢＡデータ（ブロック１２５）と呼ばれる
。この発明のプロトコルにおいて、２次コントローラが
現在作動していることを基本コントローラに表示する他
の機能の実行に加えて、すべてのデータが受取られ、エ
ラーが検知されていないことを２次コントローラが基本
コントローラに応答する。この機能は、２次コントロー
ラが適切に作動しているかどうか（ブロック１３０）の
決定に従う。２次コントローラがエラーなしで適切に実
行している場合には、プロセスは実行された制御機能（
ブロック１２０）に戻す。エラーがなくて、２次コント
ローラが作動可能な普通の状況の場合には、ブロック１
２０．１２５および１３０から構成されているループが
、サブサイクルごとに連続作動している。１次コントロ
ーラｆ）エラーが２次コントローラによって検知される
場合には、フェイルオーバー状態が発生するが、２次コ
ントローラ４０は１次コントローラになシ、また１次コ
ントローラ３０はオフラインになる。２次コントローラ
４０（現在は１次コントローラ）の処理が制御機能ブロ
ック１３５を実行し、ブロック１１０に戻る。以前の１
次コントローラ３０がまだオフラインの場合には、２次
コントローラがあるかどうかのブロック１１０での決定
に対する応答は無効になシ、またブロック１３５および
１１０から構成されているループが以前の１次コントロ
ーラ３０が作動可能になるまでに連続実行される。コン
トローラ３０かまたは４０のどちらかが１次コントロー
ラとして作動できるので、回復されると以前の１次コン
トローラへのスイッチパックは、この発明の好ましい実
施態様では必要ないし、また望ましいものでもない。

初期起動および初期化後、コントローラが２次コントロ
ーラ（ブロック１０５）として作動すると決定すると、
２次コントローラは、１次コントローラ（ブロック１４
０）から転送される全データブロックを受けるように設
定する。その全データブロックには、スキャンデータお
よびプラントコントロールネットワーク１１によって定
められているパーソナリティイメージが含まれている構
成データが含まれている。フェイルオーバーを効果ある
ものにするために、２次コントローラは１次コントロー
ラが作動可能であるか（ブロック１４５）テストスる。

１次コントローラが作動不可能な場合には、２次コント
ローラが１次状態またはモード（ブロック１５０　”）
　’ｔ−帯び、１次コントローラとなシ、処理がブロッ
ク１１０で続行する。１次コントローラが作動可能な場
合には、２次コントローラとして作動するコントローラ
は、１次コントローラ（ブロック１５５）の転送変更（
ブロック１２５）機能の結果として１次コントローラに
転送されるデータベースの変更を受けるように設定し、
またそれを受ける。変更を受取った後、２次プロセッサ
として作動するプロセッサは、データパケットを２次追
跡装置で解釈し、このパケットに含まれている新しい値
を２次メモリ４２、すなわち２次データベースに書込む
ことによって２次プロセッサのデータベースで受けたデ
ータを記憶するように働く。２次プロセッサがデータパ
ケットすべての処理完了後（たとえばフラッグの設定）
、２次プロセッサによって１次プロセッサに表示がなさ
れる。１次プロセッサは、２次コントローラがその処理
を完了しているかどうか判断するためのフラッグのテス
トをする。以前転送したデータが２次コントローラによ
ってまだ記憶されている間に新しい転送を要求する場合
には、２次コントローラは１次コントローラにその要求
を休止するよう要求することによって応答できる。従っ
て、上述した通シ、１次処理から受けたサブサイクルＮ
−１のデータパケットを解釈し、記憶する２次プロセッ
サが、１次コントローラがセグメントＮを実行している
間サブサイクルＮに発生する。すなわち２次プロセッサ
のデータベース内に記憶されたデータが、上述した通シ
、１つのサブサイクルによる１次プロセッサのデータベ
ース内にデータをラギングする。２次プロセッサはデー
タを受けるように設定する。２次プロセッサは、本質的
にスタンバイモードにあり、すなわちそれ自身の迅速さ
モニター診断のような様々なバックグラウンドタスクを
実行する。

１次コントローラ３０および２次コントローラ４０は、
３つの媒体、すなわちデータフ１イウエイ１２．１次追
跡装置３３と２次追跡装置４３とのリンク１３およびＩ
１０リンク（示されていない）−一このリンクは、Ａ／
Ｉ　、　＆、Φ、　Ｄ／ＩおよびＤｌｏでインターフェ
イスするために１次プロセッサ３１と２次プロセッサ４
１とをバスーーによってお互い伝達し合える。これらの
伝達バスによって、１次コントローラ３０は、確実に２
次コントローラ４０が存在し、作動可能なようにするこ
とができ、また２次コントローラは、いつそれ（すなわ
ち２次コントローラと示されたコントローラ）が１次状
態（またはモード）となるか判断するために１次コント
ローラが作動可能であるかテストできる。

この発明の好ましい実施態様と考えられているものをこ
こに示したが、この発明の本質的な精神と範囲に反する
ことなくいろいろと変更して実施できることが明白であ
る。従って、この発明の真の範囲内にある変更はすべて
添付フレイムに含まれるものである。

【図面の簡単な説明】

第１図は冗長コントローラを有するプロセスコントロー
ルシステムのブロックダイアグラムを示し、第２図はコ
ントローラのサイクルを定義する時間配分を示し、第３
図はこの発明の好ましい実施態様のコントローラの１次
メモリの部分的メモリマツプであシ、第４図はこの発明
の好ましい実施態様における収集データのパケットフォ
ーマットであシ、第５図はこの発明の方法を実施化して
いる基本コントローラと２次コントローラ両方のソフト
ウェアのフローダイアグラムである。 １１・・・−プラントコントロールネツトワ−り、１２
−・・・データノ・イウエイ、２０−・Ｏ・プロセスコ
ントローラ、３０・・・拳１次コントローラ、３１・・
・・１次プロセッサ、３２・ｅ・・１次メモリ、３３・
・・・１次追跡装置、４０・・・・２次コントローラ、
４１−・・・２次プロセッサ、４２・・・・２次メモリ
、４３−φ・・２次追跡装置。 図面の浄書（内容に変更なし）

Claims (3)

【特許請求の範囲】
1. （１）第１次コントローラである第１のコントローラと
   第２次コントローラである第２のコントローラを含むプ
   ロセスコントローラを有し、前記各コントローラがデー
   タベースの対応するイメージを有し、また前記第１次コ
   ントローラが前記第１次コントローラと関連するデータ
   ベースの更新を含む前記プロセスコントローラの所定の
   機能を実行することによつて、該データベースを更新す
   るプロセスコントロールシステムにおいて、 ａ）制御機能の遂行、 ｂ）第１次コントローラと関連するデータベースの更新
   、 ｃ）前記更新手段と同時に１次データベースに記憶され
   ている所定の情報の収拾、及び ｄ）制御機能の遂行及びデータベースの更新手段の完了
   時、所定の情報の第２次コントローラへの転送 の各工程から成る前記第２次コントローラと関連するデ
   ータベースの更新方法。
2. （２）第１次コントローラである第１コントローラと第
   ２次コントローラである第２コントローラを含むプロセ
   スコントローラを有し、前記各コントローラがデータベ
   ースの対応するイメージを有し、また前記第１次コント
   ローラがその所定の機能を遂行するようになつているプ
   ロセス・コントロール・システムにおいて、 ａ）所定の制御機能の遂行、 ｂ）前記所定の制御機能を遂行する事による第１次コン
   トローラと関連のあるデータベースの更新、 ｃ）前記更新手段と同時に第１時データベースに記憶さ
   れている所定の情報の捕捉、 ｄ）前記すべての所定の制御機能が遂行されるまで前記
   手段ａ）〜ｅ）の反復、 ｅ）手段ｅ）で捕捉された所定の情報の第２次コントロ
   ーラへの転送、 の各工程からなる第２次コントローラと関連するデータ
   ベースの更新方法。
3. （３）作動可能なコントローラ及び前記バックアップコ
   ントローラの各々がデータベースのイメージを有するも
   のにおいて、 ａ）作動可能なコントローラによる計算及びアルゴリズ
   ムの遂行を含む所定の制御機能の遂行、 ｂ）前記ａ）で実行した計算及びアルゴリズムの結果を
   もとにした作動可能なコントローラと関連するデータベ
   ースの更新、 ｃ）前記更新手段と同時に作動可能なコントローラのデ
   ータベース内に記憶されている所定情報の収拾及びそれ
   による作動可能なプロセッサの帯域幅の増大化、 ｄ）実行の手段完了後、ステップｃ）で収拾された所定
   の情報を受け取るために待機モードにある前記バツクア
   ツプコントローラへの該情報の転送、 の各工程から成り、上記バックアップコントローラと協
   働するデータベースを更新する方法。