JPH04329462A - マルチプロセッサシステムの動的縮退運用方式 - Google Patents

マルチプロセッサシステムの動的縮退運用方式

Info

Publication number
JPH04329462A
JPH04329462A JP3128629A JP12862991A JPH04329462A JP H04329462 A JPH04329462 A JP H04329462A JP 3128629 A JP3128629 A JP 3128629A JP 12862991 A JP12862991 A JP 12862991A JP H04329462 A JPH04329462 A JP H04329462A
Authority
JP
Japan
Prior art keywords
processor
slave
function
multiprocessor system
slave processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3128629A
Other languages
English (en)
Inventor
Yasushi Sakurai
桜井 靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Solution Innovators Ltd filed Critical NEC Solution Innovators Ltd
Priority to JP3128629A priority Critical patent/JPH04329462A/ja
Publication of JPH04329462A publication Critical patent/JPH04329462A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマルチプロセッサシステ
ムに関し、特に主プロセスの監視下で複数の従プロセッ
サがOS(Operating  System)の機
能を分担して動作するマルチプロセッサシステムの動的
縮退運用方式に関する。
【0002】
【従来の技術】従来、この種のマルチプロセッサシステ
ムは、例えば図2に示すように、マルチプロセッサ監視
手段27Aおよび要求処理手段23Aを含む主プロセッ
サ21Aと、業務プログラム22B,要求処理手段23
Bおよびプロセッサ状態設定手段24Bを含む従プロセ
ッサ21Bと、業務プログラム22C,要求処理手段2
3Cおよびプロセッサ状態設定手段24Cを含む従プロ
セッサ21Cと、プロセッサ動作情報テーブル29Dを
含む共通領域21Dとから、その主要部が構成されてい
た。
【0003】このような従来のマルチプロセッサシステ
ムでは、従プロセッサ21Bおよび21Cで、業務プロ
グラム22Bおよび22Cからの要求処理を要求処理手
段23Bおよび23Cが行うたびに、プロセッサ状態設
定手段24Bおよび24Cが動作し、共通領域21D内
のプロセッサ動作情報テーブル29Dに正常動作である
ことを設定する。
【0004】一方、主プロセッサ21Aでは、一定時間
毎にマルチプロセッサ監視手段27Aにより要求処理手
段23Aを介して共通領域21Dのプロセッサ動作情報
テーブル29Dを参照し、正常動作に設定されていない
従プロセッサが存在すれば、何らかの異常が発生してい
ると見なし、ハードウェア割込みによってマルチプロセ
ッサシステム全体を停止させていた。
【0005】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサシステムでは、不正動作となった従プロセッ
サが分担していたOSの機能を他の従プロセッサに代行
させる機構が存在しなかったので、一部の従プロセッサ
が不正動作となるとマルチプロセッサシステム全体の動
作を停止させなければならないという欠点がある。
【0006】本発明の目的は、上述の点に鑑み、一部の
従プロセッサが不正動作となっても主プロセッサがその
従プロセッサが分担するOSの機能を他の正常に動作す
る従プロセッサに代行させて、マルチプロセッサシステ
ムを動的に縮退させて運用を続行できるようにしたマル
チプロセッサシステムの動的縮退運用方式を提供するこ
とにある。
【0007】
【課題を解決するための手段】本発明のマルチプロセッ
サシステムの動的縮退運用方式は、主プロセスの監視下
で複数の従プロセッサがOSの機能を分担して動作する
マルチプロセッサシステムにおいて、共通領域に設けら
れ従プロセッサに対するOSの機能の割当て情報を保持
するプロセッサ機能割当てテーブルと、主プロセッサ内
に設けられ前記プロセッサ機能割当てテーブルの従プロ
セッサに対するOSの機能の割当て情報を変更するプロ
セッサ機能変更手段と、主プロセッサ内に設けられマル
チプロセッサシステムの縮退運用を行わせる縮退運用手
段と、従プロセッサ内に設けられ前記プロセッサ機能割
当てテーブルを参照して従プロセッサに対するOSの機
能を選択するOS機能選択手段とを有する。
【0008】
【作用】本発明のマルチプロセッサシステムの動的縮退
運用方式では、共通領域に設けられたプロセッサ機能割
当てテーブルが従プロセッサに対するOSの機能の割当
て情報を保持し、主プロセッサ内に設けられたプロセッ
サ機能変更手段がプロセッサ機能割当てテーブルの従プ
ロセッサに対するOSの機能の割当て情報を変更し、主
プロセッサ内に設けられた縮退運用手段がマルチプロセ
ッサシステムの縮退運用を行わせ、従プロセッサ内に設
けられたOS機能選択手段がプロセッサ機能割当てテー
ブルを参照して従プロセッサに対するOSの機能を選択
する。
【0009】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
【0010】図1は、本発明の一実施例に係る動的縮退
運用方式が適用されたマルチプロセッサシステムの構成
を示すブロック図である。このマルチプロセッサシステ
ムは、主プロセッサ1Aと、従プロセッサ1Bと、従プ
ロセッサ1Cと、共通領域1Dとから、その主要部が構
成されている。
【0011】主プロセッサ1Aは、従プロセッサ1Bお
よび1Cの動作状態の監視およびOSの機能の割当てを
行うプロセッサであり、マルチプロセッサ監視手段7A
と、要求処理手段3Aと、プロセッサ機能変更手段6A
と、縮退運用手段8Aとを含んで構成されている。
【0012】従プロセッサ1Bは、主プロセッサ1Aの
管理のもとにOSの各機能および業務プログラム2Bの
処理を行うプロセッサであり、業務プログラム2Bと、
要求処理手段3Bと、プロセッサ状態設定手段4Bと、
OS機能選択手段5Bとを含んで構成されている。
【0013】従プロセッサ1Cも、従プロセッサ1Bと
同様に、主プロセッサ1Aの管理のもとにOSの各機能
および業務プログラム2Cの処理を行うプロセッサであ
り、業務プログラム2Cと、要求処理手段3Cと、プロ
セッサ状態設定手段4Cと、OS機能選択手段5Cとを
含んで構成されている。
【0014】なお、主プロセッサ1A,従プロセッサ1
Bおよび従プロセッサ1Cは、各々独立して処理を行う
【0015】共通領域1Dには、従プロセッサ1Bおよ
び1C毎の動作状態を格納するプロセッサ動作情報テー
ブル9Dと、分担されるOSの機能毎のプロセッサ名を
格納するプロセッサ機能割当てテーブル10Dとが設け
られている。
【0016】次に、このように構成された本実施例のマ
ルチプロセッサシステムの動的縮退運用方式の動作につ
いて説明する。
【0017】従プロセッサ1Bおよび1Cでは、要求処
理手段3Bおよび3Cは、業務プログラム2Bおよび2
Cからの要求処理を行うたびに、プロセッサ状態設定手
段4Bおよび4Cにより共通領域1D内のプロセッサ動
作情報テーブル9Dに従プロセッサ1Bおよび1Cが正
常動作であることを設定する。
【0018】また、業務プログラム2Bおよび2Cから
の要求処理が従プロセッサ1Bおよび1C自身では処理
できないものである場合には、要求処理手段3Bおよび
3Cは、OS機能選択手段5Bおよび5Cにより共通領
域1D内のプロセッサ機能割当てテーブル10Dを参照
して、該当するOSの機能を分担している他の従プロセ
ッサ1Cおよび1Bの要求処理手段3Cおよび3Bに制
御を渡す。他の従プロセッサ1Cおよび1Bの要求処理
手段3Cおよび3Bによる要求処理が終了すると、制御
は元の従プロセッサ1Bおよび1Cの要求処理手段3B
および3Cに戻される。
【0019】要求処理手段3Bおよび3Cは、業務プロ
グラム2Bおよび2Cからの要求処理が終了すると、制
御を業務プログラム2Bおよび2Cに戻す。
【0020】このようにして、一連の動作が繰り返され
る。
【0021】一方、主プロセッサ1Aでは、マルチプロ
セッサ監視手段7Aは、要求処理手段3Aにより一定時
間毎に共通領域1Dのプロセッサ動作情報テーブル9D
を参照し、正常動作に設定されていない従プロセッサ1
Bまたは1Cが存在すれば、何らかの異常が発生してい
ると見なし、ハードウェア割込みによって、その従プロ
セッサ1Bまたは1Cを停止させる。この後、停止され
た従プロセッサ1Bまたは1Cでは、業務プログラム2
Bまたは2C等は動作しない。
【0022】次に、主プロセッサ1Aでは、プロセッサ
機能変更手段6Aが、プロセッサ機能割当てテーブル1
0Dを参照して停止されたプロセッサ1Bまたは1Cが
分担していたOSの機能を代替して分担する従プロセッ
サ1Cまたは1Bを選択し、プロセッサ機能割当てテー
ブル10DのOSの機能を分担するプロセッサ名を書き
換える。
【0023】これ以降は、主プロセッサ1Aでは、縮退
運用手段8Aが、マルチプロセッサシステムを以前より
従プロセッサが少ない形態で以前と同様のOSの機能と
なるように残りの従プロセッサ1Cまたは1Bでサポー
トして運用していく。
【0024】
【発明の効果】以上説明したように本発明は、マルチプ
ロセッサシステムにおいて、従来は一部の従プロセッサ
が不正動作となるとマルチプロセッサシステム全体が停
止されていたのに対して、不正動作となった従プロセッ
サのOSの機能を他の正常な従プロセッサに代行させて
マルチプロセッサシステムの運用を続行できるようにし
たことにより、マルチプロセッサシステム全体が停止す
るという不都合な事態を回避できる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例に係る動的縮退運用方式が適
用されたマルチプロセッサシステムの構成を示すブロッ
ク図である。
【図2】従来のマルチプロセッサシステムの構成を示す
ブロック図である。
【符号の説明】
1A  主プロセッサ 1B,1C  従プロセッサ 1D  共通領域 2B,2C  業務プログラム 3A,3B,3C  要求処理手段 4B,4C  プロセッサ状態設定手段5B,5C  
OS機能選択手段 6A  プロセッサ機能変更手段 7A  マルチプロセッサ監視手段 8A  縮退運用手段 9D  プロセッサ動作情報テーブル

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  主プロセスの監視下で複数の従プロセ
    ッサがOSの機能を分担して動作するマルチプロセッサ
    システムにおいて、共通領域に設けられ従プロセッサに
    対するOSの機能の割当て情報を保持するプロセッサ機
    能割当てテーブルと、主プロセッサ内に設けられ前記プ
    ロセッサ機能割当てテーブルの従プロセッサに対するO
    Sの機能の割当て情報を変更するプロセッサ機能変更手
    段と、主プロセッサ内に設けられマルチプロセッサシス
    テムの縮退運用を行わせる縮退運用手段と、従プロセッ
    サ内に設けられ前記プロセッサ機能割当てテーブルを参
    照して従プロセッサに対するOSの機能を選択するOS
    機能選択手段とを有することを特徴とするマルチプロセ
    ッサシステムの動的縮退運用方式。
JP3128629A 1991-04-30 1991-04-30 マルチプロセッサシステムの動的縮退運用方式 Pending JPH04329462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3128629A JPH04329462A (ja) 1991-04-30 1991-04-30 マルチプロセッサシステムの動的縮退運用方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3128629A JPH04329462A (ja) 1991-04-30 1991-04-30 マルチプロセッサシステムの動的縮退運用方式

Publications (1)

Publication Number Publication Date
JPH04329462A true JPH04329462A (ja) 1992-11-18

Family

ID=14989535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3128629A Pending JPH04329462A (ja) 1991-04-30 1991-04-30 マルチプロセッサシステムの動的縮退運用方式

Country Status (1)

Country Link
JP (1) JPH04329462A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006070688A1 (ja) * 2004-12-28 2006-07-06 Nec Corporation センサデータ流通システムおよびデータ処理ノード装置ならびに障害復旧方法
JP2008021059A (ja) * 2006-07-12 2008-01-31 Nec Corp 情報処理装置およびプロセッサ機能変更方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006070688A1 (ja) * 2004-12-28 2006-07-06 Nec Corporation センサデータ流通システムおよびデータ処理ノード装置ならびに障害復旧方法
JP2008021059A (ja) * 2006-07-12 2008-01-31 Nec Corp 情報処理装置およびプロセッサ機能変更方法
US8145886B2 (en) 2006-07-12 2012-03-27 Nec Corporation Changing processor functions by changing function information

Similar Documents

Publication Publication Date Title
US8108196B2 (en) System for yielding to a processor
KR930004947B1 (ko) 데이타 처리 시스템이 다수의 중앙 처리 유닛간에서 대등 관계를 갖을 수 있게하는장치 및 그 방법
US6031973A (en) Robot and its controller method
US7251814B2 (en) Yield on multithreaded processors
TW200404253A (en) Thread dispatch mechanism and method for multiprocessor computer systems
US20030018682A1 (en) Computer system and computer-readable record medium
JPH04329462A (ja) マルチプロセッサシステムの動的縮退運用方式
JP2814880B2 (ja) 異なる命令特性を持つ複数のcpuによって構成される計算機システムの制御装置
JP2002024048A (ja) 高可用性システム
JPH05324569A (ja) 割り込み制御方式
JP2786110B2 (ja) 競合動作試験方式
JP2638290B2 (ja) ジョブ入力処理装置
JPH0528120A (ja) マルチプロセツサ処理方式
JPH0296833A (ja) 異機種ジョブ制御方式
JPH0922363A (ja) タスク構成方式
JPH04128960A (ja) マルチプロセッサの監視機構
JPH03126134A (ja) Cpuのタスク切替方式
JPH05324593A (ja) マルチ・プロセッサシステムにおけるタスク管理方式
JPS63113637A (ja) ハツシユ・テ−ブル・エントリ排他処理方式
JPH0370810B2 (ja)
JPH03100853A (ja) プロセッサ間通信方式
JPH05298271A (ja) 並列処理システム
JPH0364888B2 (ja)
JPH03111945A (ja) プログラマブル制御装置
JPH04238539A (ja) プログラムの動作方式