JPH04329607A - Laminar chip transformer - Google Patents

Laminar chip transformer

Info

Publication number
JPH04329607A
JPH04329607A JP12859891A JP12859891A JPH04329607A JP H04329607 A JPH04329607 A JP H04329607A JP 12859891 A JP12859891 A JP 12859891A JP 12859891 A JP12859891 A JP 12859891A JP H04329607 A JPH04329607 A JP H04329607A
Authority
JP
Japan
Prior art keywords
secondary coil
primary
coil
primary coil
internal conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12859891A
Other languages
Japanese (ja)
Inventor
Kazuyuki Doshita
堂下 和幸
Katsuhisa Imada
勝久 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP12859891A priority Critical patent/JPH04329607A/en
Publication of JPH04329607A publication Critical patent/JPH04329607A/en
Pending legal-status Critical Current

Links

Landscapes

  • Coils Of Transformers For General Uses (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

PURPOSE:To provide a laminar chip transformer having a very loose electrostatic coupling between its primary and secondary coils. CONSTITUTION:A primary coil 8 is constituted with internal conductor patterns 6a-6d included in a group 1 for constituting the primary coil. A secondary coil 13 is constituted with internal conductor patterns 11a-11d included in a group 2 for constituting the secondary coil. An earth electrode sheet 3 is sandwiched between the groups 1, 2 for constituting the primary and secondary coil respectively. On the earth electrode sheet 3, provided is an earth electrode 16, whose size is nearly equal to the primary and secondary coil 8, 13, and on which slits 18 are so provided that the ring-like earth electrode 16 forms no closed circuit.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、各種トランスやコモン
モードチョークコイル等として用いることのできる積層
チップトランスに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer chip transformer that can be used as various transformers, common mode choke coils, and the like.

【0002】0002

【従来の技術】図6に従来の積層チップトランスBを示
す。これは、表面にコイル状をした内部導体パターン5
1a〜51cが形成された複数枚の磁性体シート52a
〜52cを積層し、スルーホール53を介して各内部導
体パターン51a〜51c同志を導通させることにより
一次コイル54を形成し、同様に、表面にコイル状をし
た内部導体パターン55a〜55cが形成された複数枚
の磁性体シート56a〜56cを積層し、スルーホール
(図示せず)を介して各内部導体パターン55a〜55
c同志を導通させることにより二次コイル57を形成し
、さらにこれらの上下に複数枚の無地の磁性体シート(
ダミーシート)58を積層し、加圧焼成により一体化さ
れたものである。図7に、この積層チップトランスBの
等価電気回路図を示す。一次コイル54と二次コイル5
7とは磁気結合しており、一次コイル54の各内部導体
パターン51a〜51c間及び二次コイル57の内部導
体パターン55a〜55c間には静電容量CLが生じて
いる。
2. Description of the Related Art FIG. 6 shows a conventional multilayer chip transformer B. This is an internal conductor pattern 5 with a coil shape on the surface.
A plurality of magnetic sheets 52a on which 1a to 51c are formed
52c are stacked, and the internal conductor patterns 51a to 51c are electrically connected to each other through the through holes 53 to form the primary coil 54, and similarly, coiled internal conductor patterns 55a to 55c are formed on the surface. A plurality of magnetic sheets 56a to 56c are stacked, and each internal conductor pattern 55a to 55 is connected via a through hole (not shown).
A secondary coil 57 is formed by electrically connecting the c comrades, and a plurality of plain magnetic sheets (
dummy sheets) 58 are laminated and integrated by pressure firing. FIG. 7 shows an equivalent electrical circuit diagram of this multilayer chip transformer B. Primary coil 54 and secondary coil 5
7, and a capacitance CL is generated between each of the internal conductor patterns 51a to 51c of the primary coil 54 and between the internal conductor patterns 55a to 55c of the secondary coil 57.

【0003】0003

【発明が解決しようとする課題】しかしながら、このよ
うな積層チップトランスBでは、一次コイル54と二次
コイル57は一枚の磁性体シート52cによって絶縁さ
れているだけであるので、この磁性体シート52cを通
して一次コイル54と二次コイル57の間に浮遊容量C
が発生する。
However, in such a multilayer chip transformer B, the primary coil 54 and the secondary coil 57 are insulated by only one magnetic sheet 52c. Stray capacitance C between the primary coil 54 and the secondary coil 57 through 52c
occurs.

【0004】この浮遊容量Cの存在のため、従来の積層
チップトランスには、■低周波数で共振が発生する、■
低周波数での共振によりチップトランスの周波数特性が
高周波側へ伸びず、周波数特性が悪い、■一次側と二次
側との間の変換効率が悪い、■ノイズが一次コイルから
二次コイルへ、逆に二次コイルから一次コイルへ素通り
してしまう、といった問題があった。
[0004] Due to the existence of this stray capacitance C, conventional multilayer chip transformers have the following problems: ■ Resonance occurs at low frequencies;
Due to resonance at low frequencies, the frequency characteristics of the chip transformer do not extend to the high frequency side, resulting in poor frequency characteristics.■ Poor conversion efficiency between the primary and secondary sides. ■ Noise flows from the primary coil to the secondary coil. On the other hand, there was a problem in that it passed directly from the secondary coil to the primary coil.

【0005】本発明は、叙上の従来例の欠点に鑑みてな
されたものであり、その目的とするところは、積層チッ
プトランスにおいて一次コイルと二次コイルの間の静電
結合を極めて小さくすることにある。
The present invention has been made in view of the drawbacks of the conventional examples described above, and its purpose is to extremely reduce the electrostatic coupling between the primary coil and the secondary coil in a multilayer chip transformer. There is a particular thing.

【0006】[0006]

【課題を解決するための手段】本発明の積層チップトラ
ンスは、磁性体シートと内部導体パターンとを積層し、
積層された磁性体シートによって積層チップを形成する
と共に内部導体パターンによって一次コイルと二次コイ
ルを形成した積層チップトランスであって、積層チップ
内の前記一次コイルと二次コイルの間に両コイルとほぼ
同じ寸法のアース電極を形成し、このアース電極が環状
に閉じないようアース電極にスリットを設けたことを特
徴としている。
[Means for Solving the Problems] The multilayer chip transformer of the present invention has magnetic sheets and internal conductor patterns laminated,
A laminated chip transformer in which a laminated chip is formed by laminated magnetic sheets, and a primary coil and a secondary coil are formed by an internal conductor pattern, wherein both coils and a It is characterized by forming ground electrodes of approximately the same size and providing a slit in the ground electrodes so that the ground electrodes do not close in an annular shape.

【0007】[0007]

【作用】本発明にあっては、一次コイルと二次コイルと
の間に両コイルとほぼ同じ寸法のアース電極を設けたの
で、アース電極を接地させることにより、一次コイルと
二次コイルとの間の静電シールド効果を得ることができ
、両コイルの間の浮遊容量を極めて小さくできる。
[Operation] In the present invention, since a ground electrode having approximately the same dimensions as both coils is provided between the primary coil and the secondary coil, by grounding the ground electrode, the primary coil and the secondary coil can be connected. It is possible to obtain an electrostatic shielding effect between the two coils, and the stray capacitance between the two coils can be extremely reduced.

【0008】一方、一次コイル及び二次コイルの内部に
対応した部分にはアース電極が設けられていないので、
アース電極によって一次コイルと二次コイルの間の磁気
的結合までシールドされることはない。
On the other hand, since no ground electrode is provided in the parts corresponding to the inside of the primary coil and secondary coil,
The magnetic coupling between the primary and secondary coils is not shielded by the ground electrode.

【0009】また、アース電極が環状をしていると、例
えば一次コイルからの電磁誘導によって環状のアース電
極に励磁電流が励起され、この励磁電流によって一次コ
イルと二次コイルの磁気的結合が弱められる。しかし、
本発明では、アース電極にスリットを入れて環状になら
ないようにしているので、励磁電流が流れず、磁気的結
合が阻害される恐れがない。
Furthermore, if the earth electrode is annular, an excitation current is excited in the annular earth electrode by electromagnetic induction from the primary coil, and this excitation current weakens the magnetic coupling between the primary coil and the secondary coil. It will be done. but,
In the present invention, a slit is provided in the ground electrode to prevent it from becoming annular, so that no excitation current flows and there is no fear that magnetic coupling will be inhibited.

【0010】従って、本発明によれば、一次コイルと二
次コイルとの磁気的結合を弱めることなく、両コイル間
の静電結合を非常に小さくすることができる。この結果
、積層チップトランスの性能が改善され、■高周波数ま
で共振が発生せず、■高周波数まで共振が発生しないこ
とによりチップトランスの周波数特性を高周波側へ伸ば
すことができ、周波数特性を良好にすることができ、■
一次側と二次側との間の変換効率が向上し、■ノイズが
一次コイルから二次コイルへ、逆に二次コイルから一次
コイルへ素通りしてしまうことを防止できるようになっ
た。
Therefore, according to the present invention, the electrostatic coupling between the primary coil and the secondary coil can be made extremely small without weakening the magnetic coupling between the two coils. As a result, the performance of the multilayer chip transformer has been improved, ■ Resonance does not occur up to high frequencies, and ■ Resonance does not occur up to high frequencies, which allows the frequency characteristics of the chip transformer to be extended to the high frequency side, resulting in good frequency characteristics. ■ Can be
Conversion efficiency between the primary and secondary sides has been improved, making it possible to prevent noise from passing directly from the primary coil to the secondary coil, and conversely from the secondary coil to the primary coil.

【0011】[0011]

【実施例】図1に示すものは、第一の実施例の積層チッ
プトランスAの積層前の状態を示す斜視図、図2は積層
チップトランスAの完成品を示す斜視図、図3はその等
価電気回路である。この積層チップトランスAの構造を
製造方法と共に説明する。
[Embodiment] Fig. 1 is a perspective view showing the state before lamination of the multilayer chip transformer A of the first embodiment, Fig. 2 is a perspective view showing the completed product of the multilayer chip transformer A, and Fig. 3 is a perspective view of the multilayer chip transformer A of the first embodiment. This is an equivalent electrical circuit. The structure of this multilayer chip transformer A will be explained together with the manufacturing method.

【0012】図1に示すように、積層チップトランスA
は、一次コイル構成群1、二次コイル構成群2、アース
電極シート3及びダミーシート4からなる。一次コイル
構成群1は、フェライトグリーンシート5a〜5dの表
面に電極ペースト(例えば、AgとPdを主材とする導
電ペースト、あるいはAgを主材とする導電ペーストな
ど)を印刷して0.75ターンないし0.5ターンの内
部導体パターン6a〜6dを形成し、フェライトグリー
ンシート5a〜5cに設けたスルーホール7を介して上
下に位置する内部導体パターン6a〜6d同志を電気的
に導通させることにより螺旋状をした一次コイル8を形
成するものであり、一次コイル8の両端が接続された引
出し電極9はフェライトグリーンシート5a,5dの縁
に配置されている。同様に、二次コイル構成群2は、フ
ェライトグリーンシート10a〜10dの表面に電極ペ
ーストを印刷して0.75ターンないし0.5ターンの
内部導体パターン11a〜11dを形成し、フェライト
グリーンシート10a〜10cに設けたスルーホール1
2を介して上下に位置する内部導体パターン11a〜1
1d同志を電気的に導通させることにより螺旋状をした
二次コイル13を形成するものであり、二次コイル13
の両端に設けられている引出し電極14はグリーンシー
ト10a,10dの縁に配置されている。また、アース
電極シート3は、フェライトグリーンシート15の表面
に電極ペーストを印刷して一次及び二次コイル8,13
とほぼ同じ形状(投影像)及び寸法をした略環状のアー
ス電極16を形成したものであり、フェライトグリーン
シート15の縁に配置された2つの引出し電極17に導
通させられている。もっとも、アース電極16は、環状
に閉じることのないよう両引き出し電極17間に設けら
れたスリット18によって2つに分割されている。ダミ
ーシート4は、無地のフェライトグリーンシート19で
ある。
As shown in FIG. 1, a multilayer chip transformer A
consists of a primary coil configuration group 1, a secondary coil configuration group 2, a ground electrode sheet 3, and a dummy sheet 4. The primary coil configuration group 1 is made by printing an electrode paste (for example, a conductive paste mainly composed of Ag and Pd, or a conductive paste mainly composed of Ag) on the surface of the ferrite green sheets 5a to 5d. Forming internal conductor patterns 6a to 6d of turns to 0.5 turns, and electrically conducting internal conductor patterns 6a to 6d located above and below through through holes 7 provided in ferrite green sheets 5a to 5c. A spiral primary coil 8 is formed by this, and extraction electrodes 9 to which both ends of the primary coil 8 are connected are arranged at the edges of the ferrite green sheets 5a and 5d. Similarly, for the secondary coil configuration group 2, electrode paste is printed on the surface of the ferrite green sheets 10a to 10d to form internal conductor patterns 11a to 11d of 0.75 turns to 0.5 turns. Through hole 1 provided at ~10c
Internal conductor patterns 11a to 1 located above and below via 2
A spiral secondary coil 13 is formed by electrically connecting the 1d to each other, and the secondary coil 13
The extraction electrodes 14 provided at both ends of the green sheets 10a and 10d are arranged at the edges of the green sheets 10a and 10d. In addition, the earth electrode sheet 3 is made by printing electrode paste on the surface of the ferrite green sheet 15 to form the primary and secondary coils 8 and 13.
A substantially annular ground electrode 16 having substantially the same shape (projected image) and dimensions as the ferrite green sheet 15 is formed, and is electrically connected to two extraction electrodes 17 arranged at the edge of the ferrite green sheet 15. However, the ground electrode 16 is divided into two by a slit 18 provided between both extraction electrodes 17 so as not to close in an annular shape. The dummy sheet 4 is a plain ferrite green sheet 19.

【0013】しかして、下から複数枚のダミーシート4
、二次コイル構成群2、アース電極シート3、一次コイ
ル構成群1、複数枚のダミーシート4の順で積層し、プ
レス圧着により上下から加圧成形し、各層のフェライト
グリーンシート5a〜5d,10a〜10d,15,1
9同志を圧着させて積層チップ20を得る。もっとも、
実際には、図1に示すように素子単体で製造されること
はなく、大きな一枚の各フェライトグリーンシート(マ
ザーシート)の上に複数個の素子分の内部導体パターン
が形成されているので、上記のように大きな各フェライ
トグリーンシートを加圧圧着させた後、これをカットし
て個々の素子に分離し、積層チップ20を得る。ついで
、このフェライトグリーンシートと内部導体パターンと
が交互に積層された積層チップ20を焼成し、焼成後に
積層チップ20の端面をバレル研磨して内部の各引出し
電極9,14,17を端面に露出させる。この後、積層
チップ20の表面に電極ペーストを塗布及び焼付けし、
図2に示すように、一次コイル8の引出し電極9に接続
された一次コイル用外部電極21と、二次コイル13の
引出し電極14に接続された二次コイル用外部電極22
と、アース電極16の各引出し電極17に接続されたア
ース用外部電極23とを、互いに重なり合わないように
して形成する。
[0013] However, from the bottom, a plurality of dummy sheets 4
, the secondary coil configuration group 2, the earth electrode sheet 3, the primary coil configuration group 1, and a plurality of dummy sheets 4 are laminated in this order and pressure-molded from above and below by press crimping, and each layer's ferrite green sheets 5a to 5d, 10a-10d, 15, 1
The laminated chip 20 is obtained by press-bonding the 9 pieces together. However,
In reality, as shown in Figure 1, the elements are not manufactured individually, but the internal conductor patterns for multiple elements are formed on each large ferrite green sheet (mother sheet). After each large ferrite green sheet is pressure-bonded as described above, it is cut and separated into individual elements to obtain the laminated chip 20. Next, the laminated chip 20 in which the ferrite green sheets and internal conductor patterns are alternately laminated is fired, and after firing, the end face of the laminated chip 20 is barrel polished to expose each internal extraction electrode 9, 14, 17 on the end face. let After this, electrode paste is applied and baked on the surface of the laminated chip 20,
As shown in FIG. 2, the primary coil external electrode 21 is connected to the extraction electrode 9 of the primary coil 8, and the secondary coil external electrode 22 is connected to the extraction electrode 14 of the secondary coil 13.
and the grounding external electrodes 23 connected to each extraction electrode 17 of the grounding electrode 16 are formed so as not to overlap with each other.

【0014】こうしてフェライトグリーンシートを焼成
して得られたフェライトシートを積層された積層チップ
20内に内部導体パターンによって一次コイル8、アー
ス電極16及び二次コイル13が形成された積層チップ
トランスが製作され、一次コイル8と二次コイル13間
にアース電極16が配置され、アース電極16は両コイ
ル8,13とほぼ同じ寸法に形成されている。
A multilayer chip transformer is manufactured in which a primary coil 8, a ground electrode 16, and a secondary coil 13 are formed by internal conductor patterns in a multilayer chip 20 in which ferrite sheets obtained by firing the ferrite green sheets are stacked. A ground electrode 16 is disposed between the primary coil 8 and the secondary coil 13, and the ground electrode 16 is formed to have substantially the same dimensions as both coils 8 and 13.

【0015】この積層チップトランスAは、アース用外
部電極23を通してアース電極16が接地されるので、
その等価回路は一次コイル8及び二次コイル13がそれ
ぞれ容量C2を介して接地された図3のような回路とな
り、この容量C2の静電シールド効果により一次コイル
8と二次コイル13間の静電結合が防止され、一次コイ
ル8と二次コイル13が静電的に独立する。一方、アー
ス電極16には、スリット18が設けられているので、
励磁電流が流れず、両コイル8,13の磁気結合は低下
しない。
In this multilayer chip transformer A, since the earth electrode 16 is grounded through the earth external electrode 23,
The equivalent circuit is a circuit as shown in FIG. 3 in which the primary coil 8 and the secondary coil 13 are each grounded via the capacitor C2, and the static between the primary coil 8 and the secondary coil 13 is reduced due to the electrostatic shielding effect of this capacitor C2. Electrical coupling is prevented, and the primary coil 8 and secondary coil 13 are electrostatically independent. On the other hand, since the ground electrode 16 is provided with a slit 18,
No excitation current flows, and the magnetic coupling between both coils 8 and 13 does not decrease.

【0016】図4に示すものは、本発明の別な実施例に
おけるアース電極の構造である。これは、アース電極1
6の引出し電極17を1つにしたものであって、これに
応じてスリット18も1箇所に設けてある。
FIG. 4 shows the structure of a ground electrode in another embodiment of the present invention. This is earth electrode 1
6 extraction electrodes 17 are combined into one, and correspondingly, a slit 18 is also provided at one location.

【0017】図5に示すものは、本発明のさらに別な実
施例におけるアース電極の構造である。これは、アース
電極16の引出し電極17を4箇所に設けたものであっ
て、スリット18も各引出し電極17間の合計4箇所に
設けてある。この場合、アース電極16のスリット18
を1箇所だけにすることも可能であるが、この実施例の
ように各引出し電極17間でアース電極16にスリット
18を設けておけば、アース電極16を通って1つの引
出し電極17から別な引出し電極17へ励起電流が流れ
、この励起電流によって一次コイル8と二次コイル13
の磁気的結合力が弱くなるのを防止することができる。 また、引出し電極数が3もしくは5以上の場合も同様で
ある。
FIG. 5 shows the structure of a ground electrode in yet another embodiment of the present invention. In this case, the lead electrodes 17 of the ground electrode 16 are provided at four locations, and the slits 18 are also provided at a total of four locations between the lead electrodes 17. In this case, the slit 18 of the ground electrode 16
Although it is possible to have only one location, if a slit 18 is provided in the ground electrode 16 between each extraction electrode 17 as in this embodiment, it is possible to pass the slit from one extraction electrode 17 through the earth electrode 16 to another. An excitation current flows to the extraction electrode 17, and this excitation current causes the primary coil 8 and the secondary coil 13 to
It is possible to prevent the magnetic coupling force from becoming weaker. The same applies when the number of extraction electrodes is 3 or 5 or more.

【0018】なお、上記実施例では、表面に内部導体パ
ターンを形成されたフェライトグリーンシートを積層し
、これを加圧圧着させた後に焼成して積層チップトラン
スを製造したが、本発明の積層チップトランスは、この
ような製造方法以外にも、例えば磁性体シートとなる磁
性体ペーストと内部導体パターンとなる電極ペーストと
を交互に印刷し、この印刷積層体を焼成して製造するこ
ともできる。
In the above embodiment, a multilayer chip transformer was manufactured by laminating ferrite green sheets with internal conductor patterns formed on their surfaces, bonding them under pressure, and then firing them. However, the multilayer chip transformer of the present invention In addition to such a manufacturing method, a transformer can also be manufactured by, for example, alternately printing magnetic paste to form a magnetic sheet and electrode paste to form an internal conductor pattern, and firing the printed laminate.

【0019】[0019]

【発明の効果】本発明によれば、一次コイルと二次コイ
ルの間の磁気的結合を阻害することなく、両コイル間の
静電結合を非常に小さくすることができる。このため、
■高周波数まで共振が発生せず、■高周波数まで共振が
発生しないことによりチップトランスの周波数特性を高
周波側へ伸ばすことができ、周波数特性が良好となり、
■一次側と二次側との間の変換効率が向上し、■ノイズ
が一次コイルから二次コイルへ、逆に二次コイルから一
次コイルへ素通りしてしまうことを防止できるようにな
る。
According to the present invention, the electrostatic coupling between the primary coil and the secondary coil can be extremely reduced without inhibiting the magnetic coupling between the two coils. For this reason,
■Resonance does not occur up to high frequencies;■By not generating resonance up to high frequencies, the frequency characteristics of the chip transformer can be extended to the high frequency side, resulting in better frequency characteristics.
■The conversion efficiency between the primary side and the secondary side is improved, and ■noise can be prevented from passing from the primary coil to the secondary coil, and conversely from the secondary coil to the primary coil.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例における積層前の状態を示す
斜視図である。
FIG. 1 is a perspective view showing a state before lamination in an embodiment of the present invention.

【図2】同上の実施例の外観斜視図である。FIG. 2 is an external perspective view of the embodiment same as above.

【図3】同上の等価電気回路図である。FIG. 3 is an equivalent electric circuit diagram of the same as above.

【図4】本発明の別な実施例におけるアース電極を示す
平面図である。
FIG. 4 is a plan view showing a ground electrode in another embodiment of the present invention.

【図5】本発明のさらに別な実施例におけるアース電極
を示す平面図である。
FIG. 5 is a plan view showing a ground electrode in still another embodiment of the present invention.

【図6】従来例の積層前の斜視図である。FIG. 6 is a perspective view of a conventional example before lamination.

【図7】同上の等価電気回路図である。FIG. 7 is an equivalent electric circuit diagram of the same as above.

【符号の説明】[Explanation of symbols]

5a〜5d,10a〜10d,15,19  フェライ
トグリーンシート 6a〜6d,11a〜11d  内部導体パターン8 
 一次コイル 13  二次コイル 16  アース電極 18  スリット 20  積層チップ
5a to 5d, 10a to 10d, 15, 19 Ferrite green sheets 6a to 6d, 11a to 11d Internal conductor pattern 8
Primary coil 13 Secondary coil 16 Earth electrode 18 Slit 20 Laminated chip

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  磁性体シートと内部導体パターンとを
積層し、積層された磁性体シートによって積層チップを
形成すると共に内部導体パターンによって一次コイルと
二次コイルを形成した積層チップトランスであって、積
層チップ内の前記一次コイルと二次コイルの間に両コイ
ルとほぼ同じ寸法のアース電極を形成し、このアース電
極が環状に閉じないようアース電極にスリットを設けた
ことを特徴とする積層チップトランス。
1. A laminated chip transformer in which a magnetic sheet and an internal conductor pattern are laminated, a laminated chip is formed by the laminated magnetic sheet, and a primary coil and a secondary coil are formed by the internal conductor pattern, A multilayer chip characterized in that a ground electrode having approximately the same dimensions as both coils is formed between the primary coil and the secondary coil in the multilayer chip, and a slit is provided in the ground electrode so that the ground electrode does not close in an annular shape. Trance.
JP12859891A 1991-04-30 1991-04-30 Laminar chip transformer Pending JPH04329607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12859891A JPH04329607A (en) 1991-04-30 1991-04-30 Laminar chip transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12859891A JPH04329607A (en) 1991-04-30 1991-04-30 Laminar chip transformer

Publications (1)

Publication Number Publication Date
JPH04329607A true JPH04329607A (en) 1992-11-18

Family

ID=14988736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12859891A Pending JPH04329607A (en) 1991-04-30 1991-04-30 Laminar chip transformer

Country Status (1)

Country Link
JP (1) JPH04329607A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392019A (en) * 1991-11-28 1995-02-21 Murata Manufacturing Co., Ltd. Inductance device and manufacturing process thereof
JPH08227821A (en) * 1994-11-09 1996-09-03 Dale Electronics Inc Termination and manufacture of electronic thick film element
JP2002203724A (en) * 2001-01-09 2002-07-19 Hitachi Metals Ltd Laminated multiple transformer and differential transmission cable using it
WO2008069022A1 (en) * 2006-12-08 2008-06-12 Murata Manufacturing Co., Ltd. Electronic component
JP2016187005A (en) * 2015-03-27 2016-10-27 Tdk株式会社 Multilayer common mode filter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392019A (en) * 1991-11-28 1995-02-21 Murata Manufacturing Co., Ltd. Inductance device and manufacturing process thereof
JPH08227821A (en) * 1994-11-09 1996-09-03 Dale Electronics Inc Termination and manufacture of electronic thick film element
JP2002203724A (en) * 2001-01-09 2002-07-19 Hitachi Metals Ltd Laminated multiple transformer and differential transmission cable using it
WO2008069022A1 (en) * 2006-12-08 2008-06-12 Murata Manufacturing Co., Ltd. Electronic component
JP2016187005A (en) * 2015-03-27 2016-10-27 Tdk株式会社 Multilayer common mode filter

Similar Documents

Publication Publication Date Title
JP3158757B2 (en) Chip type common mode choke coil and method of manufacturing the same
US6157285A (en) Laminated inductor
JP3039538B1 (en) Multilayer inductor
JP3449351B2 (en) Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JP2598940B2 (en) LC composite parts
KR100466976B1 (en) Multilayer inductor
JP2004128506A (en) Stacked coil component and its manufacturing method
US6498553B1 (en) Laminated type inductor
JP3449350B2 (en) Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JP2002270428A (en) Multilayer chip inductor
JPH09129447A (en) Laminated type inductor
JPH1197244A (en) Laminated inductor
JP3099500B2 (en) Composite laminated transformer and method of manufacturing the same
JPH06224043A (en) Laminated chip transformer and manufacture thereof
JPH04329607A (en) Laminar chip transformer
JP2817460B2 (en) Multilayer chip transformer
JP3447786B2 (en) Multilayer electronic components
JPH1116738A (en) Chip type inductor array
JPH11283833A (en) Laminated electronic component
JP2996233B1 (en) Laminated coil parts
JPH08264320A (en) Chip inductor array
JP2000260621A (en) Stacked type common mode choke coil
JP2006041820A (en) Multilayer filter array
JPH06302436A (en) Stacked noise absorbing element composite
JP2001110638A (en) Laminate electronic component