JPH04329649A - Ｔａｂ実装体 - Google Patents
Ｔａｂ実装体Info
- Publication number
- JPH04329649A JPH04329649A JP12839391A JP12839391A JPH04329649A JP H04329649 A JPH04329649 A JP H04329649A JP 12839391 A JP12839391 A JP 12839391A JP 12839391 A JP12839391 A JP 12839391A JP H04329649 A JPH04329649 A JP H04329649A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- tape carrier
- leads
- chip
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置（以
下ＩＣという）の実装体のうちＴＡＢ（ＴａｐｅＡｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式の実装体と、ＴＡ
Ｂ実装体に用いられるテープキャリアに関するものであ
る。
下ＩＣという）の実装体のうちＴＡＢ（ＴａｐｅＡｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式の実装体と、ＴＡ
Ｂ実装体に用いられるテープキャリアに関するものであ
る。
【０００２】
【従来の技術】ＴＡＢ実装体ではＩＣチップを実装する
テープキャリアは、フレキシブルなポリイミドなどのベ
ースフィルムにＩＣチップを接続するインナーリードと
、外部回路に接続されるアウターリードが形成されてお
り、インナーリードが設けられている領域にはＩＣチッ
プが接続されるデバイス穴が開けられている。ＴＡＢ実
装体では、ＩＣチップのボンディングパッドのバンプに
インナーリードをボンディングツールにより熱圧着して
１個のＩＣチップに関する全インナーリードを同時に接
続する。図５はＴＡＢ実装体の一例を表わしたものであ
り、テープキャリア２にはアウターリードとデバイス穴
４に突出するようにインナーリード６が形成されている
。デバイス穴４にはＩＣチップ８がそのボンディングパ
ッドのバンプとインナーリード６の間に熱圧着によりボ
ンディングが施されてＩＣチップ８が実装されている。 １０はスプロケットによりこのテープキャリアを移送す
る穴である。
テープキャリアは、フレキシブルなポリイミドなどのベ
ースフィルムにＩＣチップを接続するインナーリードと
、外部回路に接続されるアウターリードが形成されてお
り、インナーリードが設けられている領域にはＩＣチッ
プが接続されるデバイス穴が開けられている。ＴＡＢ実
装体では、ＩＣチップのボンディングパッドのバンプに
インナーリードをボンディングツールにより熱圧着して
１個のＩＣチップに関する全インナーリードを同時に接
続する。図５はＴＡＢ実装体の一例を表わしたものであ
り、テープキャリア２にはアウターリードとデバイス穴
４に突出するようにインナーリード６が形成されている
。デバイス穴４にはＩＣチップ８がそのボンディングパ
ッドのバンプとインナーリード６の間に熱圧着によりボ
ンディングが施されてＩＣチップ８が実装されている。 １０はスプロケットによりこのテープキャリアを移送す
る穴である。
【０００３】ＴＡＢ実装体ではベースフィルムがフレキ
シブルなフィルムであるため、インナーリードに応力が
働く。そのため、ＩＣチップと接続されたインナーリー
ド、特にＩＣチップの角部のバンプに接続されるインナ
ーリードが切れてしまうなど、信頼性上不具合が発生す
ることがある。ＩＣチップとインナーリードとのボンデ
ィングの不良を防ぐ方法としては、インナーリードの形
状を直線としない方法や、屈曲させる方法が採られてい
る。
シブルなフィルムであるため、インナーリードに応力が
働く。そのため、ＩＣチップと接続されたインナーリー
ド、特にＩＣチップの角部のバンプに接続されるインナ
ーリードが切れてしまうなど、信頼性上不具合が発生す
ることがある。ＩＣチップとインナーリードとのボンデ
ィングの不良を防ぐ方法としては、インナーリードの形
状を直線としない方法や、屈曲させる方法が採られてい
る。
【０００４】
【発明が解決しようとする課題】ＴＡＢ実装体で最も多
い不良はインナーリード６の浮き（又は切断）であり、
その浮きが発生する場所はインナーリード８の配列の両
端部のインナーリードである。その両端部のインナーリ
ードはすなわちＩＣチップ８の隅のバンプにボンディン
グされるインナーリードである。また、ＴＡＢ実装にお
けるインナーボンディング工程において、インナーリー
ドが対応するＩＣチップのバンプの位置からずれること
により、短絡が発生することがある。ＴＡＢ実装のボン
ディング工程は自動化されているので、ある条件で、例
えば誤認識などにより連続的にずれが発生していてもな
かなか検出されず、検出が発見されたときにはかなりボ
ンディングを行なった後であって、不良品を大量に発生
させてしまうなどの不具合がある。
い不良はインナーリード６の浮き（又は切断）であり、
その浮きが発生する場所はインナーリード８の配列の両
端部のインナーリードである。その両端部のインナーリ
ードはすなわちＩＣチップ８の隅のバンプにボンディン
グされるインナーリードである。また、ＴＡＢ実装にお
けるインナーボンディング工程において、インナーリー
ドが対応するＩＣチップのバンプの位置からずれること
により、短絡が発生することがある。ＴＡＢ実装のボン
ディング工程は自動化されているので、ある条件で、例
えば誤認識などにより連続的にずれが発生していてもな
かなか検出されず、検出が発見されたときにはかなりボ
ンディングを行なった後であって、不良品を大量に発生
させてしまうなどの不具合がある。
【０００５】本発明の第１の目的はＴＡＢ実装体のボン
ディングの信頼性を向上させることである。本発明の第
２の目的はＩＣチップのバンプとインナーリードとのず
れによる短絡に基づく不良品の連続発生を防止すること
である。
ディングの信頼性を向上させることである。本発明の第
２の目的はＩＣチップのバンプとインナーリードとのず
れによる短絡に基づく不良品の連続発生を防止すること
である。
【０００６】
【課題を解決するための手段】ＴＡＢ実装体のボンディ
ングの信頼性を向上させるために、本発明ではＩＣチッ
プでボンディングパッドのバンプが形成されている表面
の角部の少なくとも１個所に電気回路を構成しないダミ
ーバンプを形成し、そのＩＣチップと接続されるインナ
ーリードとしてボンディングパッドのバンプと接続され
て電気回路を構成するインナーリードの他に、前記ダミ
ーバンプと接続されるダミーリードも備える。
ングの信頼性を向上させるために、本発明ではＩＣチッ
プでボンディングパッドのバンプが形成されている表面
の角部の少なくとも１個所に電気回路を構成しないダミ
ーバンプを形成し、そのＩＣチップと接続されるインナ
ーリードとしてボンディングパッドのバンプと接続され
て電気回路を構成するインナーリードの他に、前記ダミ
ーバンプと接続されるダミーリードも備える。
【０００７】ＴＡＢ実装体のボンディングの信頼性を向
上させるために、本発明ではまた、デバイス穴にＩＣチ
ップが接続されるインナーリードが突出し、そのデバイ
ス穴の周辺に電気的なフローティング状態の島状の導体
ダミーパターンが設けられたテープキャリアを用いる。 そのテープキャリアのダミーパターンはデバイス穴の四
隅に配置しておくのが好ましい。そのテープキャリアの
ダミーパターンはボンディングツールがインナーリード
を圧着する領域にかからない形状にパターン化しておく
のが好ましい。
上させるために、本発明ではまた、デバイス穴にＩＣチ
ップが接続されるインナーリードが突出し、そのデバイ
ス穴の周辺に電気的なフローティング状態の島状の導体
ダミーパターンが設けられたテープキャリアを用いる。 そのテープキャリアのダミーパターンはデバイス穴の四
隅に配置しておくのが好ましい。そのテープキャリアの
ダミーパターンはボンディングツールがインナーリード
を圧着する領域にかからない形状にパターン化しておく
のが好ましい。
【０００８】短絡に基づく不良品の連続発生を防止する
ために、本発明ではＩＣチップでボンディングパッドの
バンプが形成されている表面のバンプの配列上に短絡検
出用のダミーバンプを形成し、そのＩＣチップと接続さ
れるインナーリードとしてボンディングパッドのバンプ
と接続されて電気回路を構成するインナーリードの他に
、前記ダミーバンプと接続される短絡検出用ダミーリー
ドも備える。短絡検出用ダミーリードとそれが隣接する
インナーリードとの間隔は、電気回路を構成するインナ
ーリードのピッチよりも小さく設定しておくのが好まし
い。また、短絡検出用ダミーリードは１個のＩＣチップ
当り異なる方向に２個以上設けておくのが好ましい。
ために、本発明ではＩＣチップでボンディングパッドの
バンプが形成されている表面のバンプの配列上に短絡検
出用のダミーバンプを形成し、そのＩＣチップと接続さ
れるインナーリードとしてボンディングパッドのバンプ
と接続されて電気回路を構成するインナーリードの他に
、前記ダミーバンプと接続される短絡検出用ダミーリー
ドも備える。短絡検出用ダミーリードとそれが隣接する
インナーリードとの間隔は、電気回路を構成するインナ
ーリードのピッチよりも小さく設定しておくのが好まし
い。また、短絡検出用ダミーリードは１個のＩＣチップ
当り異なる方向に２個以上設けておくのが好ましい。
【０００９】
【実施例】図１はＩＣチップとインナーリードとのボン
ディングの信頼性を高める一実施例を表わしたものであ
る。１２はテープキャリアのベースフィルムであり、例
えばポリイミドフィルムにてなる。ベースフィルム１２
にはＩＣチップを実装するための開口部であるデバイス
穴１４が開けられており、テープキャリアのリードはそ
のデバイス穴に突出するインナーリード１６と、インナ
ーリード１６につながりテープキャリアの外部と接続さ
れるアウターリードとからなる。デバイス穴１４の四辺
に沿ってインナーリード１６が配列されているが、各配
列の端には１本ずつのダミーリード１８が設けられてい
る。ダミーリード１８は電気回路を構成するものではな
く、ボンディングの際の応力を吸収するためのものであ
る。電気回路用インナーリード１６とダミーリード１８
は同じ材質にてなり、同時に形成されたものである。
ディングの信頼性を高める一実施例を表わしたものであ
る。１２はテープキャリアのベースフィルムであり、例
えばポリイミドフィルムにてなる。ベースフィルム１２
にはＩＣチップを実装するための開口部であるデバイス
穴１４が開けられており、テープキャリアのリードはそ
のデバイス穴に突出するインナーリード１６と、インナ
ーリード１６につながりテープキャリアの外部と接続さ
れるアウターリードとからなる。デバイス穴１４の四辺
に沿ってインナーリード１６が配列されているが、各配
列の端には１本ずつのダミーリード１８が設けられてい
る。ダミーリード１８は電気回路を構成するものではな
く、ボンディングの際の応力を吸収するためのものであ
る。電気回路用インナーリード１６とダミーリード１８
は同じ材質にてなり、同時に形成されたものである。
【００１０】２０はこのテープキャリアに実装されたＩ
Ｃチップであり、インナーリード１６に接続された電気
回路用ボンディングパッドのバンプ２２と、ダミーリー
ド１８に接続されたダミーバンプ２４が形成されている
。バンプ２４はダミーリード１８と接続されてボンディ
ング時の応力を吸収するためのものであり、電気回路を
構成しない。ダミーバンプ２４はＩＣチップ２０の角部
に配置されている。
Ｃチップであり、インナーリード１６に接続された電気
回路用ボンディングパッドのバンプ２２と、ダミーリー
ド１８に接続されたダミーバンプ２４が形成されている
。バンプ２４はダミーリード１８と接続されてボンディ
ング時の応力を吸収するためのものであり、電気回路を
構成しない。ダミーバンプ２４はＩＣチップ２０の角部
に配置されている。
【００１１】図１のようにＩＣチップ２０の角部にダミ
ーバンプ２４を設け、それにボンディングされるダミー
リード１８をテープキャリアに設けているので、ボンデ
ィングされたときダミーリード１８に応力負担がかかり
、本来の電気回路用のインナーリード１６への負担が減
り、インナーリード切断に対する信頼性が向上する。
ーバンプ２４を設け、それにボンディングされるダミー
リード１８をテープキャリアに設けているので、ボンデ
ィングされたときダミーリード１８に応力負担がかかり
、本来の電気回路用のインナーリード１６への負担が減
り、インナーリード切断に対する信頼性が向上する。
【００１２】また、インナーリードとＩＣチップのバン
プとの間は一括ボンディング方式により接続されるので
、ボンディング用ツールとＩＣチップのバンプ面及びイ
ンナーリード平面が常に平行でなければ、インナーリー
ドとバンプが接合されないというボンディング不良を起
こす。そこで、図１のようにＩＣチップの角部にダミー
バンプ２４と、それに接続されるダミーリード１８を設
けることにより、ボンディングツールの平行度の管理が
しやすくなる。すなわち、ボンディングツールの平行度
が狂うとＩＣチップ角部のダミーバンプに接続されるダ
ミーリードがまずボンディング不良を起こすため、その
ダミーリードのボンディング状態を管理すれば電気回路
用のインナーリードのボンディングを管理することがで
きる。仮にダミーリードとダミーバンプのボンディング
不良が発生しても本来の電気回路には関係がないので、
電気回路を構成するボンディングの不良を起こす前にボ
ンディングツールの平行度を修正したり調製することが
できる。
プとの間は一括ボンディング方式により接続されるので
、ボンディング用ツールとＩＣチップのバンプ面及びイ
ンナーリード平面が常に平行でなければ、インナーリー
ドとバンプが接合されないというボンディング不良を起
こす。そこで、図１のようにＩＣチップの角部にダミー
バンプ２４と、それに接続されるダミーリード１８を設
けることにより、ボンディングツールの平行度の管理が
しやすくなる。すなわち、ボンディングツールの平行度
が狂うとＩＣチップ角部のダミーバンプに接続されるダ
ミーリードがまずボンディング不良を起こすため、その
ダミーリードのボンディング状態を管理すれば電気回路
用のインナーリードのボンディングを管理することがで
きる。仮にダミーリードとダミーバンプのボンディング
不良が発生しても本来の電気回路には関係がないので、
電気回路を構成するボンディングの不良を起こす前にボ
ンディングツールの平行度を修正したり調製することが
できる。
【００１３】図２は短絡検出用のダミーリードとダミー
バンプを備えた実施例を表わす。（Ａ）はテープキャリ
アにＩＣチップが実装された状態を表わし、（Ｂ）はテ
ープキャリアのインナーリードの配列を表わす。図２で
、テープキャリアのベースフィルム３２にはアウターリ
ードとインナーリードが設けられ、インナーリード３６
はデバイス穴３４に突出するように形成されている。 インナーリード３６は各配列で等間隔に配列され、その
配列のピッチよりも狭い間隔でその配列の端部に短絡検
出用のダミーリード３８が形成されている。デバイス穴
３４内にはＩＣチップ４０が実装されており、ＩＣチッ
プ４０にはインナーリード３６とダミーリード３８の位
置に対応してボンディングパッドのバンプ４２と４４が
形成されている。バンプ４２はインナーリード３６と接
続されて電気回路を形成するためのものであり、バンプ
４４はダミーリード３８と接続される短絡検出用バンプ
である。３９はスプロケットによりこのテープキャリア
を移送する穴である。（Ｂ）のように電気回路に必要な
インナーリード３６のピッチを例えば１００μｍとする
と、ダミーリード３８とそれに隣接するインナーリード
３６との距離ｘはピッチ１００μｍより小さい値に設定
されている。
バンプを備えた実施例を表わす。（Ａ）はテープキャリ
アにＩＣチップが実装された状態を表わし、（Ｂ）はテ
ープキャリアのインナーリードの配列を表わす。図２で
、テープキャリアのベースフィルム３２にはアウターリ
ードとインナーリードが設けられ、インナーリード３６
はデバイス穴３４に突出するように形成されている。 インナーリード３６は各配列で等間隔に配列され、その
配列のピッチよりも狭い間隔でその配列の端部に短絡検
出用のダミーリード３８が形成されている。デバイス穴
３４内にはＩＣチップ４０が実装されており、ＩＣチッ
プ４０にはインナーリード３６とダミーリード３８の位
置に対応してボンディングパッドのバンプ４２と４４が
形成されている。バンプ４２はインナーリード３６と接
続されて電気回路を形成するためのものであり、バンプ
４４はダミーリード３８と接続される短絡検出用バンプ
である。３９はスプロケットによりこのテープキャリア
を移送する穴である。（Ｂ）のように電気回路に必要な
インナーリード３６のピッチを例えば１００μｍとする
と、ダミーリード３８とそれに隣接するインナーリード
３６との距離ｘはピッチ１００μｍより小さい値に設定
されている。
【００１４】図３に示されるように、ＩＣチップとテー
プキャリアが正しく位置合わせされてボンディングがな
されたときは、（Ａ）に示されるように短絡は起こらな
い。しかし、位置がずれてボンディングが行なわれると
、（Ｂ）に示されるようにダミーリード３８とインナー
リード３６がバンプ４２を介して短絡する。そこで、こ
の短絡を検出し、テープキャリアとＩＣチップの位置決
め装置にフィードバックすることにより、短絡が連続し
て発生するのを防止することができる。
プキャリアが正しく位置合わせされてボンディングがな
されたときは、（Ａ）に示されるように短絡は起こらな
い。しかし、位置がずれてボンディングが行なわれると
、（Ｂ）に示されるようにダミーリード３８とインナー
リード３６がバンプ４２を介して短絡する。そこで、こ
の短絡を検出し、テープキャリアとＩＣチップの位置決
め装置にフィードバックすることにより、短絡が連続し
て発生するのを防止することができる。
【００１５】短絡検出用のダミーリード３８とＩＣチッ
プのダミーバンプ４４は１箇所だけではＩＣチップとテ
ープキャリアの相対的な回転やそのダミーリードが設け
られている配列とは別の配列方向のずれは検出すること
ができないので、異なる方向の２個以上のダミーリード
及びダミーバンプを設けておくのが好ましい。
プのダミーバンプ４４は１箇所だけではＩＣチップとテ
ープキャリアの相対的な回転やそのダミーリードが設け
られている配列とは別の配列方向のずれは検出すること
ができないので、異なる方向の２個以上のダミーリード
及びダミーバンプを設けておくのが好ましい。
【００１６】図４（Ａ）はテープキャリアの応力を吸収
してインナーリードのボンディングの信頼性を高めるた
めのさらに他の実施例を表わしたものである。ＴＡＢに
よるボンディングで最も多い不良はインナーリードの浮
きである。特にその浮きはインナーリードの配列の両端
部（すなわちＩＣチップの角部のバンプに接続されるイ
ンナーリード）に多い。その原因は、テープキャリアの
ベースフィルムにはフレキシブルなポリイミドフィルム
などが使用されているため、インナーリード及びアウタ
ーリードのボンディングによりテープ自体が撓んでその
応力がインナーリードの配列の両端部に最も大きく作用
するからである。そこで、図４の実施例ではその応力が
インナーリードに作用するのを小さくするために、デバ
イス穴５４の周辺に電気的にはフローティング状態の島
状の導体ダミーパターン５８が設けられている。このダ
ミーパターン５８はデバイス穴５４の周辺であればよい
が、特に応力が大きく働くデバイス穴５４の四隅の部分
に配置されているのが好ましい。なお、５２はベースフ
ィルム、５６はインナーリード、６２はスプロケットに
よりこのテープキャリアを移送する穴である。
してインナーリードのボンディングの信頼性を高めるた
めのさらに他の実施例を表わしたものである。ＴＡＢに
よるボンディングで最も多い不良はインナーリードの浮
きである。特にその浮きはインナーリードの配列の両端
部（すなわちＩＣチップの角部のバンプに接続されるイ
ンナーリード）に多い。その原因は、テープキャリアの
ベースフィルムにはフレキシブルなポリイミドフィルム
などが使用されているため、インナーリード及びアウタ
ーリードのボンディングによりテープ自体が撓んでその
応力がインナーリードの配列の両端部に最も大きく作用
するからである。そこで、図４の実施例ではその応力が
インナーリードに作用するのを小さくするために、デバ
イス穴５４の周辺に電気的にはフローティング状態の島
状の導体ダミーパターン５８が設けられている。このダ
ミーパターン５８はデバイス穴５４の周辺であればよい
が、特に応力が大きく働くデバイス穴５４の四隅の部分
に配置されているのが好ましい。なお、５２はベースフ
ィルム、５６はインナーリード、６２はスプロケットに
よりこのテープキャリアを移送する穴である。
【００１７】図４（Ａ）における島状パターン５８はイ
ンナーリード５６などの電極パターンと同じ材質のもの
であり、具体的には電界銅はくを使用して電極パターン
と同時に形成されたものである。島状パターン５８は、
ボンディングツールが当たる領域にまで形成されている
とボンディングの際の妨げになるので、図４（Ｂ）に示
されるように、ボンディングツールが圧着する領域では
その島状パターン５８には切欠き６０が設けられている
。
ンナーリード５６などの電極パターンと同じ材質のもの
であり、具体的には電界銅はくを使用して電極パターン
と同時に形成されたものである。島状パターン５８は、
ボンディングツールが当たる領域にまで形成されている
とボンディングの際の妨げになるので、図４（Ｂ）に示
されるように、ボンディングツールが圧着する領域では
その島状パターン５８には切欠き６０が設けられている
。
【００１８】上記の実施例でテープキャリアは電気回路
に必要なインナーリードやアウターリードのほかにダミ
ーリード１８，３８やダミーパターン５８が設けられて
いるが、テープキャリア上の導体パターンは全て同じ工
程で製造することができる。具体的には、次の製造プロ
セスで製造される。ポリイミドなどのベースフィルムに
金型でデバイス穴の開口部を形成した後、ベースフィル
ムに接着剤を塗布し、電界銅箔を貼りつける。接着剤と
しては例えばエポキシ系のものが使用される。開口部の
裏側をレジストで埋めておき、表面側の銅箔に写真製版
とエッチングによりパターン化を施す。この工程で必要
なアウターリードやインナーリードのほかにダミーリー
ドやダミーパターンも同時に形成する。パターン化用の
表側のレジストと開口部を埋めていた裏側のレジストを
ともに除去する。その後、導体パターンに錫や半田など
の無電界メッキを施す。本発明でテープキャリアにＩＣ
チップを実装する方法は従来通りであり、樹脂などで封
止するのも従来通りに行なうことができる。
に必要なインナーリードやアウターリードのほかにダミ
ーリード１８，３８やダミーパターン５８が設けられて
いるが、テープキャリア上の導体パターンは全て同じ工
程で製造することができる。具体的には、次の製造プロ
セスで製造される。ポリイミドなどのベースフィルムに
金型でデバイス穴の開口部を形成した後、ベースフィル
ムに接着剤を塗布し、電界銅箔を貼りつける。接着剤と
しては例えばエポキシ系のものが使用される。開口部の
裏側をレジストで埋めておき、表面側の銅箔に写真製版
とエッチングによりパターン化を施す。この工程で必要
なアウターリードやインナーリードのほかにダミーリー
ドやダミーパターンも同時に形成する。パターン化用の
表側のレジストと開口部を埋めていた裏側のレジストを
ともに除去する。その後、導体パターンに錫や半田など
の無電界メッキを施す。本発明でテープキャリアにＩＣ
チップを実装する方法は従来通りであり、樹脂などで封
止するのも従来通りに行なうことができる。
【００１９】
【発明の効果】請求項１と５から７の発明によれば、Ｔ
ＡＢ実装時の応力がダミーリードやダミーパターンによ
り吸収されて、ＴＡＢ実装体のボンディングの信頼性が
向上する。また、ＩＣチップとインナーリードとのボン
ディングの歩留まりが向上し、引いてはコスト低下につ
ながる。ＩＣチップが高集積度化され、高付加価値化さ
れるに伴ってＩＣチップが大型化し、多ピン化の傾向に
なってきてボンディング工程内での歩留まりが低下する
傾向にあるが、本発明によりボンディング工程の歩留ま
りを向上させる利益は大きい。請求項２〜４の発明によ
ればＩＣチップとテープキャリアの位置合わせのずれに
よる短絡の連続発生を防止することができ、作業効率が
向上し、製造コストが低下する。
ＡＢ実装時の応力がダミーリードやダミーパターンによ
り吸収されて、ＴＡＢ実装体のボンディングの信頼性が
向上する。また、ＩＣチップとインナーリードとのボン
ディングの歩留まりが向上し、引いてはコスト低下につ
ながる。ＩＣチップが高集積度化され、高付加価値化さ
れるに伴ってＩＣチップが大型化し、多ピン化の傾向に
なってきてボンディング工程内での歩留まりが低下する
傾向にあるが、本発明によりボンディング工程の歩留ま
りを向上させる利益は大きい。請求項２〜４の発明によ
ればＩＣチップとテープキャリアの位置合わせのずれに
よる短絡の連続発生を防止することができ、作業効率が
向上し、製造コストが低下する。
【図１】一実施例のＩＣチップ近傍を示す平面図である
。
。
【図２】短絡防止用ダミーリードとダミーバンプを備え
た実施例を示す図であり、（Ａ）は平面図、（Ｂ）はイ
ンナーリード配列を示す部分拡大図である。
た実施例を示す図であり、（Ａ）は平面図、（Ｂ）はイ
ンナーリード配列を示す部分拡大図である。
【図３】図２の実施例の動作を示す用部平面図である。
【図４】さらに他の実施例を示す図であり、（Ａ）は概
略平面図、（Ｂ）はダミーパターンの切欠き部を示す部
分平面図である。
略平面図、（Ｂ）はダミーパターンの切欠き部を示す部
分平面図である。
【図５】従来のＴＡＢ実装体を示す概略平面図である。
Claims (7)
- 【請求項１】 ボンディングパッドのバンプが形成さ
れている表面の角部の少なくとも１個所に電気回路を構
成しないダミーバンプが形成されている半導体集積回路
装置チップと、前記半導体集積回路装置チップと接続さ
れるインナーリードとしてボンディングパッドのバンプ
と接続されて電気回路を構成するインナーリードの他に
、前記ダミーバンプと接続されるダミーリードも備えて
いるテープキャリアと、を備えたＴＡＢ実装体。 - 【請求項２】 ボンディングパッドのバンプが形成さ
れている表面のバンプの配列上に短絡検出用のダミーバ
ンプが形成されている半導体集積回路装置チップと、前
記半導体集積回路装置チップと接続されるインナーリー
ドとしてボンディングパッドのバンプと接続されて電気
回路を構成するインナーリードの他に、前記ダミーバン
プと接続されるダミーリードも備えているテープキャリ
アと、を備えたＴＡＢ実装体。 - 【請求項３】 前記ダミーリードとそれが隣接するイ
ンナーリードとの間隔は、電気回路を構成するインナー
リードのピッチよりも小さい請求項２に記載のＴＡＢ実
装体。 - 【請求項４】 前記ダミーリードは１個の半導体集積
回路装置チップ当り異なる方向に２個以上が設けられて
いる請求項２又は３に記載のＴＡＢ実装体。 - 【請求項５】 デバイス穴に半導体集積回路装置チッ
プが接続されるインナーリードが突出し、そのデバイス
穴の周辺に電気的なフローティング状態の島状の導体ダ
ミーパターンが設けられているテープキャリア。 - 【請求項６】 前記ダミーパターンはデバイス穴の四
隅に配置されている請求項５に記載のテープキャリア。 - 【請求項７】 前記ダミーパターンはボンディングツ
ールがインナーリードを圧着する領域にかからない形状
にパターン化されている請求項５又は６に記載のテープ
キャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12839391A JP3197291B2 (ja) | 1991-04-30 | 1991-04-30 | Ｔａｂ実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12839391A JP3197291B2 (ja) | 1991-04-30 | 1991-04-30 | Ｔａｂ実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329649A true JPH04329649A (ja) | 1992-11-18 |
| JP3197291B2 JP3197291B2 (ja) | 2001-08-13 |
Family
ID=14983702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12839391A Expired - Fee Related JP3197291B2 (ja) | 1991-04-30 | 1991-04-30 | Ｔａｂ実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3197291B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0814510A3 (en) * | 1996-06-20 | 1999-04-21 | Kabushiki Kaisha Toshiba | TAB tape and semiconductor device using the TAB tape |
| US6066888A (en) * | 1997-02-17 | 2000-05-23 | Seiko Epson Corporation | Tape carrier and tape carrier device using the same |
| US6342729B1 (en) | 1998-11-20 | 2002-01-29 | Fujitsu Limited | Tape carrier package |
-
1991
- 1991-04-30 JP JP12839391A patent/JP3197291B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0814510A3 (en) * | 1996-06-20 | 1999-04-21 | Kabushiki Kaisha Toshiba | TAB tape and semiconductor device using the TAB tape |
| US6066888A (en) * | 1997-02-17 | 2000-05-23 | Seiko Epson Corporation | Tape carrier and tape carrier device using the same |
| US6342729B1 (en) | 1998-11-20 | 2002-01-29 | Fujitsu Limited | Tape carrier package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3197291B2 (ja) | 2001-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0680086B1 (en) | Semiconductor device and method of producing said semiconductor device | |
| US6902955B2 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US6677670B2 (en) | Semiconductor device | |
| US6300685B1 (en) | Semiconductor package | |
| JP2779133B2 (ja) | バンプを持つ半導体構造 | |
| JPH05152375A (ja) | フイルムキヤリア半導体装置及びその製造方法 | |
| WO2002007218A1 (en) | Multi-metal layer circuit | |
| US6953709B2 (en) | Semiconductor device and its manufacturing method | |
| KR19990072819A (ko) | 반도체장치및그제조방법 | |
| KR20090026891A (ko) | 배선기판, 이를 갖는 테이프 패키지 및 표시장치, 이의제조방법 및 이를 갖는 테이프 패키지 및 표시장치의제조방법 | |
| JPH07326644A (ja) | テープキャリアおよびこれを用いた半導体デバイス の実装構造 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JPH04329649A (ja) | Ｔａｂ実装体 | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| KR100384336B1 (ko) | 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법 | |
| US7521781B2 (en) | Integrated circuit package system with mold clamp line critical area having widened conductive traces | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| JPH0555305A (ja) | 半導体集積回路実装パツケージ | |
| KR100235107B1 (ko) | 탭 패키지 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JPH0777256B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001085604A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |