JPH04330572A - 画像データ処理装置におけるインデックス画像の記録方法および記録装置 - Google Patents
画像データ処理装置におけるインデックス画像の記録方法および記録装置Info
- Publication number
- JPH04330572A JPH04330572A JP3321486A JP32148691A JPH04330572A JP H04330572 A JPH04330572 A JP H04330572A JP 3321486 A JP3321486 A JP 3321486A JP 32148691 A JP32148691 A JP 32148691A JP H04330572 A JPH04330572 A JP H04330572A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- video
- video signal
- vga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000012545 processing Methods 0.000 claims abstract description 20
- 230000006870 function Effects 0.000 abstract description 24
- 238000006243 chemical reaction Methods 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000003786 synthesis reaction Methods 0.000 abstract description 8
- 239000000872 buffer Substances 0.000 description 94
- 229920005994 diacetyl cellulose Polymers 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 230000001360 synchronised effect Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100115778 Caenorhabditis elegans dac-1 gene Proteins 0.000 description 1
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 101150102866 adc1 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/8205—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only involving the multiplexing of an additional signal and the colour video signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
- G11B27/326—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is a video-frame or a video-field (P.I.P.)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
- H04N1/00281—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a telecommunication apparatus, e.g. a switched network of teleprinters for the distribution of text-based information, a selective call terminal
- H04N1/00283—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a telecommunication apparatus, e.g. a switched network of teleprinters for the distribution of text-based information, a selective call terminal with a television apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2508—Magnetic discs
- G11B2220/2512—Floppy disks
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、パーソナルコンピュ
ータと画像記録および再生装置とを含む画像データシス
テムに係り、特に、記録媒体に格納された複数の異なる
画像を表わすインデックス画像の生成および、その記録
媒体への書き込みを行なうためのシステムにおける記録
装置および記録方法に関する。
ータと画像記録および再生装置とを含む画像データシス
テムに係り、特に、記録媒体に格納された複数の異なる
画像を表わすインデックス画像の生成および、その記録
媒体への書き込みを行なうためのシステムにおける記録
装置および記録方法に関する。
【０００２】
【従来の技術および課題】従来、たとえばテレビジョン
（ＴＶ）カメラによって生成されたＴＶ信号や、電子ス
チルカメラによってビデオフロッピディスクに記録され
たビデオ信号をコンピュータシステムに入力して、たと
えばビデオグラフィックス配列（ＶＧＡ） 形のような
特定の形にてモニタに表示する画像システムがあった。
（ＴＶ）カメラによって生成されたＴＶ信号や、電子ス
チルカメラによってビデオフロッピディスクに記録され
たビデオ信号をコンピュータシステムに入力して、たと
えばビデオグラフィックス配列（ＶＧＡ） 形のような
特定の形にてモニタに表示する画像システムがあった。
【０００３】この従来の画像システムは、図７に示すよ
うにパーソナルコンピュータ１０と画像記録再生装置１
２とを含み、これらはそれぞれがエレクトロニクスボー
ド９７にてインタフェースされている。記録再生装置１
２にはビデオフロッピディスク１８が装着されて、これ
から自然画像を表わすビデオ信号を読み出す際に、その
ビデオ信号はエレクトロニクスボード９７のアナログデ
ジタル変換器９８にて対応するデジタル信号に変換され
て、同エレクトロニクスボードに備えられた専用のビデ
オフレームメモリ９９にてビットマップデータに展開さ
れる。この後、パーソナルコンピュータ１０は、必要に
応じてビットマップデータを取り込んで、それから、こ
のデータをＶＧＡ モニタ１６にて表示されるＶＧＡ
画像を含むデータとして取り扱う。
うにパーソナルコンピュータ１０と画像記録再生装置１
２とを含み、これらはそれぞれがエレクトロニクスボー
ド９７にてインタフェースされている。記録再生装置１
２にはビデオフロッピディスク１８が装着されて、これ
から自然画像を表わすビデオ信号を読み出す際に、その
ビデオ信号はエレクトロニクスボード９７のアナログデ
ジタル変換器９８にて対応するデジタル信号に変換され
て、同エレクトロニクスボードに備えられた専用のビデ
オフレームメモリ９９にてビットマップデータに展開さ
れる。この後、パーソナルコンピュータ１０は、必要に
応じてビットマップデータを取り込んで、それから、こ
のデータをＶＧＡ モニタ１６にて表示されるＶＧＡ
画像を含むデータとして取り扱う。
【０００４】また、パーソナルコンピュータによって生
成されたＶＧＡ 形式のグラフィックスは、図６に示す
ような従来の技術を使用して、電子スチルカメラによっ
てビデオフロッピディスクに記録可能なビデオ信号に変
換される。この図６において、ＰＣ（パーソナルコンピ
ュータ）グラフィックスは、専用のバッファ１に格納さ
れ、これからスキャンコンバータ２によってライン３を
介して特定タイプの所望のビデオ信号フォーマットに従
った読み出し速度にて読み出される。同図において、ビ
デオフロッピディスクに記録可能となったＮＴＳＣビデ
オ信号は図に示すスキャンコンバータ２の出力となる。 もっとも、異なる走査速度、たとえばＰＡＬ やＳＥＣ
ＡＭの走査速度が使用される場合もある。図における結
果のＮＴＳＣ信号は、ＮＴＳＣモニタ２４に表示される
。
成されたＶＧＡ 形式のグラフィックスは、図６に示す
ような従来の技術を使用して、電子スチルカメラによっ
てビデオフロッピディスクに記録可能なビデオ信号に変
換される。この図６において、ＰＣ（パーソナルコンピ
ュータ）グラフィックスは、専用のバッファ１に格納さ
れ、これからスキャンコンバータ２によってライン３を
介して特定タイプの所望のビデオ信号フォーマットに従
った読み出し速度にて読み出される。同図において、ビ
デオフロッピディスクに記録可能となったＮＴＳＣビデ
オ信号は図に示すスキャンコンバータ２の出力となる。 もっとも、異なる走査速度、たとえばＰＡＬ やＳＥＣ
ＡＭの走査速度が使用される場合もある。図における結
果のＮＴＳＣ信号は、ＮＴＳＣモニタ２４に表示される
。
【０００５】図６および図７に示すような、ＶＧＡ か
らＮＴＳＣへ、およびその反対へ変換する構成は周知で
ある。しかしながら図６および図７の回路を用いる場合
、変換される前の状態のビデオ信号を格納しておくのに
独立した個別のハードウェアが必要である。たとえば図
６において専用のＰＣグラフィックスバッファ１は、固
定レートのスキャンコンバータ２にて適切なアクセスを
行なった信号をＮＴＳＣへ変換するために、前処理とし
てスキャンコンバータ２によってＶＧＡ データを編集
するまで、ＮＴＳＣ信号に変換される前のＶＧＡ 信号
を格納しておかなければならない。同様に、図７におい
て専用のフレームメモリ９９は、パーソナルコンピュー
タ１０にて固定レートの読み出しによるＶＧＡ への変
換を行なう前に、ＮＴＳＣ信号を格納しておかなければ
ならない。この結果、ＮＴＳＣビデオ信号をＶＧＡ へ
およびその反対へ変換するためには、大容量のハードウ
ェアが必要であった。
らＮＴＳＣへ、およびその反対へ変換する構成は周知で
ある。しかしながら図６および図７の回路を用いる場合
、変換される前の状態のビデオ信号を格納しておくのに
独立した個別のハードウェアが必要である。たとえば図
６において専用のＰＣグラフィックスバッファ１は、固
定レートのスキャンコンバータ２にて適切なアクセスを
行なった信号をＮＴＳＣへ変換するために、前処理とし
てスキャンコンバータ２によってＶＧＡ データを編集
するまで、ＮＴＳＣ信号に変換される前のＶＧＡ 信号
を格納しておかなければならない。同様に、図７におい
て専用のフレームメモリ９９は、パーソナルコンピュー
タ１０にて固定レートの読み出しによるＶＧＡ への変
換を行なう前に、ＮＴＳＣ信号を格納しておかなければ
ならない。この結果、ＮＴＳＣビデオ信号をＶＧＡ へ
およびその反対へ変換するためには、大容量のハードウ
ェアが必要であった。
【０００６】また、ＮＴＳＣ画像のある選択された位置
へコンピュータグラフィックス（ＶＧＡ） 信号を挿入
（オーバレイ）して、そのように合成したビデオ信号を
通常のＴＶ受像機のようなＮＴＳＣモニタに表示するこ
とが知られている。このようなシステムの従来例を図８
に示す。インタレース（飛び越し走査式）のＮＴＳＣビ
デオ信号は、入力端子２０２ に入力されてビデオ合成
器２０３ へ供給される。入力したＮＴＳＣビデオ信号
の同期成分はゲンロック回路２０１ へ供給される。こ
の回路２０１ はビデオフォーマット変換器２００ へ
の出力を備えている。非インタレースのＶＧＡ 信号は
、ＰＣグラフィックスメモリ１００ に一旦格納されて
変換器２００ へ供給される。変換器２００ は、ゲン
ロック回路２０１ の出力に基づいて入力した非インタ
レースＶＧＡ 信号の走査レートを変更する。ゲンロッ
ク回路２０１ は、入力したビデオ信号の同期成分、こ
の場合ＮＴＳＣ信号の同期成分を受けて、変換器２００
へ出力する。これにより変換器２００の出力はゲンロ
ック回路２０１ の入力信号と同一のフォーマットを有
するようになるのでこの変換器２００ は、入力のフォ
ーマット、この場合ＰＣグラフィックスメモリ１００
から入力するＶＧＡ のフォーマットを変更することが
できる。
へコンピュータグラフィックス（ＶＧＡ） 信号を挿入
（オーバレイ）して、そのように合成したビデオ信号を
通常のＴＶ受像機のようなＮＴＳＣモニタに表示するこ
とが知られている。このようなシステムの従来例を図８
に示す。インタレース（飛び越し走査式）のＮＴＳＣビ
デオ信号は、入力端子２０２ に入力されてビデオ合成
器２０３ へ供給される。入力したＮＴＳＣビデオ信号
の同期成分はゲンロック回路２０１ へ供給される。こ
の回路２０１ はビデオフォーマット変換器２００ へ
の出力を備えている。非インタレースのＶＧＡ 信号は
、ＰＣグラフィックスメモリ１００ に一旦格納されて
変換器２００ へ供給される。変換器２００ は、ゲン
ロック回路２０１ の出力に基づいて入力した非インタ
レースＶＧＡ 信号の走査レートを変更する。ゲンロッ
ク回路２０１ は、入力したビデオ信号の同期成分、こ
の場合ＮＴＳＣ信号の同期成分を受けて、変換器２００
へ出力する。これにより変換器２００の出力はゲンロ
ック回路２０１ の入力信号と同一のフォーマットを有
するようになるのでこの変換器２００ は、入力のフォ
ーマット、この場合ＰＣグラフィックスメモリ１００
から入力するＶＧＡ のフォーマットを変更することが
できる。
【０００７】図８において、コンバータ２００ は、入
力した非インタレースのＶＧＡ をＮＴＳＣ形式のイン
タレースＶＧＡ に変更して、インタレースＶＧＡ を
ビデオ合成器２０３ へ供給する。この点においては、
ＶＧＡ 信号がＮＴＳＣビデオ信号と同様なフォーマッ
ト（たとえば、インタレース）のＶＧＡ 信号であって
も、ビデオ合成器２０３へ供給される。ビデオ合成器２
０３ の出力２０４ ではインタレースのＶＧＡ 信号
がＮＴＳＣ信号上にオーバレイされる。
力した非インタレースのＶＧＡ をＮＴＳＣ形式のイン
タレースＶＧＡ に変更して、インタレースＶＧＡ を
ビデオ合成器２０３ へ供給する。この点においては、
ＶＧＡ 信号がＮＴＳＣビデオ信号と同様なフォーマッ
ト（たとえば、インタレース）のＶＧＡ 信号であって
も、ビデオ合成器２０３へ供給される。ビデオ合成器２
０３ の出力２０４ ではインタレースのＶＧＡ 信号
がＮＴＳＣ信号上にオーバレイされる。
【０００８】また、ＶＧＡ 信号上にＮＴＳＣビデオ信
号をオーバレイして、この結果を従来システムを用いて
ＶＧＡ モニタ上に表示することも知られている。しか
し、従来のシステムには専用のＶＧＡ バッファと専用
のＮＴＳＣビデオメモリとを必要とする。
号をオーバレイして、この結果を従来システムを用いて
ＶＧＡ モニタ上に表示することも知られている。しか
し、従来のシステムには専用のＶＧＡ バッファと専用
のＮＴＳＣビデオメモリとを必要とする。
【０００９】上述した従来システムの説明から明らかな
ように、異なるタイプの画像信号は異なる形式（すなわ
ち、インタレースまたは非インタレース）を有するので
、それぞれのタイプの画像信号を保持するには単独の専
用フレームメモリまたはバッファが必要であった。たと
えば、図７において、ＶＧＡ に変換するまでＮＴＳＣ
信号を記憶するのに単独の専用フレームメモリ９９が必
要であった。さらに図６および図８ではそれぞれＶＧＡ
信号を格納するために単独の専用のＰＣグラフィック
スバッファ（１，１００） が必要であった。このよう
に従来の技術においては、専用のバッファやメモリを必
要としているので、多種の画像信号形式を取り扱うこと
ができる画像信号処理装置を構成するためには、多くの
ハードウェアが必要となる。
ように、異なるタイプの画像信号は異なる形式（すなわ
ち、インタレースまたは非インタレース）を有するので
、それぞれのタイプの画像信号を保持するには単独の専
用フレームメモリまたはバッファが必要であった。たと
えば、図７において、ＶＧＡ に変換するまでＮＴＳＣ
信号を記憶するのに単独の専用フレームメモリ９９が必
要であった。さらに図６および図８ではそれぞれＶＧＡ
信号を格納するために単独の専用のＰＣグラフィック
スバッファ（１，１００） が必要であった。このよう
に従来の技術においては、専用のバッファやメモリを必
要としているので、多種の画像信号形式を取り扱うこと
ができる画像信号処理装置を構成するためには、多くの
ハードウェアが必要となる。
【００１０】上述したように、従来の画像システムは、
たとえばテレビジョン（ＴＶ）カメラによって生成され
たＴＶ信号や、電子スチルカメラによってビデオフロッ
ピーディスクに記録されたビデオ信号をコンピュータシ
ステムに入力して、たとえばビデオグラフィックス配列
（ＶＧＡ） 形式のような特定の形式にてモニタに表示
する。このような従来の画像システムでは、パーソナル
コンピュータと、画像記録および再生装置とを備えてお
り、これらはエレクトロニクスボードにてそれぞれイン
タフェースされていた。たとえば、ビデオフロッピーを
録画再生装置に装着して、それに記録されている自然画
像を表わすビデオ信号を読み出すときに、このビデオ信
号はエレクトロニクスボードによって対応するデジタル
データに変換されて、エレクトロニクスボードのメモリ
にビットマップデータとして展開される。このビットマ
ップデータは、後に必要に応じてパーソナルコンピュー
タに取り込まれて、以後、ＶＧＡ 画像またはその一部
としてパソコンにて取り扱われる。
たとえばテレビジョン（ＴＶ）カメラによって生成され
たＴＶ信号や、電子スチルカメラによってビデオフロッ
ピーディスクに記録されたビデオ信号をコンピュータシ
ステムに入力して、たとえばビデオグラフィックス配列
（ＶＧＡ） 形式のような特定の形式にてモニタに表示
する。このような従来の画像システムでは、パーソナル
コンピュータと、画像記録および再生装置とを備えてお
り、これらはエレクトロニクスボードにてそれぞれイン
タフェースされていた。たとえば、ビデオフロッピーを
録画再生装置に装着して、それに記録されている自然画
像を表わすビデオ信号を読み出すときに、このビデオ信
号はエレクトロニクスボードによって対応するデジタル
データに変換されて、エレクトロニクスボードのメモリ
にビットマップデータとして展開される。このビットマ
ップデータは、後に必要に応じてパーソナルコンピュー
タに取り込まれて、以後、ＶＧＡ 画像またはその一部
としてパソコンにて取り扱われる。
【００１１】パーソナルコンピュータと、合成されたビ
デオフロッピーからの画像を記録および再生するための
装置とを含むこの従来の画像システムは、記録再生装置
からパーソナルコンピュータにビデオデータを転送する
ことはできるが、パーソナルコンピュータから記録再生
装置に転送することができなかった。具体的には、この
ようなシステムでは、パーソナルコンピュータの処理に
てビデオフロッピーの自然画像を読み出すことができず
、かつ再びビデオフロッピーに書き込む処理を行なうこ
とができなかった。
デオフロッピーからの画像を記録および再生するための
装置とを含むこの従来の画像システムは、記録再生装置
からパーソナルコンピュータにビデオデータを転送する
ことはできるが、パーソナルコンピュータから記録再生
装置に転送することができなかった。具体的には、この
ようなシステムでは、パーソナルコンピュータの処理に
てビデオフロッピーの自然画像を読み出すことができず
、かつ再びビデオフロッピーに書き込む処理を行なうこ
とができなかった。
【００１２】発展したコンピュータシステムまたはビデ
オシステムの増加にともなって、２つの異なるシステム
を組み合わせてもっと多くのメリットを得ることができ
る装置を実現するための要求が高まっている。たとえば
ビデオフロッピーに蓄積された画像の内容を見ること、
ビデオテープまたは同様の画像記録媒体のサマライズ画
像を手早く見ることなどが最も望まれている。またサマ
ライズ画像にタイトルや目録の項目を加えて、この結果
を同記録媒体に書き込むことが望まれている。
オシステムの増加にともなって、２つの異なるシステム
を組み合わせてもっと多くのメリットを得ることができ
る装置を実現するための要求が高まっている。たとえば
ビデオフロッピーに蓄積された画像の内容を見ること、
ビデオテープまたは同様の画像記録媒体のサマライズ画
像を手早く見ることなどが最も望まれている。またサマ
ライズ画像にタイトルや目録の項目を加えて、この結果
を同記録媒体に書き込むことが望まれている。
【００１３】本発明は上記課題を解決して、多種の画像
信号形式を取り扱うことができる画像信号処理装置を提
供することを目的とする。さらに、多種の画像信号形式
を取り扱うことができるとともに、システム全体のコス
トを減少させるために少ない量のハードウェアを用いる
ことができる画像信号処理システムを提供することを目
的とする。
信号形式を取り扱うことができる画像信号処理装置を提
供することを目的とする。さらに、多種の画像信号形式
を取り扱うことができるとともに、システム全体のコス
トを減少させるために少ない量のハードウェアを用いる
ことができる画像信号処理システムを提供することを目
的とする。
【００１４】
【課題を解決するための手段および作用】本発明は上記
目的を達成するために成されたもので、自然画像を表わ
すＮＴＳＣ画像信号とコンピュータによって生成された
グラフィックス画像を表わすＶＧＡ 画像信号とを含む
多種の形式の画像信号を受信可能な画像合成および再走
査ボードを備えている。このオーバレイ再走査ボードは
、フレームメモリのアドレス指定を行ない、かつフレー
ムメモリにデータを送りおよび受けるタイミングゲート
アレイを含む。
目的を達成するために成されたもので、自然画像を表わ
すＮＴＳＣ画像信号とコンピュータによって生成された
グラフィックス画像を表わすＶＧＡ 画像信号とを含む
多種の形式の画像信号を受信可能な画像合成および再走
査ボードを備えている。このオーバレイ再走査ボードは
、フレームメモリのアドレス指定を行ない、かつフレー
ムメモリにデータを送りおよび受けるタイミングゲート
アレイを含む。
【００１５】自然画像を表わす画像信号およびコンピュ
ータにて生成されたグラフィックス画像を表わす画像信
号の両方は、オーバレイ再走査ボードによって実行され
る動作のタイプに従って、タイミングゲートアレイにて
選択的に受信および送信可能となっている。このボード
の可能な動作は、コンピュータグラフィックスの画像信
号を自然画像を表わす（ＮＴＳＣビデオなどの）画像信
号へ、またはその反対への変換を行ない、かつ自然画像
を表わす画像信号上にコンピュータグラフィックス画像
信号をオーバレイ、およびその反対のオーバレイを行な
うことを含む。
ータにて生成されたグラフィックス画像を表わす画像信
号の両方は、オーバレイ再走査ボードによって実行され
る動作のタイプに従って、タイミングゲートアレイにて
選択的に受信および送信可能となっている。このボード
の可能な動作は、コンピュータグラフィックスの画像信
号を自然画像を表わす（ＮＴＳＣビデオなどの）画像信
号へ、またはその反対への変換を行ない、かつ自然画像
を表わす画像信号上にコンピュータグラフィックス画像
信号をオーバレイ、およびその反対のオーバレイを行な
うことを含む。
【００１６】タイミングゲートアレイは、オーバレイ再
走査ボードにて実行された動作に従って、フレームメモ
リに書き込みまたは読み出される画像信号のタイプに基
づく読出しまたは書込み速度にて、いずれかをフレーム
メモリに書き込みまたは読み出す。
走査ボードにて実行された動作に従って、フレームメモ
リに書き込みまたは読み出される画像信号のタイプに基
づく読出しまたは書込み速度にて、いずれかをフレーム
メモリに書き込みまたは読み出す。
【００１７】このとき、１個のフレームメモリにて、コ
ンピュータグラフィックスタイプまたは自然画像タイプ
のいずれかの画像信号を一旦格納する。このように、オ
ーバレイ再走査ボードは、少ない量のハードウェアを有
するだけで、多種の画像処理動作を実行することができ
る。
ンピュータグラフィックスタイプまたは自然画像タイプ
のいずれかの画像信号を一旦格納する。このように、オ
ーバレイ再走査ボードは、少ない量のハードウェアを有
するだけで、多種の画像処理動作を実行することができ
る。
【００１８】さらに、この発明による画像データ記録方
法および装置は、パーソナルコンピュータの操作によっ
て記録媒体に格納された複数の画像を表わすインデック
ス画像を生成して、同記録媒体にインデックス画像を書
き込む。
法および装置は、パーソナルコンピュータの操作によっ
て記録媒体に格納された複数の画像を表わすインデック
ス画像を生成して、同記録媒体にインデックス画像を書
き込む。
【００１９】この画像記録媒体に記録された画像からイ
ンデクッス画像を生成し、画像記録媒体にインデックス
画像を記録する方法は、画像を表わす第１のビデオ信号
を蓄積した画像記録媒体を準備し、この画像記録媒体か
ら第１のビデオ信号を読み出し、第１のビデオ信号によ
って表わされる画像のサマライズ画像を表わす第２のビ
デオ信号を生成し、この第２のビデオ信号を画像記録媒
体に記録する。
ンデクッス画像を生成し、画像記録媒体にインデックス
画像を記録する方法は、画像を表わす第１のビデオ信号
を蓄積した画像記録媒体を準備し、この画像記録媒体か
ら第１のビデオ信号を読み出し、第１のビデオ信号によ
って表わされる画像のサマライズ画像を表わす第２のビ
デオ信号を生成し、この第２のビデオ信号を画像記録媒
体に記録する。
【００２０】さらに、この発明は画像記録媒体に記録さ
れた画像からインデックス画像を生成し、このインデッ
クス画像を画像記録媒体に記録する装置において、画像
記録媒体からの画像を表わす第１のビデオ信号を読み出
す再生ユニットと、第１のビデオ信号の表わす画像のサ
マライズ画像を表わす第２のビデオ信号を生成するサマ
ライズ画像生成ユニットと、画像記録媒体に第２のビデ
オ信号を記録する記録ユニットとを備える。
れた画像からインデックス画像を生成し、このインデッ
クス画像を画像記録媒体に記録する装置において、画像
記録媒体からの画像を表わす第１のビデオ信号を読み出
す再生ユニットと、第１のビデオ信号の表わす画像のサ
マライズ画像を表わす第２のビデオ信号を生成するサマ
ライズ画像生成ユニットと、画像記録媒体に第２のビデ
オ信号を記録する記録ユニットとを備える。
【００２１】
【実施例】次に、添付図面を参照して本発明による記憶
システムの一実施例を詳細に説明する。図１を参照する
と、この発明によるビデオまたは画像信号合成装置の実
施例は、パーソナルコンピュータ１０と記録再生装置１
２とを備えて、これらはオーバレイ再走査ボード１２に
て相互に接続されている。パーソナルコンピュータ１０
は、商業的に入手できる１６ビットまたは３２ビットの
プロセッサシステムであり、グラフィックスおよびテキ
ストを扱うプログラムシーケンスを含んでいる。パーソ
ナルコンピュータ１０には、たとえばＩＢＭ ＰＣ／Ｘ
Ｔ／ＡＴからＰＳ／２ Ｍ−３０ 相当の処理システム
が有利に適用される。グラフィックスデータは、ラスタ
データ、ベクトルデータまたはビットマップデータの形
で取り扱われる。コンピュータ１０にはＶＧＡ モニタ
１６が接続されて、これには、本実施例では擬似カラー
モードで表わされるＶＧＡビデオデータが可視表示され
る。ＶＧＡ画像は、周知のように標準スクリーンのサイ
ズを有し、かつ非インタレースである。一般に、ＶＧＡ
画像データは一画素の画像データを一つの数値にて示
す擬似カラーモードにて表わされることが知られている
。 ルックアップテーブルは、その数値にて指定されるアド
レスを参照して３色成分のグループに関連づけた数値を
発生する。この色成分のグループは、その画素の色およ
び明度を決定する。
システムの一実施例を詳細に説明する。図１を参照する
と、この発明によるビデオまたは画像信号合成装置の実
施例は、パーソナルコンピュータ１０と記録再生装置１
２とを備えて、これらはオーバレイ再走査ボード１２に
て相互に接続されている。パーソナルコンピュータ１０
は、商業的に入手できる１６ビットまたは３２ビットの
プロセッサシステムであり、グラフィックスおよびテキ
ストを扱うプログラムシーケンスを含んでいる。パーソ
ナルコンピュータ１０には、たとえばＩＢＭ ＰＣ／Ｘ
Ｔ／ＡＴからＰＳ／２ Ｍ−３０ 相当の処理システム
が有利に適用される。グラフィックスデータは、ラスタ
データ、ベクトルデータまたはビットマップデータの形
で取り扱われる。コンピュータ１０にはＶＧＡ モニタ
１６が接続されて、これには、本実施例では擬似カラー
モードで表わされるＶＧＡビデオデータが可視表示され
る。ＶＧＡ画像は、周知のように標準スクリーンのサイ
ズを有し、かつ非インタレースである。一般に、ＶＧＡ
画像データは一画素の画像データを一つの数値にて示
す擬似カラーモードにて表わされることが知られている
。 ルックアップテーブルは、その数値にて指定されるアド
レスを参照して３色成分のグループに関連づけた数値を
発生する。この色成分のグループは、その画素の色およ
び明度を決定する。
【００２２】記録再生装置１２は、実カラーモードのア
ナログビデオ信号をビデオフロッピー１８に記録して、
またこれから読み出すビデオ信号の記録再生装置である
。これには、たとえば高解像度カメラ２０などの映像信
号源も接続されている。記録再生装置１２は、ビデオフ
ロッピー１８に加えて、またはこれに代えて、図示しな
いビデオテープに記録、再生する機能を有していてもよ
い。一般に、自然画像を表わすＴＶ信号や同様の信号は
、実カラーモードの色差および輝度にて示される。実カ
ラーモードでは、一画素が赤、緑および青の３色成分の
割合にて示す３つの数値にて表現される。再生される画
像は、それらの割合から求められる。
ナログビデオ信号をビデオフロッピー１８に記録して、
またこれから読み出すビデオ信号の記録再生装置である
。これには、たとえば高解像度カメラ２０などの映像信
号源も接続されている。記録再生装置１２は、ビデオフ
ロッピー１８に加えて、またはこれに代えて、図示しな
いビデオテープに記録、再生する機能を有していてもよ
い。一般に、自然画像を表わすＴＶ信号や同様の信号は
、実カラーモードの色差および輝度にて示される。実カ
ラーモードでは、一画素が赤、緑および青の３色成分の
割合にて示す３つの数値にて表現される。再生される画
像は、それらの割合から求められる。
【００２３】パーソナルコンピュータ１０および記録再
生装置１２はオーバレイ再走査ボード１４によって相互
接続されている。このボード１４は、本実施例ではたと
えばＮＴＳＣ，ＲＧＢおよびＳ−タイプのビデオ信号あ
るいは同様のＶＧＡ ビデオ信号を受け、これらを要求
に応じてＮＴＳＣ，ＲＧＢ， Ｓ−タイプおよびＶＧＡ
ビデオ信号の形で出力する信号変換および合成機能を
有する。その特定の構成例が図２に示されている。この
発明は、しかし、これらのタイプのビデオ信号にのみ限
定されず、他のタイプ、たとえばＰＡＬ やＳＥＣＡＭ
などのビデオ信号にも有利に適用される。
生装置１２はオーバレイ再走査ボード１４によって相互
接続されている。このボード１４は、本実施例ではたと
えばＮＴＳＣ，ＲＧＢおよびＳ−タイプのビデオ信号あ
るいは同様のＶＧＡ ビデオ信号を受け、これらを要求
に応じてＮＴＳＣ，ＲＧＢ， Ｓ−タイプおよびＶＧＡ
ビデオ信号の形で出力する信号変換および合成機能を
有する。その特定の構成例が図２に示されている。この
発明は、しかし、これらのタイプのビデオ信号にのみ限
定されず、他のタイプ、たとえばＰＡＬ やＳＥＣＡＭ
などのビデオ信号にも有利に適用される。
【００２４】オーバレイ再走査ボード１４は、自然画像
のビデオ信号を受ける入力ポート１０２，１０４ およ
び１０６ を有して、また自然画像のビデオ信号を出力
する出力ポート１０８，１１０ および１１２ を有す
る。入力ポート１０２，１０４ および１０６ は、た
とえば、高解像度カメラ２０、ビデオフロッピー１８ま
たはビデオテープを駆動する再生装置、イメージスキャ
ナ、あるいは図示しない通信回線などの様々な映像信号
源に接続される。出力ポート１０８， １１０および１
１２ は、記録再生装置１２への接続線の一部を構成し
、たとえばビデオフロッピー１８もしくはビデオテープ
のドライブおよび／または映像モニタ２４などの画像出
力装置に接続される。
のビデオ信号を受ける入力ポート１０２，１０４ およ
び１０６ を有して、また自然画像のビデオ信号を出力
する出力ポート１０８，１１０ および１１２ を有す
る。入力ポート１０２，１０４ および１０６ は、た
とえば、高解像度カメラ２０、ビデオフロッピー１８ま
たはビデオテープを駆動する再生装置、イメージスキャ
ナ、あるいは図示しない通信回線などの様々な映像信号
源に接続される。出力ポート１０８， １１０および１
１２ は、記録再生装置１２への接続線の一部を構成し
、たとえばビデオフロッピー１８もしくはビデオテープ
のドライブおよび／または映像モニタ２４などの画像出
力装置に接続される。
【００２５】入力ポート１０２ はＮＴＳＣ信号を受け
入れ、ＮＴＳＣデコーダ１１４ の入力に接続されてい
る。ＮＴＳＣデコーダ１１４ は入力１０２ のＮＴＳ
Ｃビデオ入力をＲＧＢ ビデオ信号に変換して、結果の
信号をＲＧＢ スイッチ１１６ の入力１２０ に与え
る。入力ポート１０４ はＲＧＢ信号を受け入れ、これ
を直接、ＲＧＢ スイッチ１１６ に与える。また入力
ポート１０６はＳ−タイプのビデオ信号を受け入れ、Ｓ
−ビデオデコータ１１８の入力に接続されている。Ｓ−
ビデオデコーダ１１８ は、入力１０６ のＳ−タイプ
のビデオ入力をＲＧＢ ビデオ信号に変換して、結果の
信号をＲＧＢ スイッチ１１６ の入力１２２ に与え
る。これからわかるように本実施例の場合、オーバレイ
再走査ボード１４では、ビデオ信号は基本的にはＲＧＢ
信号の形で扱われる。
入れ、ＮＴＳＣデコーダ１１４ の入力に接続されてい
る。ＮＴＳＣデコーダ１１４ は入力１０２ のＮＴＳ
Ｃビデオ入力をＲＧＢ ビデオ信号に変換して、結果の
信号をＲＧＢ スイッチ１１６ の入力１２０ に与え
る。入力ポート１０４ はＲＧＢ信号を受け入れ、これ
を直接、ＲＧＢ スイッチ１１６ に与える。また入力
ポート１０６はＳ−タイプのビデオ信号を受け入れ、Ｓ
−ビデオデコータ１１８の入力に接続されている。Ｓ−
ビデオデコーダ１１８ は、入力１０６ のＳ−タイプ
のビデオ入力をＲＧＢ ビデオ信号に変換して、結果の
信号をＲＧＢ スイッチ１１６ の入力１２２ に与え
る。これからわかるように本実施例の場合、オーバレイ
再走査ボード１４では、ビデオ信号は基本的にはＲＧＢ
信号の形で扱われる。
【００２６】ＲＧＢ スイッチ１１６ は、３つの入力
１２０， １０４および１２２ のいずれかを選択的に
その出力１２４ に接続する選択回路である。スイッチ
１１６ の出力１２４ は、アナログデジタル変換器（
ＡＤＣ） １２６， ＮＴＳＣ エンコーダ１２８ お
よびゲンロック回路１５０ の入力に接続されている。 ＮＴＳＣエンコーダ１２８ は、入力１２４ のＲＧＢ
信号をＮＴＳＣ信号に変換し、これをその出力１３２
に出力する。出力１３２ は選択回路１３４ に接続
されている。また、選択回路１３４ には直接ＮＴＳＣ
入力１０２ も接続されている。選択回路１３４は、２
つのＮＴＳＣ入力１０２ および１３２ を択一的に、
アナログデジタル（Ａ／Ｄ） 変換器１９９ に接続す
る回路である。Ａ／Ｄ 変換器１９９ は出力１３６
を備え、この出力１３６ はＮＴＳＣスイッチ１３８
の一方の入力に接続されている。ＮＴＳＣスイッチ１３
８ は２つの入力１３６ および１４０ を有し、その
出力がデジタルアナログ（Ｄ／Ａ） 変換器１９８ を
介してビデオ出力１０８ に接続されている。ＮＴＳＣ
スイッチ１３８ は、後述のタイミングゲートアレイ１
４２ の制御出力１４４ に応動して２つの入力１３６
および１４０ を択一的に出力１０８ に接続するス
イッチ回路である。このスイッチ１３８ のスイッチン
グは画素クロックレートで応動可能である。
１２０， １０４および１２２ のいずれかを選択的に
その出力１２４ に接続する選択回路である。スイッチ
１１６ の出力１２４ は、アナログデジタル変換器（
ＡＤＣ） １２６， ＮＴＳＣ エンコーダ１２８ お
よびゲンロック回路１５０ の入力に接続されている。 ＮＴＳＣエンコーダ１２８ は、入力１２４ のＲＧＢ
信号をＮＴＳＣ信号に変換し、これをその出力１３２
に出力する。出力１３２ は選択回路１３４ に接続
されている。また、選択回路１３４ には直接ＮＴＳＣ
入力１０２ も接続されている。選択回路１３４は、２
つのＮＴＳＣ入力１０２ および１３２ を択一的に、
アナログデジタル（Ａ／Ｄ） 変換器１９９ に接続す
る回路である。Ａ／Ｄ 変換器１９９ は出力１３６
を備え、この出力１３６ はＮＴＳＣスイッチ１３８
の一方の入力に接続されている。ＮＴＳＣスイッチ１３
８ は２つの入力１３６ および１４０ を有し、その
出力がデジタルアナログ（Ｄ／Ａ） 変換器１９８ を
介してビデオ出力１０８ に接続されている。ＮＴＳＣ
スイッチ１３８ は、後述のタイミングゲートアレイ１
４２ の制御出力１４４ に応動して２つの入力１３６
および１４０ を択一的に出力１０８ に接続するス
イッチ回路である。このスイッチ１３８ のスイッチン
グは画素クロックレートで応動可能である。
【００２７】アナログデジタル変換器（ＡＤＣ）１２６
は、フルスケールレンジをセットする図示しない基準発
生器を有し、入力１２４ に受けるアナログＲＧＢ 信
号を対応するディジタルデータに変換してその出力１４
６ に送出する。出力１４６ はタイミングゲートアレ
イ１４２ に接続されている。 ＲＧＢ スイッチ１１６ の出力１２４ は、ゲンロッ
ク回路１５０にも接続されている。ゲンロック回路１５
０ は入力１２４ のビデオ周波数に位相ロックして他
の論理回路のための高速クロックをその出力１５２ に
発生する。出力１５２はタイミングゲートアレイ１４２
に接続されている。
は、フルスケールレンジをセットする図示しない基準発
生器を有し、入力１２４ に受けるアナログＲＧＢ 信
号を対応するディジタルデータに変換してその出力１４
６ に送出する。出力１４６ はタイミングゲートアレ
イ１４２ に接続されている。 ＲＧＢ スイッチ１１６ の出力１２４ は、ゲンロッ
ク回路１５０にも接続されている。ゲンロック回路１５
０ は入力１２４ のビデオ周波数に位相ロックして他
の論理回路のための高速クロックをその出力１５２ に
発生する。出力１５２はタイミングゲートアレイ１４２
に接続されている。
【００２８】タイミングゲートアレイ１４２ は、基準
発振器１６２ によって発生された基準クロックに応動
して、実際のビデオ信号にあったビデオ同期信号を生成
するプログラム可能なビデオタイミング信号発生器であ
る。この一例としてＮＴＳＣおよびＶＧＡ のような２
つの標準ビデオ信号がある。これらの標準ビデオ信号は
、異なる特性を有している。通常、装置は、一方の標準
信号に合わせて設計されており、他方を用いることがで
きなかった。このため、両方のタイプを生成して出力す
るビデオ製品は有用である。このようなものとして、Ｎ
ＴＳＣを生成するためのフレームメモリと、ＶＧＡ を
生成するためのもう一つのフレームバッファとを利用す
ることが考えられるが、本発明はこれらの多くの要求を
考慮して、両方のものを同時に備える必要がなく、プロ
グラム可能なフレームメモリを使用して単に１個のフレ
ームメモリだけを必要とするものである。
発振器１６２ によって発生された基準クロックに応動
して、実際のビデオ信号にあったビデオ同期信号を生成
するプログラム可能なビデオタイミング信号発生器であ
る。この一例としてＮＴＳＣおよびＶＧＡ のような２
つの標準ビデオ信号がある。これらの標準ビデオ信号は
、異なる特性を有している。通常、装置は、一方の標準
信号に合わせて設計されており、他方を用いることがで
きなかった。このため、両方のタイプを生成して出力す
るビデオ製品は有用である。このようなものとして、Ｎ
ＴＳＣを生成するためのフレームメモリと、ＶＧＡ を
生成するためのもう一つのフレームバッファとを利用す
ることが考えられるが、本発明はこれらの多くの要求を
考慮して、両方のものを同時に備える必要がなく、プロ
グラム可能なフレームメモリを使用して単に１個のフレ
ームメモリだけを必要とするものである。
【００２９】そこで本実施例におけるタイミングゲート
アレイ１４２ は、ＮＴＳＣタイプのビデオ信号とＶＧ
Ａ ビデオ信号のいずれかを選択的にビデオＲＡＭ（Ｖ
ＲＡＭ）１５６に蓄積させ、またこれから読み出すこと
ができるようにハード的に構成されている。したがって
ＶＲＡＭ １５６およびタイミングゲートアレイ１４２
はプログラム可能なフレームメモリを構成して、この
記憶装置にて走査変換を行なう。具体的には、プログラ
ム可能なフレームメモリは、ＮＴＳＣタイプのビデオ信
号をＶＧＡ タイプのビデオ信号に、およびその反対の
変換を行なうことができる。
アレイ１４２ は、ＮＴＳＣタイプのビデオ信号とＶＧ
Ａ ビデオ信号のいずれかを選択的にビデオＲＡＭ（Ｖ
ＲＡＭ）１５６に蓄積させ、またこれから読み出すこと
ができるようにハード的に構成されている。したがって
ＶＲＡＭ １５６およびタイミングゲートアレイ１４２
はプログラム可能なフレームメモリを構成して、この
記憶装置にて走査変換を行なう。具体的には、プログラ
ム可能なフレームメモリは、ＮＴＳＣタイプのビデオ信
号をＶＧＡ タイプのビデオ信号に、およびその反対の
変換を行なうことができる。
【００３０】タイミングゲートアレイ１４２ はデータ
入出力ポート１５４ を有しており、これはＶＲＡＭ１
５６ に接続されている。ビデオＲＡＭ １５６ は、
様々なビデオフォーマットのビデオデータを蓄積可能な
ＲＡＭ であり、本実施例では１フレーム分のビデオデ
ータたとえば、１ Ｍｂｙｔｅ の蓄積容量を有してい
る。タイミングゲートアレイ１４２ とビデオＲＡＭ
１５６ は、プログラム可能なビデオ画像生成器を共に
形成している。
入出力ポート１５４ を有しており、これはＶＲＡＭ１
５６ に接続されている。ビデオＲＡＭ １５６ は、
様々なビデオフォーマットのビデオデータを蓄積可能な
ＲＡＭ であり、本実施例では１フレーム分のビデオデ
ータたとえば、１ Ｍｂｙｔｅ の蓄積容量を有してい
る。タイミングゲートアレイ１４２ とビデオＲＡＭ
１５６ は、プログラム可能なビデオ画像生成器を共に
形成している。
【００３１】タイミングゲートアレイ１４２ の詳細を
図９および図１０に示し、これらを参照してさらに詳し
く説明する。図１０に示すゲンロック論理ブロック７１
３ は、ビデオ同期情報をライン１５２ を介して受け
る。この情報は、図２に示すＲＧＢ スイッチ１１６か
ら出力された信号がゲンロック回路１５０ を介して導
出される。ビデオ同期情報は、ＲＧＢ スイッチ１１６
から出力される信号に従ったＲＧＢ，ＮＴＳＣまたは
Ｓ−タイプビデオのいずれかに属している。次にブロッ
ク７１３ のビデオ同期情報は、後述するプログラマブ
ル同期発生器７１２ を通して同後述する図９のＶＲＡ
Ｍアドレスバッファ／マルチプレクサ７０３ へ送られ
る。
図９および図１０に示し、これらを参照してさらに詳し
く説明する。図１０に示すゲンロック論理ブロック７１
３ は、ビデオ同期情報をライン１５２ を介して受け
る。この情報は、図２に示すＲＧＢ スイッチ１１６か
ら出力された信号がゲンロック回路１５０ を介して導
出される。ビデオ同期情報は、ＲＧＢ スイッチ１１６
から出力される信号に従ったＲＧＢ，ＮＴＳＣまたは
Ｓ−タイプビデオのいずれかに属している。次にブロッ
ク７１３ のビデオ同期情報は、後述するプログラマブ
ル同期発生器７１２ を通して同後述する図９のＶＲＡ
Ｍアドレスバッファ／マルチプレクサ７０３ へ送られ
る。
【００３２】タイミングゲートアレイ１４２ における
ゲンロック論理ブロック７１３ は、図２のゲンロック
回路１５０ が同期信号を出力しているか否かを常時モ
ニタしている。このゲンロックロジック７１３ は、ゲ
ンロック回路１５０ がビデオ同期情報を出力していな
いことを検知しているときには、プログラマブル同期発
生器７１２ のフリーランニングモードを開始させるた
めの信号をその発生器７１２ へ送信する。このフリー
ランニングモードにおけるプログラマブル同期発生器７
１２ は、パーソナルコンピュータ１０のＣＰＵ バス
１９２ およびライン７１７ を介して送られる情報に
基づいて内部同期情報を生成する。このパーソナルコン
ピュータ１０からライン７１７ を介して送られる情報
は、各種のビデオ同期形式に関する情報、たとえばＮＴ
ＳＣ，ＰＡＬ， Ｓ−タイプまたはＲＧＢ のような情
報を含む。フリーランニングモードは、図２に示すゲン
ロック回路１５０ へＲＧＢ スイッチ１１６ から外
部信号が送られていない状態のときに使用される。その
ような状態は、たとえば、以下に説明するようにＶＧＡ
タイプの情報をＮＴＳＣタイプの情報に変換している
期間に生じる。
ゲンロック論理ブロック７１３ は、図２のゲンロック
回路１５０ が同期信号を出力しているか否かを常時モ
ニタしている。このゲンロックロジック７１３ は、ゲ
ンロック回路１５０ がビデオ同期情報を出力していな
いことを検知しているときには、プログラマブル同期発
生器７１２ のフリーランニングモードを開始させるた
めの信号をその発生器７１２ へ送信する。このフリー
ランニングモードにおけるプログラマブル同期発生器７
１２ は、パーソナルコンピュータ１０のＣＰＵ バス
１９２ およびライン７１７ を介して送られる情報に
基づいて内部同期情報を生成する。このパーソナルコン
ピュータ１０からライン７１７ を介して送られる情報
は、各種のビデオ同期形式に関する情報、たとえばＮＴ
ＳＣ，ＰＡＬ， Ｓ−タイプまたはＲＧＢ のような情
報を含む。フリーランニングモードは、図２に示すゲン
ロック回路１５０ へＲＧＢ スイッチ１１６ から外
部信号が送られていない状態のときに使用される。その
ような状態は、たとえば、以下に説明するようにＶＧＡ
タイプの情報をＮＴＳＣタイプの情報に変換している
期間に生じる。
【００３３】第２のプログラマブル同期発生器７１１
は、ＶＧＡ 信号に関する同期情報を生成するために用
いられる。このプログラマブル同期発生器７１１ は、
ＶＧＡ フォーマットに関する同期情報を生成するのに
必要な適切な情報を形成するために、図２に示すＶＧＡ
制御回路１７０ とＣＰＵ バス１９２ とから入力
信号を受ける。このライン７１８ を通るＣＰＵ バス
１９２ から同期発生器７１１ への接続は、上記のプ
ログラマブル同期発生器７１２ のフリーランニングモ
ード期間に関して行なわれ、この期間にて同期発生器７
１１ のプログラミングが行なわれる。フリーランニン
グでない期間に、プログラマブル同期発生器７１１ は
、外部同期情報をＶＧＡ 制御回路１７０ からライン
１６６を介して受ける。フリーランニング期間において
、ライン１６６ にＶＧＡ 信号が送出されていないと
きに、同期発生器７１１ は、ＣＰＵ バス１９２ と
ライン７１８ を介して同期発生器７１１へ送信される
情報に基づいて外部同期情報を生成する。この情報はラ
イン７１８ を介して送られる。この情報は、ＶＧＡ
タイプの情報に関するものばかりではなく、ＰＣグラフ
ィック信号に展開した新しいタイプのものも含まれる。 この結果、プログラマブル同期発生器７１１ と７１２
は、あらゆるタイプのビデオ信号同期フォーマットを
組み立てる。
は、ＶＧＡ 信号に関する同期情報を生成するために用
いられる。このプログラマブル同期発生器７１１ は、
ＶＧＡ フォーマットに関する同期情報を生成するのに
必要な適切な情報を形成するために、図２に示すＶＧＡ
制御回路１７０ とＣＰＵ バス１９２ とから入力
信号を受ける。このライン７１８ を通るＣＰＵ バス
１９２ から同期発生器７１１ への接続は、上記のプ
ログラマブル同期発生器７１２ のフリーランニングモ
ード期間に関して行なわれ、この期間にて同期発生器７
１１ のプログラミングが行なわれる。フリーランニン
グでない期間に、プログラマブル同期発生器７１１ は
、外部同期情報をＶＧＡ 制御回路１７０ からライン
１６６を介して受ける。フリーランニング期間において
、ライン１６６ にＶＧＡ 信号が送出されていないと
きに、同期発生器７１１ は、ＣＰＵ バス１９２ と
ライン７１８ を介して同期発生器７１１へ送信される
情報に基づいて外部同期情報を生成する。この情報はラ
イン７１８ を介して送られる。この情報は、ＶＧＡ
タイプの情報に関するものばかりではなく、ＰＣグラフ
ィック信号に展開した新しいタイプのものも含まれる。 この結果、プログラマブル同期発生器７１１ と７１２
は、あらゆるタイプのビデオ信号同期フォーマットを
組み立てる。
【００３４】プログラマブル同期発生器７１１ および
７１２からの同期情報は、図９に示すＶＲＡＭアドレ
ス指定用のバッファ／マルチプレクサ７０３ へ独立し
て入力される。ＶＲＡＭアドレス指定用のバッファ／マ
ルチプレクサ７０３ は複数の入力を受け、その入力の
うちいずれかを選択して、ライン１５４ を介してＶＲ
ＡＭ１５６ へ出力する。このバッファ／マルチプレク
サ７０３ の出力は、選択される入力同期信号のタイミ
ングに従って、そのときの読出しおよび書込み信号とし
てＶＲＡＭ１５６へ送出される。
７１２からの同期情報は、図９に示すＶＲＡＭアドレ
ス指定用のバッファ／マルチプレクサ７０３ へ独立し
て入力される。ＶＲＡＭアドレス指定用のバッファ／マ
ルチプレクサ７０３ は複数の入力を受け、その入力の
うちいずれかを選択して、ライン１５４ を介してＶＲ
ＡＭ１５６ へ出力する。このバッファ／マルチプレク
サ７０３ の出力は、選択される入力同期信号のタイミ
ングに従って、そのときの読出しおよび書込み信号とし
てＶＲＡＭ１５６へ送出される。
【００３５】また、このバッファ／マルチプレクサ７０
３ は、ＣＰＵ カウンタ７０５ から入力信号を受け
る。ＣＰＵ カウンタ７０５は、ＶＲＡＭ１５６ に格
納された、または格納する情報の画素単位の正確な位置
を規定する情報をパーソナルコンピュータ１０からＣＰ
Ｕ バス１９２ を介して受ける。この結果、ＣＰＵ
カウンタ７０５ は、パーソナルコンピュータ１０がＶ
ＲＡＭ１５６ へランダムなアクセスを行なうことを許
可する。
３ は、ＣＰＵ カウンタ７０５ から入力信号を受け
る。ＣＰＵ カウンタ７０５は、ＶＲＡＭ１５６ に格
納された、または格納する情報の画素単位の正確な位置
を規定する情報をパーソナルコンピュータ１０からＣＰ
Ｕ バス１９２ を介して受ける。この結果、ＣＰＵ
カウンタ７０５ は、パーソナルコンピュータ１０がＶ
ＲＡＭ１５６ へランダムなアクセスを行なうことを許
可する。
【００３６】バッファ／マルチプレクサ７０３ はＶＲ
ＡＭ状態器７０４ によってライン７１９ を介して制
御される。この状態器７０４は、ライン７０６ および
７２０ を介してプログラマブル同期発生器７１２ お
よび７１１ から入力信号をそれぞれ受ける。状態器７
０４ の他の入力は、ライン７２１ を介してＣＰＵ
バス１９２からの信号を受ける。これら３つの入力から
受信しているとき、ＶＲＡＭ状態器７０４ は、タイミ
ングゲートアレイの動作を監視して、バッファ／マルチ
プレクサ７０３ の出力１５４ を決定する。また、Ｖ
ＲＡＭ状態器７０４ の一つの入力は、図２のクロック
発振器１６２ に接続されたクロックバッファ７０７
から与えられる。これらクロック発振器は、ＶＲＡＭ状
態器に基本タイミング信号を与える。 これはマルチプレク７０３ にて特定の入力を選択する
ための選択処理を行なわせ、出力１５４を送出させる。
ＡＭ状態器７０４ によってライン７１９ を介して制
御される。この状態器７０４は、ライン７０６ および
７２０ を介してプログラマブル同期発生器７１２ お
よび７１１ から入力信号をそれぞれ受ける。状態器７
０４ の他の入力は、ライン７２１ を介してＣＰＵ
バス１９２からの信号を受ける。これら３つの入力から
受信しているとき、ＶＲＡＭ状態器７０４ は、タイミ
ングゲートアレイの動作を監視して、バッファ／マルチ
プレクサ７０３ の出力１５４ を決定する。また、Ｖ
ＲＡＭ状態器７０４ の一つの入力は、図２のクロック
発振器１６２ に接続されたクロックバッファ７０７
から与えられる。これらクロック発振器は、ＶＲＡＭ状
態器に基本タイミング信号を与える。 これはマルチプレク７０３ にて特定の入力を選択する
ための選択処理を行なわせ、出力１５４を送出させる。
【００３７】図２に示すＡＤＣ １２６ を経由するＲ
ＧＢ スイッチ１１６ からのビデオデータ出力は、タ
イミングゲートアレイ１４２ へ入力されて、ライン１
４０ を介して図１０に示すバッファ７１４ へ送られ
る。このデータは、ＲＧＢ スイッチ１１６ からタイ
ミングゲートアレイ１４２ を通って ＶＲＡＭ１５６
へデータが書き込まれるときに、バッファ７１４ から
図９のＦＩＦＯシフトレジスタ７０２ へライン７２２
を介して送られる。このデータは次にＶＲＡＭデータ
バッファ７０１ へ送られ、ここではデータがＶＲＡＭ
アドレス指定用のマルチプレク７０３ から書込みコマ
ンドが送出されるまで保持される。マルチプレクサ７０
３ は、バッファ７０１ にて保持するデータが書き込
まれるＶＲＡＭの書き込み動作のタイミングを制御する
。ＶＲＡＭ１５６ から読み出された情報は、バッファ
７０１ を通してＦＩＦＯ ７０２へ送られてライン７
２２ を介して図１０のバッファ７１４ ヘ入り、その
ライン１４０ から出力される。
ＧＢ スイッチ１１６ からのビデオデータ出力は、タ
イミングゲートアレイ１４２ へ入力されて、ライン１
４０ を介して図１０に示すバッファ７１４ へ送られ
る。このデータは、ＲＧＢ スイッチ１１６ からタイ
ミングゲートアレイ１４２ を通って ＶＲＡＭ１５６
へデータが書き込まれるときに、バッファ７１４ から
図９のＦＩＦＯシフトレジスタ７０２ へライン７２２
を介して送られる。このデータは次にＶＲＡＭデータ
バッファ７０１ へ送られ、ここではデータがＶＲＡＭ
アドレス指定用のマルチプレク７０３ から書込みコマ
ンドが送出されるまで保持される。マルチプレクサ７０
３ は、バッファ７０１ にて保持するデータが書き込
まれるＶＲＡＭの書き込み動作のタイミングを制御する
。ＶＲＡＭ１５６ から読み出された情報は、バッファ
７０１ を通してＦＩＦＯ ７０２へ送られてライン７
２２ を介して図１０のバッファ７１４ ヘ入り、その
ライン１４０ から出力される。
【００３８】図２に示すＶＲＡＭコントローラ１７０
からのＶＧＡデータは、後述する制御目的で、タイミン
グゲートアレイ１４２ のバッファ７１５ （図１０）
へ入力される。このＶＧＡ データは、またゲンロッ
クの目的、たとえば同期信号がコンピュータ１０により
供給されてライン１６６ が使用されているかどうか、
または外部同期信号が供給されてライン１７８ が使用
されているか否かを発生器７１１ に知らせるために、
プログラマブル同期発生器７１１ へ送られる。 バッファ７１５ に格納されたＶＧＡ フォーマットは
オーバレイロジックブロック７１６ へ供給され、ここ
ではＣＰＵ バス１９２ からもさらに入力する。オー
バレイロジックブロック７１６ は、たとえば透明にす
る色であるキーカラーのデジタル表示を格納するオーバ
ーレイカラーレジスタと、バッファ７１５ からライン
７２３ を介してオーバーレイロジックブロックへ入力
するアクチュアルデータを格納するアクチュアルデータ
レジスタとから構成されている。さらに、オーバーレイ
ロジックブロックは、オーバーレイカラーレジスタとア
クチュアルデータレジスタとの内容を比較する比較器を
備えて、よく知られたオーバーレイ技術によるキーカラ
ーを画素毎に比較する。これは、たとえば、オーバーレ
イロジックブロック７１６ またはライン７２３へ送出
されるＶＧＡ データにキーカラーが検出されれば、後
述するスイッチゲートアレイ１６８ へ一つのライン１
４４ を介して指令信号が送られ、この指令は、スイッ
チゲートアレイ１６８ に、ＶＧＡ ＲＡＭ１７４から
その出力を取る状態からＶＲＡＭ１５６ からその出力
を取る状態に切り替え（キーイング）させる。
からのＶＧＡデータは、後述する制御目的で、タイミン
グゲートアレイ１４２ のバッファ７１５ （図１０）
へ入力される。このＶＧＡ データは、またゲンロッ
クの目的、たとえば同期信号がコンピュータ１０により
供給されてライン１６６ が使用されているかどうか、
または外部同期信号が供給されてライン１７８ が使用
されているか否かを発生器７１１ に知らせるために、
プログラマブル同期発生器７１１ へ送られる。 バッファ７１５ に格納されたＶＧＡ フォーマットは
オーバレイロジックブロック７１６ へ供給され、ここ
ではＣＰＵ バス１９２ からもさらに入力する。オー
バレイロジックブロック７１６ は、たとえば透明にす
る色であるキーカラーのデジタル表示を格納するオーバ
ーレイカラーレジスタと、バッファ７１５ からライン
７２３ を介してオーバーレイロジックブロックへ入力
するアクチュアルデータを格納するアクチュアルデータ
レジスタとから構成されている。さらに、オーバーレイ
ロジックブロックは、オーバーレイカラーレジスタとア
クチュアルデータレジスタとの内容を比較する比較器を
備えて、よく知られたオーバーレイ技術によるキーカラ
ーを画素毎に比較する。これは、たとえば、オーバーレ
イロジックブロック７１６ またはライン７２３へ送出
されるＶＧＡ データにキーカラーが検出されれば、後
述するスイッチゲートアレイ１６８ へ一つのライン１
４４ を介して指令信号が送られ、この指令は、スイッ
チゲートアレイ１６８ に、ＶＧＡ ＲＡＭ１７４から
その出力を取る状態からＶＲＡＭ１５６ からその出力
を取る状態に切り替え（キーイング）させる。
【００３９】また、図１０に示すマイクロ制御論理ブロ
ック７１０ は、クロックバッファ７０７ とＣＰＵ
バス１９２ とから入力信号を受ける。このマイクロ論
理制御ブロックは、本発明に直接関係のない外部ビデオ
ディスクプレヤまたは同様のものをライン１８２ を介
して制御する。
ック７１０ は、クロックバッファ７０７ とＣＰＵ
バス１９２ とから入力信号を受ける。このマイクロ論
理制御ブロックは、本発明に直接関係のない外部ビデオ
ディスクプレヤまたは同様のものをライン１８２ を介
して制御する。
【００４０】図２に示すタイミングゲートアレイのライ
ン１４０ は、ＮＴＳＣスイッチ１３８ とＲＧＢスイ
ッチ１３０ の入力に接続されている。ＲＧＢ スイッ
チ１３０ は、タイミングゲートアレイ１４２ の制御
出力１４４ に応動して、２つの入力１４６ と１４０
のいずれか一つを選択して出力する選択回路を構成し
ている。スイッチ１３０ の出力は、Ｓ−ビデオエンコ
ーダ１５８ の入力１６０と、デジタルアナログ変換器
１９１ を通ってＲＧＢ フォーマット出力ポート１１
２ とに接続されている。Ｓ−ビデオエンコーダ１５８
は、ＲＧＢ 信号をＳ−ビデオ信号に変換して、後述
する出力１１０ へ送出する。
ン１４０ は、ＮＴＳＣスイッチ１３８ とＲＧＢスイ
ッチ１３０ の入力に接続されている。ＲＧＢ スイッ
チ１３０ は、タイミングゲートアレイ１４２ の制御
出力１４４ に応動して、２つの入力１４６ と１４０
のいずれか一つを選択して出力する選択回路を構成し
ている。スイッチ１３０ の出力は、Ｓ−ビデオエンコ
ーダ１５８ の入力１６０と、デジタルアナログ変換器
１９１ を通ってＲＧＢ フォーマット出力ポート１１
２ とに接続されている。Ｓ−ビデオエンコーダ１５８
は、ＲＧＢ 信号をＳ−ビデオ信号に変換して、後述
する出力１１０ へ送出する。
【００４１】ＶＲＡＭ １５６は付加的なデータ入出力
ポート１６４ を有し、これはスイッチゲートアレイ１
６８ の一方の入力に接続されている。スイッチゲート
アレイ１６８ は他の入出力ポート１６６ を有し、こ
れはタイミングゲートアレイ１４２ とＶＧＡ 制御回
路１７０とに接続されている。ＶＧＡ 制御回路１７０
は、画像のビットマップ画素のコマンドをソフト的に
変換する。この ＶＧＡ制御回路１７０は入出力ポート
１７２ を有し、これにはＶＧＡ ＲＡＭ １７４ が
接続され、ＶＧＡ ＲＡＭ １７４ はパーソナルコン
ピュータ１０で作成した様々なフォーマットのビデオ情
報を蓄積する。ビデオ情報は、ラスタタイプ、ベクトル
タイプまたはビットマップタイプのいずれでもよい。し
かし、ＶＧＡ ＲＡＭ１７４ に蓄積されるに先立って
、ラスタデータの形に変換される。勿論、テキストデー
タを含んでもよい。ＶＧＡ ＶＲＡＭ １７４は本実施
例では１ Ｍｂｙｔｅ の蓄積容量を有する。
ポート１６４ を有し、これはスイッチゲートアレイ１
６８ の一方の入力に接続されている。スイッチゲート
アレイ１６８ は他の入出力ポート１６６ を有し、こ
れはタイミングゲートアレイ１４２ とＶＧＡ 制御回
路１７０とに接続されている。ＶＧＡ 制御回路１７０
は、画像のビットマップ画素のコマンドをソフト的に
変換する。この ＶＧＡ制御回路１７０は入出力ポート
１７２ を有し、これにはＶＧＡ ＲＡＭ １７４ が
接続され、ＶＧＡ ＲＡＭ １７４ はパーソナルコン
ピュータ１０で作成した様々なフォーマットのビデオ情
報を蓄積する。ビデオ情報は、ラスタタイプ、ベクトル
タイプまたはビットマップタイプのいずれでもよい。し
かし、ＶＧＡ ＲＡＭ１７４ に蓄積されるに先立って
、ラスタデータの形に変換される。勿論、テキストデー
タを含んでもよい。ＶＧＡ ＶＲＡＭ １７４は本実施
例では１ Ｍｂｙｔｅ の蓄積容量を有する。
【００４２】スイッチゲートアレイ１６８ はその詳細
が図１１に示されているように、タイミングゲートアレ
イ１４２ の制御出力１４４に応動して、ＶＲＡＭ １
５６から出力ポート１６４ に読み出されるビデオ信号
をバッファ１００１、ＭＵＸ１００４ およびバッファ
１００５を通してその出力１７６ へ、またはＶＲＡＭ
１５６への出力１６４ に選択的に出力したり、ＶＧ
Ａ ＲＡＭ１７４ からライン１７２ を介してＶＧＡ
制御回路１７０ およびライン１６６ を通して入力
されるＶＧＡ ビデオ出力を、バッファ１００２、ＭＵ
Ｘ １００４およびバッファ１００５を通して出力１７
６ へまたはＶＲＡＭ １５６への出力１６４ にバッ
ファ１００２、バッファ１００３、およびバッファ１０
０１を通して選択的に出力したり、する選択回路である
。スイッチゲートアレイ１６８ の出力１７６ はビデ
オＤＡＣ １７８ に接続されている。ビデオＤＡＣ
１７８ はビデオＤＡＣ １９８ と同様に、ディジタ
ルビデオデータを対応するアナログＶＧＡ 信号に変換
し、これをＶＧＡ 出力１８０ に出力する。出力１８
０ は最終的には図１に示すＶＧＡモニタ１６に接続さ
れる。
が図１１に示されているように、タイミングゲートアレ
イ１４２ の制御出力１４４に応動して、ＶＲＡＭ １
５６から出力ポート１６４ に読み出されるビデオ信号
をバッファ１００１、ＭＵＸ１００４ およびバッファ
１００５を通してその出力１７６ へ、またはＶＲＡＭ
１５６への出力１６４ に選択的に出力したり、ＶＧ
Ａ ＲＡＭ１７４ からライン１７２ を介してＶＧＡ
制御回路１７０ およびライン１６６ を通して入力
されるＶＧＡ ビデオ出力を、バッファ１００２、ＭＵ
Ｘ １００４およびバッファ１００５を通して出力１７
６ へまたはＶＲＡＭ １５６への出力１６４ にバッ
ファ１００２、バッファ１００３、およびバッファ１０
０１を通して選択的に出力したり、する選択回路である
。スイッチゲートアレイ１６８ の出力１７６ はビデ
オＤＡＣ １７８ に接続されている。ビデオＤＡＣ
１７８ はビデオＤＡＣ １９８ と同様に、ディジタ
ルビデオデータを対応するアナログＶＧＡ 信号に変換
し、これをＶＧＡ 出力１８０ に出力する。出力１８
０ は最終的には図１に示すＶＧＡモニタ１６に接続さ
れる。
【００４３】スイッチゲートアレイにおける図１１に示
す２入力１出力マルチプレクサ（ＭＵＸ）１００４は、
オーバーレイロジックブロック７１６からライン１４４
を介して送られる制御信号を受信する。この制御信号
は、ＭＵＸ の出力として選択されたＶＧＡ ＲＡＭ
１７４に格納されたデータまたはＶＲＡＭ１５６ に格
納されたデータか否かを画素毎に決定する。制御論理ブ
ロック１００７は、ＣＰＵ バス１９２ から制御信号
を受信する。この制御信号は、バッファ１００３を通し
て形成されるループバックパスを所望のデータの操作に
基づいて変化させるか否を制御するために用いられる。
す２入力１出力マルチプレクサ（ＭＵＸ）１００４は、
オーバーレイロジックブロック７１６からライン１４４
を介して送られる制御信号を受信する。この制御信号
は、ＭＵＸ の出力として選択されたＶＧＡ ＲＡＭ
１７４に格納されたデータまたはＶＲＡＭ１５６ に格
納されたデータか否かを画素毎に決定する。制御論理ブ
ロック１００７は、ＣＰＵ バス１９２ から制御信号
を受信する。この制御信号は、バッファ１００３を通し
て形成されるループバックパスを所望のデータの操作に
基づいて変化させるか否を制御するために用いられる。
【００４４】図１２にスイッチゲートアレイ１６８ の
動作を説明するためのフローチャートを示す。まず、コ
ンピュータ１０がライン１００６を介してバッファ１０
０３を起動するための制御信号を制御論理ブロック１０
０７へ送るか否かを判定して（ステップＳ１） 、ＶＧ
Ａコントローラ１７０ とＶＧＡ ＲＡＭ １７４ か
らライン１６６ にデータが供給されると、このデータ
をバッファ１００２、バッファ１００３およびバッファ
１００１を通してライン１６４ へ送る（ ステップＳ
２） 。
動作を説明するためのフローチャートを示す。まず、コ
ンピュータ１０がライン１００６を介してバッファ１０
０３を起動するための制御信号を制御論理ブロック１０
０７へ送るか否かを判定して（ステップＳ１） 、ＶＧ
Ａコントローラ１７０ とＶＧＡ ＲＡＭ １７４ か
らライン１６６ にデータが供給されると、このデータ
をバッファ１００２、バッファ１００３およびバッファ
１００１を通してライン１６４ へ送る（ ステップＳ
２） 。
【００４５】ステップＳ１の判定がたとえば「ＮＯ」で
あれば、すなわちコンピュータ１０がバッファ１００３
を起動していなければ、図１０に示すオーバーレイロジ
ックブロック７１６ がライン１４４ を介してコマン
ドを送って、たとえば透明であるキーカラーをバッファ
７１５ からブロック７１６ へ送ったことを示してい
る場合は（ステップＳ３） 、ステップＳ４を実行する
。ステップＳ４において前提のキーカラーは、図１０に
示すライン７２３ を介してオーバーレイロジックブロ
ック７１６ ヘ、またはバッファ７１５ を通してライ
ン１６６ を介してタイミングゲートアレイ１４２ へ
達するＶＧＡ データを含む。このときのＶＧＡ デー
タのキーカラーは、ＶＧＡ ＲＡＭ １７４ から出力
されるデータからＶＲＡＭ１５６ からのデータ画素の
出力に代えるスイッチゲートアレイ１６８ を停止させ
る信号としてふるまう。この結果、合成が効果的に行な
われる。
あれば、すなわちコンピュータ１０がバッファ１００３
を起動していなければ、図１０に示すオーバーレイロジ
ックブロック７１６ がライン１４４ を介してコマン
ドを送って、たとえば透明であるキーカラーをバッファ
７１５ からブロック７１６ へ送ったことを示してい
る場合は（ステップＳ３） 、ステップＳ４を実行する
。ステップＳ４において前提のキーカラーは、図１０に
示すライン７２３ を介してオーバーレイロジックブロ
ック７１６ ヘ、またはバッファ７１５ を通してライ
ン１６６ を介してタイミングゲートアレイ１４２ へ
達するＶＧＡ データを含む。このときのＶＧＡ デー
タのキーカラーは、ＶＧＡ ＲＡＭ １７４ から出力
されるデータからＶＲＡＭ１５６ からのデータ画素の
出力に代えるスイッチゲートアレイ１６８ を停止させ
る信号としてふるまう。この結果、合成が効果的に行な
われる。
【００４６】具体的には、ステップＳ３においてその結
果が「ＹＥＳ」 であれば、これはオーバーレイロジッ
クブロック７１６ が、ＶＧＡ データの流れに検出さ
れるキーカラーを判定してステップＳ４を実行すると、
ライン１６４ （ＶＲＡＭ１５６ から）のデータが、
バッファ１００１、２−ｔｏ−１ ＭＵＸ １００４
およびバッファ１００５を通して、スイッチゲートアレ
イ１６８ の出力ライン１７６ へ送出される。そして
、ステップＳ３にて「ＮＯ」の場合は、オーバーレイロ
ジックブロック７１６ は、ＶＧＡ データの流れに検
出されるキーカラーを判定して、ステップＳ４を実行し
、ライン１６６（ＶＧＡ ＲＡＭ １７４ から）のデ
ータは、バッファ１００２、２−ｔｏ−１ ＭＵＸ １
００４ およびバッファ１００５を通して、スイッチゲ
ートアレイ１６８ のライン１７６ へ送出される。こ
の結果、図１１とともに図９および図１０を参照して説
明したスイッチゲートアレイ１６８ の動作および役割
は、ＶＧＡ タイプの画像データにＮＴＳＣタイプのビ
デオデータをオーバーレイすることであった。
果が「ＹＥＳ」 であれば、これはオーバーレイロジッ
クブロック７１６ が、ＶＧＡ データの流れに検出さ
れるキーカラーを判定してステップＳ４を実行すると、
ライン１６４ （ＶＲＡＭ１５６ から）のデータが、
バッファ１００１、２−ｔｏ−１ ＭＵＸ １００４
およびバッファ１００５を通して、スイッチゲートアレ
イ１６８ の出力ライン１７６ へ送出される。そして
、ステップＳ３にて「ＮＯ」の場合は、オーバーレイロ
ジックブロック７１６ は、ＶＧＡ データの流れに検
出されるキーカラーを判定して、ステップＳ４を実行し
、ライン１６６（ＶＧＡ ＲＡＭ １７４ から）のデ
ータは、バッファ１００２、２−ｔｏ−１ ＭＵＸ １
００４ およびバッファ１００５を通して、スイッチゲ
ートアレイ１６８ のライン１７６ へ送出される。こ
の結果、図１１とともに図９および図１０を参照して説
明したスイッチゲートアレイ１６８ の動作および役割
は、ＶＧＡ タイプの画像データにＮＴＳＣタイプのビ
デオデータをオーバーレイすることであった。
【００４７】スイッチゲートアレイ１６８ は、それぞ
れの画素が実カラーまたは擬似カラーいずれのフォーマ
ットであるかを判定して、ビデオＤＡＣ１９１，１９８
および１７８ を制御する。この結果、そのハードウェ
アは、実カラーと擬似カラーのモードとを画素単位毎に
切り換えることができる。この実施例では特に、画素は
１６ビットにて表わされ、図５に示すように実カラーモ
ードまたは擬似カラーモードを表わすビット＃１５ を
含んでいる。ビット＃１５ が”１” であれば、その
画素は実カラーモードであり、ビット＃１５ が”０”
であれば、その画素は擬似カラーモードである。これ
により、両方を同時に表現するシステムを可能としてい
る。ビデオ画像の大部分が実カラーフォーマットで表わ
されて、他の部分が擬似カラーフォーマットで表わされ
る。残りのビット＃１４ から＃０は、たとえば通常の
画像データと同様に使用される。
れの画素が実カラーまたは擬似カラーいずれのフォーマ
ットであるかを判定して、ビデオＤＡＣ１９１，１９８
および１７８ を制御する。この結果、そのハードウェ
アは、実カラーと擬似カラーのモードとを画素単位毎に
切り換えることができる。この実施例では特に、画素は
１６ビットにて表わされ、図５に示すように実カラーモ
ードまたは擬似カラーモードを表わすビット＃１５ を
含んでいる。ビット＃１５ が”１” であれば、その
画素は実カラーモードであり、ビット＃１５ が”０”
であれば、その画素は擬似カラーモードである。これ
により、両方を同時に表現するシステムを可能としてい
る。ビデオ画像の大部分が実カラーフォーマットで表わ
されて、他の部分が擬似カラーフォーマットで表わされ
る。残りのビット＃１４ から＃０は、たとえば通常の
画像データと同様に使用される。
【００４８】タイミングゲートアレイ１４２ は、ＡＤ
Ｃ １２６ からビデオデータを受けると、ＶＲＡＭ１
５６ にビデオデータを蓄積するに先立って、これに実
カラーモードを示すビット＃１５ を付加する。また、
パーソナルコンピュータ１０で作成されたＶＧＡ ビデ
オデータは、後述のようにバス１９２ から一旦ＶＧＡ
ＲＡＭ １７４ に取り込まれる。ＶＧＡ コントロ
ーラ１７０ は、ＶＧＡ ＲＡＭ １７４ からこれを
読み出してスイッチゲートアレイ１６８ を介してＶＲ
ＡＭ １５６ に転送する際に、擬似カラーモードを示
すビット＃１５ をこれに付加する。
Ｃ １２６ からビデオデータを受けると、ＶＲＡＭ１
５６ にビデオデータを蓄積するに先立って、これに実
カラーモードを示すビット＃１５ を付加する。また、
パーソナルコンピュータ１０で作成されたＶＧＡ ビデ
オデータは、後述のようにバス１９２ から一旦ＶＧＡ
ＲＡＭ １７４ に取り込まれる。ＶＧＡ コントロ
ーラ１７０ は、ＶＧＡ ＲＡＭ １７４ からこれを
読み出してスイッチゲートアレイ１６８ を介してＶＲ
ＡＭ １５６ に転送する際に、擬似カラーモードを示
すビット＃１５ をこれに付加する。
【００４９】タイミングゲートアレイ１４２ にはマイ
クロコントローラ１８２ が接続され、これは接続線１
８４ および１８６ を有しており、録画再生装置１２
などの様々なビデオ機器が接続される。タイミングゲー
トアレイ１４２ 、ＶＧＡ コントローラ１７０ およ
びスイッチゲートアレイ１６８ にはバスバッファ１８
８ およびＢＩＯＳ ＲＯＭ １９０が接続されている
。バスバッファ１８８ はオーバレイ再走査ボード１４
をパーソナルコンピュータバス１９２ にインタフェー
スする。 また、ＢＩＯＳ ＲＯＭ １９０は、ボード１４の基本
的な動作をサポートするソフトウェアを供給し、かつそ
れを格納している。
クロコントローラ１８２ が接続され、これは接続線１
８４ および１８６ を有しており、録画再生装置１２
などの様々なビデオ機器が接続される。タイミングゲー
トアレイ１４２ 、ＶＧＡ コントローラ１７０ およ
びスイッチゲートアレイ１６８ にはバスバッファ１８
８ およびＢＩＯＳ ＲＯＭ １９０が接続されている
。バスバッファ１８８ はオーバレイ再走査ボード１４
をパーソナルコンピュータバス１９２ にインタフェー
スする。 また、ＢＩＯＳ ＲＯＭ １９０は、ボード１４の基本
的な動作をサポートするソフトウェアを供給し、かつそ
れを格納している。
【００５０】ＶＲＡＭ １５６であるフレームメモリは
、多種のビデオ入出力に接続することができる。それは
タイミングゲートアレイ１４２ によって制御され、こ
れはいずれのビデオ規格にも適合するメモリ制御信号お
よびビデオ同期信号を発生するためのプログラミングを
行なうことができる。したがって、単一のフレームメモ
リ１５６ は、いずれのビデオ規格にも適合したビデオ
信号を生成することができる。このプログラム可能なフ
レームメモリは、ＶＲＡＭ １５６およびタイミングゲ
ートアレイ１４２ にて構成され、これはＶＧＡ タイ
プのビデオ信号を発生する場合にも、またＮＴＳＣタイ
プのビデオ信号を発生する場合にも使用される。
、多種のビデオ入出力に接続することができる。それは
タイミングゲートアレイ１４２ によって制御され、こ
れはいずれのビデオ規格にも適合するメモリ制御信号お
よびビデオ同期信号を発生するためのプログラミングを
行なうことができる。したがって、単一のフレームメモ
リ１５６ は、いずれのビデオ規格にも適合したビデオ
信号を生成することができる。このプログラム可能なフ
レームメモリは、ＶＲＡＭ １５６およびタイミングゲ
ートアレイ１４２ にて構成され、これはＶＧＡ タイ
プのビデオ信号を発生する場合にも、またＮＴＳＣタイ
プのビデオ信号を発生する場合にも使用される。
【００５１】ここで、本発明の実施例におけるオーバレ
イ再走査ボードの第１の機能を説明する。この第１の機
能はＶＧＡ タイプの画像信号をＮＴＳＣタイプの画像
信号に変換する機能に関する。まず、この機能の概略を
説明し、続いてこの機能の詳細を説明する。
イ再走査ボードの第１の機能を説明する。この第１の機
能はＶＧＡ タイプの画像信号をＮＴＳＣタイプの画像
信号に変換する機能に関する。まず、この機能の概略を
説明し、続いてこの機能の詳細を説明する。
【００５２】たとえば、ＶＧＡ ビデオデータは、図１
に示すパーソナルコンピュータ１０からバス１９２ を
通してオーバレイ再走査ボード１４に取り込まれる。こ
のＶＧＡ ビデオデータは、図２に示すＶＧＡ コント
ローラ１７０ の制御の下にＶＧＡ ＲＡＭ １７４
に一旦蓄積される。このＶＧＡ タイプのビデオデータ
をＮＴＳＣタイプのビデオ信号に変換する場合に、スイ
ッチゲートアレイ１６８ は、ＶＧＡ ＲＡＭ １７４
からの信号（データ）をライン１７２、１６６ およ
び１６４ を介してＶＲＡＭ １５６に入力させる。こ
の結果、ＶＧＡＲＡＭ １７４ に蓄積されていたＶＧ
Ａ ビデオデータは、ＶＧＡ コントローラ１７０ の
制御の下にこれから読み出されて、ＶＲＡＭ １５６に
蓄積される。タイミングゲートアレイ１４２ は、ゲン
ロック回路１５０ にて生成されたＮＴＳＣまたは他の
自然画像の規格にあったタイミング信号に応動してＶＲ
ＡＭ１５６ からビデオデータを読み出す。このように
して読み出されたデータはライン１４０ を介してＮＴ
ＳＣスイッチ１３８ またはＲＧＢ スイッチ１３０
に供給される。このような処理によって、ＶＧＡ タイ
プのビデオ信号がたとえばＮＴＳＣタイプのビデオ信号
に走査変換される。
に示すパーソナルコンピュータ１０からバス１９２ を
通してオーバレイ再走査ボード１４に取り込まれる。こ
のＶＧＡ ビデオデータは、図２に示すＶＧＡ コント
ローラ１７０ の制御の下にＶＧＡ ＲＡＭ １７４
に一旦蓄積される。このＶＧＡ タイプのビデオデータ
をＮＴＳＣタイプのビデオ信号に変換する場合に、スイ
ッチゲートアレイ１６８ は、ＶＧＡ ＲＡＭ １７４
からの信号（データ）をライン１７２、１６６ およ
び１６４ を介してＶＲＡＭ １５６に入力させる。こ
の結果、ＶＧＡＲＡＭ １７４ に蓄積されていたＶＧ
Ａ ビデオデータは、ＶＧＡ コントローラ１７０ の
制御の下にこれから読み出されて、ＶＲＡＭ １５６に
蓄積される。タイミングゲートアレイ１４２ は、ゲン
ロック回路１５０ にて生成されたＮＴＳＣまたは他の
自然画像の規格にあったタイミング信号に応動してＶＲ
ＡＭ１５６ からビデオデータを読み出す。このように
して読み出されたデータはライン１４０ を介してＮＴ
ＳＣスイッチ１３８ またはＲＧＢ スイッチ１３０
に供給される。このような処理によって、ＶＧＡ タイ
プのビデオ信号がたとえばＮＴＳＣタイプのビデオ信号
に走査変換される。
【００５３】オーバレイ再走査ボード１４の出力がＮＴ
ＳＣ信号であるとき、ＮＴＳＣスイッチ１３８ はその
入力１４０ をデジタルアナログ変換器１９８ を通し
て出力１０８ に接続する。 その結果のＮＴＳＣタイプのビデオ信号が出力１０８
を通して出力される。またオーバレイ再走査ボード１４
からＲＧＢ 信号またはＳ−タイプのビデオの形で出力
されるときは、ＲＧＢ スイッチ１３０ で入力１４０
が選択されて、デジタルアナログ変換器１９１ を通
して出力１１２ からＲＧＢ タイプのビデオ信号が出
力される。Ｓ−タイプのビデオの場合は、ＲＧＢ スイ
ッチ１３０ の出力がＳ−ビデオエンコーダ１５８ で
Ｓ−タイプのビデオにエンコードされて、出力１１０
からＳ−タイプのビデオ信号の形で出力される。
ＳＣ信号であるとき、ＮＴＳＣスイッチ１３８ はその
入力１４０ をデジタルアナログ変換器１９８ を通し
て出力１０８ に接続する。 その結果のＮＴＳＣタイプのビデオ信号が出力１０８
を通して出力される。またオーバレイ再走査ボード１４
からＲＧＢ 信号またはＳ−タイプのビデオの形で出力
されるときは、ＲＧＢ スイッチ１３０ で入力１４０
が選択されて、デジタルアナログ変換器１９１ を通
して出力１１２ からＲＧＢ タイプのビデオ信号が出
力される。Ｓ−タイプのビデオの場合は、ＲＧＢ スイ
ッチ１３０ の出力がＳ−ビデオエンコーダ１５８ で
Ｓ−タイプのビデオにエンコードされて、出力１１０
からＳ−タイプのビデオ信号の形で出力される。
【００５４】続いて、第１の機能の詳細をＶＧＡ タイ
プの信号をＮＴＳＣタイプの信号に変換する例を挙げて
説明する。図２に示すように、ビデオグラフィックスデ
ータは、コンピュータ１０からライン１９２ を介し、
バスバッファ１８８ を通してＶＧＡ コントローラ１
７０ に送られ、ここではライン１７２ を介してＶＧ
Ａ ＲＡＭ １７４ に送られる。ＶＧＡ ＲＡＭ１７
４ では、データがＶＧＡ タイプの形式からＮＴＳＣ
タイプの形式に変換されて読み出されるまでそのデータ
を保持する。
プの信号をＮＴＳＣタイプの信号に変換する例を挙げて
説明する。図２に示すように、ビデオグラフィックスデ
ータは、コンピュータ１０からライン１９２ を介し、
バスバッファ１８８ を通してＶＧＡ コントローラ１
７０ に送られ、ここではライン１７２ を介してＶＧ
Ａ ＲＡＭ １７４ に送られる。ＶＧＡ ＲＡＭ１７
４ では、データがＶＧＡ タイプの形式からＮＴＳＣ
タイプの形式に変換されて読み出されるまでそのデータ
を保持する。
【００５５】ＶＧＡ データは、ＶＧＡ コントローラ
１７０ によりライン１７２ を介してＶＧＡ ＲＡＭ
１７４から読み出される。 次に、そのデータはライン１６６ を介して、図１１に
おいて説明したスイッチゲートアレイ１６８ へ送られ
る。このとき、コンピュータ１０はライン１９２ を介
して図１１に示す制御論理ブロック１００７に制御信号
を送る。次に制御論理ブロック１００７は、コマンド信
号をライン１００６を介してバッファ１００３に送って
、このバッファを起動する。それからビデオグラフィッ
クスデータはライン１６６ を介してスイッチゲートア
レイ１６８ に取り入れられて、バッファ１００２およ
び１００３を通してバッファ１００１に送られる。そし
て、このデータは、ライン１６４ を介してバッファ１
００１から出力されて、このようにしてスイッチゲート
アレイ１６８ から離れたデータは、ＶＲＡＭ １５６
へ向かう。
１７０ によりライン１７２ を介してＶＧＡ ＲＡＭ
１７４から読み出される。 次に、そのデータはライン１６６ を介して、図１１に
おいて説明したスイッチゲートアレイ１６８ へ送られ
る。このとき、コンピュータ１０はライン１９２ を介
して図１１に示す制御論理ブロック１００７に制御信号
を送る。次に制御論理ブロック１００７は、コマンド信
号をライン１００６を介してバッファ１００３に送って
、このバッファを起動する。それからビデオグラフィッ
クスデータはライン１６６ を介してスイッチゲートア
レイ１６８ に取り入れられて、バッファ１００２およ
び１００３を通してバッファ１００１に送られる。そし
て、このデータは、ライン１６４ を介してバッファ１
００１から出力されて、このようにしてスイッチゲート
アレイ１６８ から離れたデータは、ＶＲＡＭ １５６
へ向かう。
【００５６】ＶＧＡ データを含むＶＧＡ タイミング
データは、図２に示すライン１６６ およびライン１６
９ を介してＶＧＡ コントローラ１７０ からタイミ
ングゲートアレイ１４２ へ送られる。具体的には、図
１０に示すように、ＶＧＡ タイミングデータは、プロ
グラマブル同期発生器７１１ に供給される。ここでは
、同期信号がさらに図９に示すＶＲＡＭアドレス指定用
のバッファ／マルチプレクサ７０３ およびＶＲＡＭ状
態器７０４ にライン７９９および７２０ を介してそ
れぞれ送られる。上述したようにＶＲＡＭ状態器７０４
はバッファ／マルチプレクサ７０３ を制御して、こ
のバッファ／マルチプレクサ７０３ に供給される複数
の入力のうちの一つを、ＶＲＡＭ １５６にて書き込み
または読み出しを行なう期間におけるアドレスタイミン
グデータとして使用する一出力として選択させる。この
場合、ＶＲＡＭ状態器７０４ は、ライン７２０ を介
してＶＧＡ 同期情報を受け、バッファ／マルチプレク
サ７０３ へライン７１９ を介して制御信号を送る。 この信号はマルチプレクサ７０３ のライン７９９ の
入力を選択させ、これをＶＲＡＭ １５６の書込みタイ
ミングデータとしてライン１５４から出力させる。これ
により、スイッチゲートアレイ１６８ からライン１６
４ へのＶＧＡ データは、タイミングゲートアレイ１
４２ からライン１５４ を介して供給されるＶＧＡ
同期情報に応動した書込みタイミング情報を使用して、
ＶＲＡＭ １５６に書き込まれる。
データは、図２に示すライン１６６ およびライン１６
９ を介してＶＧＡ コントローラ１７０ からタイミ
ングゲートアレイ１４２ へ送られる。具体的には、図
１０に示すように、ＶＧＡ タイミングデータは、プロ
グラマブル同期発生器７１１ に供給される。ここでは
、同期信号がさらに図９に示すＶＲＡＭアドレス指定用
のバッファ／マルチプレクサ７０３ およびＶＲＡＭ状
態器７０４ にライン７９９および７２０ を介してそ
れぞれ送られる。上述したようにＶＲＡＭ状態器７０４
はバッファ／マルチプレクサ７０３ を制御して、こ
のバッファ／マルチプレクサ７０３ に供給される複数
の入力のうちの一つを、ＶＲＡＭ １５６にて書き込み
または読み出しを行なう期間におけるアドレスタイミン
グデータとして使用する一出力として選択させる。この
場合、ＶＲＡＭ状態器７０４ は、ライン７２０ を介
してＶＧＡ 同期情報を受け、バッファ／マルチプレク
サ７０３ へライン７１９ を介して制御信号を送る。 この信号はマルチプレクサ７０３ のライン７９９ の
入力を選択させ、これをＶＲＡＭ １５６の書込みタイ
ミングデータとしてライン１５４から出力させる。これ
により、スイッチゲートアレイ１６８ からライン１６
４ へのＶＧＡ データは、タイミングゲートアレイ１
４２ からライン１５４ を介して供給されるＶＧＡ
同期情報に応動した書込みタイミング情報を使用して、
ＶＲＡＭ １５６に書き込まれる。
【００５７】このときゲンロック論理ブロック７１３
は上述したようにライン１５２ に信号がないことを検
知している。これはＮＴＳＣタイプの信号が、この動作
のときに、ライン１２４ を介してゲンロック回路１５
０ に供給されていないからである。この結果、図１０
に示すプログラマブル同期発生器７１２ は、上述した
フリータイミングモードにはいる。ここではコンピュー
タ１０が同期信号をライン１９２ およびライン７１７
を介してプログラマブル同期発生器７１２ へ送り、
発生器７１２ にてプログラミングされる。これにより
、発生器７１２ は、ライン７１７ を介して供給され
る同期情報に従って同期情報を出力する。この例におい
て、ＶＧＡ タイプのデータがＮＴＳＣタイプのデータ
に変換される場合、コンピュータ１０はライン７１７
を介してプログラマブル同期発生器７１２ にＮＴＳＣ
タイプの同期情報を送る。プログラマブル同期発生器７
１２ のライン７９８ の出力は、図９に示すＶＲＡＭ
アドレス指定用のバッファ／マルチプレクサ７０３ に
達する。プログラマブル同期発生器７１２ の出力は、
同図９に示すようにライン７９８ とライン７０６ に
分かれて、ＶＲＡＭ状態器７０４ に達する。ライン７
０６ からのＶＲＡＭ状態器７０４ へのコマンド信号
の供給によって、このＶＲＡＭ状態器７０４ は、マル
チプレクサ７０３ にコマンド信号７１９ を出力して
、これによりライン７９８ のＮＴＳＣタイプの同期情
報が選択されてライン１５４ を介して出力される。こ
の結果、ＶＲＡＭ１５６ に関する読出し情報がライン
１５４ を介してＶＲＡＭ １５６に供給される。ＶＲ
ＡＭ １５６に格納されたＶＧＡ データは、ライン１
５４ を介して読み出されて、ＶＲＡＭデータバッファ
７０１ へ、およびさらにＦＩＦＯ回路７０２ に送ら
れて、ライン７２２ を介して図１０に示すバッファ７
１４ に供給される。バッファ７１４ に一旦蓄積され
たデータは、ライン１４０ を介して図２に示すＮＴＳ
Ｃスイッチ１３８ に供給される。次にこのデータは、
スイッチ１３８ からＤＡＣ１９８へ出力される。ここ
ではアナログ形式に変換されて、結果のＮＴＳＣビデオ
データが出力端子１０８ に得られる。
は上述したようにライン１５２ に信号がないことを検
知している。これはＮＴＳＣタイプの信号が、この動作
のときに、ライン１２４ を介してゲンロック回路１５
０ に供給されていないからである。この結果、図１０
に示すプログラマブル同期発生器７１２ は、上述した
フリータイミングモードにはいる。ここではコンピュー
タ１０が同期信号をライン１９２ およびライン７１７
を介してプログラマブル同期発生器７１２ へ送り、
発生器７１２ にてプログラミングされる。これにより
、発生器７１２ は、ライン７１７ を介して供給され
る同期情報に従って同期情報を出力する。この例におい
て、ＶＧＡ タイプのデータがＮＴＳＣタイプのデータ
に変換される場合、コンピュータ１０はライン７１７
を介してプログラマブル同期発生器７１２ にＮＴＳＣ
タイプの同期情報を送る。プログラマブル同期発生器７
１２ のライン７９８ の出力は、図９に示すＶＲＡＭ
アドレス指定用のバッファ／マルチプレクサ７０３ に
達する。プログラマブル同期発生器７１２ の出力は、
同図９に示すようにライン７９８ とライン７０６ に
分かれて、ＶＲＡＭ状態器７０４ に達する。ライン７
０６ からのＶＲＡＭ状態器７０４ へのコマンド信号
の供給によって、このＶＲＡＭ状態器７０４ は、マル
チプレクサ７０３ にコマンド信号７１９ を出力して
、これによりライン７９８ のＮＴＳＣタイプの同期情
報が選択されてライン１５４ を介して出力される。こ
の結果、ＶＲＡＭ１５６ に関する読出し情報がライン
１５４ を介してＶＲＡＭ １５６に供給される。ＶＲ
ＡＭ １５６に格納されたＶＧＡ データは、ライン１
５４ を介して読み出されて、ＶＲＡＭデータバッファ
７０１ へ、およびさらにＦＩＦＯ回路７０２ に送ら
れて、ライン７２２ を介して図１０に示すバッファ７
１４ に供給される。バッファ７１４ に一旦蓄積され
たデータは、ライン１４０ を介して図２に示すＮＴＳ
Ｃスイッチ１３８ に供給される。次にこのデータは、
スイッチ１３８ からＤＡＣ１９８へ出力される。ここ
ではアナログ形式に変換されて、結果のＮＴＳＣビデオ
データが出力端子１０８ に得られる。
【００５８】次に、この発明の実施例におけるオーバレ
イ再走査ボードの第２の機能について説明する。この第
２の機能は、ＮＴＳＣタイプのビデオデータをＶＧＡ
タイプの画像データに変換することに関する。まず、こ
の機能の概略を説明し、続いてその詳細を説明する。
イ再走査ボードの第２の機能について説明する。この第
２の機能は、ＮＴＳＣタイプのビデオデータをＶＧＡ
タイプの画像データに変換することに関する。まず、こ
の機能の概略を説明し、続いてその詳細を説明する。
【００５９】自然画像のビデオ信号をＶＧＡ タイプの
ビデオ信号に変換する場合、図２に示すようにスイッチ
ゲートアレイ１６８ はＶＲＡＭ １５６からの接続線
１６４ をビデオＤＡＣ １７８への出力１７６ に接
続する。入力端子１０２ を通ってきたＮＴＳＣタイプ
のビデオ信号はＮＴＳＣエンコーダ１１４ にてＲＧＢ
信号にデコードされて、ＲＧＢ スイッチ １１６を
通してＡＤＣ １２６ に送出される。入力信号がＲＧ
Ｂ 信号の場合は、直接、端子１０４ からＲＧＢスイ
ッチ１１６ に入力される。また、Ｓ−タイプのビデオ
信号の場合は、入力ポート１０６ を通ってＳ−ビデオ
エンコータ１１８ に入り、ここでＲＧＢ 信号にエン
コードされてＲＧＢ スイッチ１１６ に送出される。 このアナログＲＧＢ 信号はＡＤＣ １２６ で対応す
るディジタルデータに変換されて、タイミングゲートア
レイ１４２ を通してＶＲＡＭ １５６に蓄積される。 タイミングゲートアレイ１４２ は、ＶＧＡ タイミン
グ信号に応動してＶＲＡＭ １５６から１６４ を介し
てビデオデータを読み出し、このビデオデータはスイッ
チングゲートアレイ１６８ からビデオＤＡＣ １７８
に供給される。これによりＮＴＳＣタイプのビデオか
らＶＧＡ タイプのビデオへの走査変換が行なわれる。
ビデオ信号に変換する場合、図２に示すようにスイッチ
ゲートアレイ１６８ はＶＲＡＭ １５６からの接続線
１６４ をビデオＤＡＣ １７８への出力１７６ に接
続する。入力端子１０２ を通ってきたＮＴＳＣタイプ
のビデオ信号はＮＴＳＣエンコーダ１１４ にてＲＧＢ
信号にデコードされて、ＲＧＢ スイッチ １１６を
通してＡＤＣ １２６ に送出される。入力信号がＲＧ
Ｂ 信号の場合は、直接、端子１０４ からＲＧＢスイ
ッチ１１６ に入力される。また、Ｓ−タイプのビデオ
信号の場合は、入力ポート１０６ を通ってＳ−ビデオ
エンコータ１１８ に入り、ここでＲＧＢ 信号にエン
コードされてＲＧＢ スイッチ１１６ に送出される。 このアナログＲＧＢ 信号はＡＤＣ １２６ で対応す
るディジタルデータに変換されて、タイミングゲートア
レイ１４２ を通してＶＲＡＭ １５６に蓄積される。 タイミングゲートアレイ１４２ は、ＶＧＡ タイミン
グ信号に応動してＶＲＡＭ １５６から１６４ を介し
てビデオデータを読み出し、このビデオデータはスイッ
チングゲートアレイ１６８ からビデオＤＡＣ １７８
に供給される。これによりＮＴＳＣタイプのビデオか
らＶＧＡ タイプのビデオへの走査変換が行なわれる。
【００６０】次に、この第２の機能の詳細を説明する。
この例ではＮＴＳＣタイプの信号をＶＧＡタイプの信号
に変換することに関する。ＮＴＳＣタイプの信号は、図
２に示すようにライン１０２ へ供給されて、ＮＴＳＣ
エンコーダ１１４ に送出される。ここではＮＴＳＣ信
号がＲＧＢ 信号に変換されて、ライン１２０ を介し
てＲＧＢ スイッチ１１６ へ送られる。この信号はＲ
ＧＢ スイッチ１１６ からライン１２４ を介してＡ
ＤＣ １２６ およびゲンロック回路１５０ の双方に
供給される。ゲンロック回路１５０ はＮＴＳＣ信号か
ら同期信号を得てそれをよく知られた位相ロックドルー
プと同様な方法にてロックする。ゲンロック回路１５０
のＮＴＳＣ同期情報である出力は、ライン１５２ を
介してタイミングゲートアレイ１４２ に送られる。Ａ
ＤＣ １２６ の出力は、ライン１４６ およびライン
１４０ を介してタイミングゲートアレイ１４２ に送
られる。
に変換することに関する。ＮＴＳＣタイプの信号は、図
２に示すようにライン１０２ へ供給されて、ＮＴＳＣ
エンコーダ１１４ に送出される。ここではＮＴＳＣ信
号がＲＧＢ 信号に変換されて、ライン１２０ を介し
てＲＧＢ スイッチ１１６ へ送られる。この信号はＲ
ＧＢ スイッチ１１６ からライン１２４ を介してＡ
ＤＣ １２６ およびゲンロック回路１５０ の双方に
供給される。ゲンロック回路１５０ はＮＴＳＣ信号か
ら同期信号を得てそれをよく知られた位相ロックドルー
プと同様な方法にてロックする。ゲンロック回路１５０
のＮＴＳＣ同期情報である出力は、ライン１５２ を
介してタイミングゲートアレイ１４２ に送られる。Ａ
ＤＣ １２６ の出力は、ライン１４６ およびライン
１４０ を介してタイミングゲートアレイ１４２ に送
られる。
【００６１】ゲンロック回路１５０ の出力は、ライン
１５２ から図１０に示すゲンロック論理ブロック７１
３ に供給される。ゲンロック論理ブロック７１３ の
同期情報は、プログラマブル同期発生器７１２ に供給
され、ここでは同期情報が発生器７１２ のライン７９
８ を通して、図９に示すＶＲＡＭアドレス指定用のバ
ッファ／マルチプレクサ７０３ に達する。また、プロ
グラマブル同期発生器７１２ の出力は、ライン７９８
から分岐したライン７０６ を介してＶＲＡＭ状態器
７０４ にも供給される。ＶＲＡＭ状態器７０４ は、
プログラマブル同期発生器７１２ のライン７０６ に
供給された同期情報にてＶＲＡＭ １５６をアクセスし
得る。これによりＶＲＡＭ状態器７０４ は、ＶＲＡＭ
アドレス指定用のバッファ／マルチプレクサ７０３ の
出力ライン１５４ から、プログラマブル同期発生器７
１２ のライン７９８ を介して供給される入力を送出
させる。 マルチプレクサ７０３ の出力は、ＶＲＡＭ１５６ に
適合する書込みタイミングデータとして使用される。
１５２ から図１０に示すゲンロック論理ブロック７１
３ に供給される。ゲンロック論理ブロック７１３ の
同期情報は、プログラマブル同期発生器７１２ に供給
され、ここでは同期情報が発生器７１２ のライン７９
８ を通して、図９に示すＶＲＡＭアドレス指定用のバ
ッファ／マルチプレクサ７０３ に達する。また、プロ
グラマブル同期発生器７１２ の出力は、ライン７９８
から分岐したライン７０６ を介してＶＲＡＭ状態器
７０４ にも供給される。ＶＲＡＭ状態器７０４ は、
プログラマブル同期発生器７１２ のライン７０６ に
供給された同期情報にてＶＲＡＭ １５６をアクセスし
得る。これによりＶＲＡＭ状態器７０４ は、ＶＲＡＭ
アドレス指定用のバッファ／マルチプレクサ７０３ の
出力ライン１５４ から、プログラマブル同期発生器７
１２ のライン７９８ を介して供給される入力を送出
させる。 マルチプレクサ７０３ の出力は、ＶＲＡＭ１５６ に
適合する書込みタイミングデータとして使用される。
【００６２】この間、上述したＡＤＣ １２６ の出力
は、ライン１４６およびライン１４０ を介してタイミ
ングゲートアレイ１４２ に送られる。具体的には、図
１０に示すように、このデータはバッファ７１４ に供
給されて、ライン７２２ を介して図９に示すＦＩＦＯ
回路７０２に送られ、さらにＶＲＡＭデータバッファ７
０１ に送られる。それからＶＲＡＭデータバッファか
らのデータは、上述したマルチプレクサ７０３ によっ
て生成された書込みタイミングデータを使用して、ライ
ン１５４ を介してＶＲＡＭ １５６に書き込まれる。
は、ライン１４６およびライン１４０ を介してタイミ
ングゲートアレイ１４２ に送られる。具体的には、図
１０に示すように、このデータはバッファ７１４ に供
給されて、ライン７２２ を介して図９に示すＦＩＦＯ
回路７０２に送られ、さらにＶＲＡＭデータバッファ７
０１ に送られる。それからＶＲＡＭデータバッファか
らのデータは、上述したマルチプレクサ７０３ によっ
て生成された書込みタイミングデータを使用して、ライ
ン１５４ を介してＶＲＡＭ １５６に書き込まれる。
【００６３】このとき、コンピュータ１０は、プログラ
マブル同期発生器７１１ によりマルチプレクサ７０３
に得るための、上述した第１の機能に関連するＶＧＡ
タイプの同期情報をライン１６６ および１６９ を
通して送る。プログラマブル同期発生器７１１ は、Ｖ
ＧＡ同期データをライン７９９ および７２０ を介し
てマルチプレクサ７０３ およびＶＲＡＭ状態器７０４
にそれぞれ供給する。それから、ＶＲＡＭ状態器７０
４ は、コマンド信号をライン７１９ を介してマルチ
プレクサ７０３ に送り、これによりマルチプレクサ７
０３ ではライン７９９ からの同期情報をライン１５
４ からＶＲＡＭ１５６の読出しタイミングデータとし
て出力する。
マブル同期発生器７１１ によりマルチプレクサ７０３
に得るための、上述した第１の機能に関連するＶＧＡ
タイプの同期情報をライン１６６ および１６９ を
通して送る。プログラマブル同期発生器７１１ は、Ｖ
ＧＡ同期データをライン７９９ および７２０ を介し
てマルチプレクサ７０３ およびＶＲＡＭ状態器７０４
にそれぞれ供給する。それから、ＶＲＡＭ状態器７０
４ は、コマンド信号をライン７１９ を介してマルチ
プレクサ７０３ に送り、これによりマルチプレクサ７
０３ ではライン７９９ からの同期情報をライン１５
４ からＶＲＡＭ１５６の読出しタイミングデータとし
て出力する。
【００６４】このようにして、ＶＲＡＭ １５６に格納
されたデータがＶＧＡ 同期形式による読出しタイミン
グの下にライン１６４ を介して読み出される。ＶＲＡ
Ｍ １５６から読み出されたデータは、図２に示すスイ
ッチゲートアレイ１６８ に送られる。さらに具体的に
は図１１に示すようにＶＲＡＭ １５６から読み出され
たデータは、ライン１６４ を介してバッファ１００１
へ、および２−ｔｏ−１マルチプレクサ１００４からバ
ッファ１００５に供給されてスイッチゲートアレイ１６
８ のライン１７６ から出力される。この後、図２に
示すようにデジタルデータは、ＤＡＣ １７８ によっ
てアナログ形式に変換されて、この変換されたデータが
ライン１８０ を介してＶＧＡ 形式として送出される
。
されたデータがＶＧＡ 同期形式による読出しタイミン
グの下にライン１６４ を介して読み出される。ＶＲＡ
Ｍ １５６から読み出されたデータは、図２に示すスイ
ッチゲートアレイ１６８ に送られる。さらに具体的に
は図１１に示すようにＶＲＡＭ １５６から読み出され
たデータは、ライン１６４ を介してバッファ１００１
へ、および２−ｔｏ−１マルチプレクサ１００４からバ
ッファ１００５に供給されてスイッチゲートアレイ１６
８ のライン１７６ から出力される。この後、図２に
示すようにデジタルデータは、ＤＡＣ １７８ によっ
てアナログ形式に変換されて、この変換されたデータが
ライン１８０ を介してＶＧＡ 形式として送出される
。
【００６５】オーバレイ再走査ボード１４によってパー
ソナルコンピュータ１０を録画再生装置１２にインタフ
ェースした、この画像システムでは、自然画像とＶＧＡ
画像とを組み合わせて様々な画像処理が実現される。 たとえば図３に示すように、自然画像のスクリーン２０
０ に合成されるテキストデータ２０２ は、２値化お
よび／または加工されて、スクリーン２００ の特定の
領域２０４ に供給される。 ２値化および加工は、ポスター化（ｐｏｓｔｅｒｉｚａ
ｔｉｏｎ） 、塗色（ｐａｉｎｔ） 、縮小（ｓｈｒｉ
ｎｋ）および移動（ｍｏｖｅ）などの処理を含む。テキ
ストデータ２０２ の合成を含む自然画像の２値化およ
び加工の処理は、次の工程の順序にて効果的に行なわれ
る。自然画像を表わすビデオ信号を入力ポート１０２、
１０４ または１０６ を経由してＮＴＳＣスイッチ１
３８ の入力１３６ に供給して、ＶＧＡ ＲＡＭ １
７６ からＶＧＡ データを読み出す際に走査変換を行
なうタイミングゲートアレイ１４２ を使用してＶＧＡ
ＲＡＭ １７６ からＶＲＡＭ １５６へＶＧＡ デ
ータを移し、走査変換された信号をＮＴＳＣスイッチ１
３８ の他の入力１４０ へ供給する。それから、入力
１３６ と１４０ のいずれか一つを後述するように画
素毎に選択して、この結果の信号をデジタルアナログ変
換器１９８ を通して出力１０８ へ送出する。タイミ
ングゲートアレイ１４２ は、ＶＲＡＭ １５６に書き
込まれたＶＧＡ データに適合する画素タイミングを判
定して、ＮＴＳＣスイッチ１３８ をそれらの画素タイ
ミングに基づいてスイッチングさせる。このＮＴＳＣス
イッチ１３８ の画素毎のスイッチングは、ゲンロック
ユニット１５０ によって生成される制御信号１５２
に応動して、タイミングゲートアレイ１４２ の制御の
下に行なわれる。ゲンロックユニット１５０ は、前記
の入力１０２、１０４、または１０６ のビデオ周波数
を位相ロックする。ＶＧＡ ＲＡＭ １７６ に格納さ
れたＶＧＡ ビデオデータのＮＴＳＣ形式への走査変換
は、タイミングゲートアレイ１４２ およびＤＡＣ１９
８ によって実行される。自然画像２００ を表わす信
号に処理されたビデオ信号はＮＴＳＣ出力１０８ へ供
給されて、ビデオモニタ２４または同様の機器に供給さ
れる。上述した画素毎のスイッチングは、自然画像およ
びＶＧＡ 画像の合成が大容量の画像データ記憶領域を
有することなく実行される。
ソナルコンピュータ１０を録画再生装置１２にインタフ
ェースした、この画像システムでは、自然画像とＶＧＡ
画像とを組み合わせて様々な画像処理が実現される。 たとえば図３に示すように、自然画像のスクリーン２０
０ に合成されるテキストデータ２０２ は、２値化お
よび／または加工されて、スクリーン２００ の特定の
領域２０４ に供給される。 ２値化および加工は、ポスター化（ｐｏｓｔｅｒｉｚａ
ｔｉｏｎ） 、塗色（ｐａｉｎｔ） 、縮小（ｓｈｒｉ
ｎｋ）および移動（ｍｏｖｅ）などの処理を含む。テキ
ストデータ２０２ の合成を含む自然画像の２値化およ
び加工の処理は、次の工程の順序にて効果的に行なわれ
る。自然画像を表わすビデオ信号を入力ポート１０２、
１０４ または１０６ を経由してＮＴＳＣスイッチ１
３８ の入力１３６ に供給して、ＶＧＡ ＲＡＭ １
７６ からＶＧＡ データを読み出す際に走査変換を行
なうタイミングゲートアレイ１４２ を使用してＶＧＡ
ＲＡＭ １７６ からＶＲＡＭ １５６へＶＧＡ デ
ータを移し、走査変換された信号をＮＴＳＣスイッチ１
３８ の他の入力１４０ へ供給する。それから、入力
１３６ と１４０ のいずれか一つを後述するように画
素毎に選択して、この結果の信号をデジタルアナログ変
換器１９８ を通して出力１０８ へ送出する。タイミ
ングゲートアレイ１４２ は、ＶＲＡＭ １５６に書き
込まれたＶＧＡ データに適合する画素タイミングを判
定して、ＮＴＳＣスイッチ１３８ をそれらの画素タイ
ミングに基づいてスイッチングさせる。このＮＴＳＣス
イッチ１３８ の画素毎のスイッチングは、ゲンロック
ユニット１５０ によって生成される制御信号１５２
に応動して、タイミングゲートアレイ１４２ の制御の
下に行なわれる。ゲンロックユニット１５０ は、前記
の入力１０２、１０４、または１０６ のビデオ周波数
を位相ロックする。ＶＧＡ ＲＡＭ １７６ に格納さ
れたＶＧＡ ビデオデータのＮＴＳＣ形式への走査変換
は、タイミングゲートアレイ１４２ およびＤＡＣ１９
８ によって実行される。自然画像２００ を表わす信
号に処理されたビデオ信号はＮＴＳＣ出力１０８ へ供
給されて、ビデオモニタ２４または同様の機器に供給さ
れる。上述した画素毎のスイッチングは、自然画像およ
びＶＧＡ 画像の合成が大容量の画像データ記憶領域を
有することなく実行される。
【００６６】これはまた実際の場合、処理された自然画
像２００ が、ＲＧＢ タイプおよび／またはＳ−タイ
プのビデオ信号として出力される場合でもよい。この場
合、ＲＧＢ スイッチ１３０ に代えてＮＴＳＣスイッ
チ１３８ がタイミングゲートアレイ１４２ の制御の
下に画素毎にスイッチングを実行し、それからテキスト
データ２０２ を２値化および加工して自然画像２００
に合成される。
像２００ が、ＲＧＢ タイプおよび／またはＳ−タイ
プのビデオ信号として出力される場合でもよい。この場
合、ＲＧＢ スイッチ１３０ に代えてＮＴＳＣスイッ
チ１３８ がタイミングゲートアレイ１４２ の制御の
下に画素毎にスイッチングを実行し、それからテキスト
データ２０２ を２値化および加工して自然画像２００
に合成される。
【００６７】いずれの場合においても、操作者は画像２
００ を見ながらパーソナルコピュータ１０を操作する
ことによってビデオモニタ２４に表示される自然画像２
００ にグラフィックスおよびテキストを合成すること
ができる。もちろん、ＶＧＡ 画像を自然画像２００
に合成する場合、混合（ｓｃｒａｍｂｌｅ）、ワイプ、
スクロール、オフセット、クリップ、ウォッシュ（輪郭
形成）または回転（ｒｏｔａｔｅ）などの特定の処理も
行なうことができる。
００ を見ながらパーソナルコピュータ１０を操作する
ことによってビデオモニタ２４に表示される自然画像２
００ にグラフィックスおよびテキストを合成すること
ができる。もちろん、ＶＧＡ 画像を自然画像２００
に合成する場合、混合（ｓｃｒａｍｂｌｅ）、ワイプ、
スクロール、オフセット、クリップ、ウォッシュ（輪郭
形成）または回転（ｒｏｔａｔｅ）などの特定の処理も
行なうことができる。
【００６８】ここで、本発明の実施例におけるオーバレ
イ再走査ボードの第３の機能について説明する。この第
３の機能では、ＶＧＡ ビデオ信号をＮＴＳＣビデオ信
号上にオーバレイすることについて述べる。
イ再走査ボードの第３の機能について説明する。この第
３の機能では、ＶＧＡ ビデオ信号をＮＴＳＣビデオ信
号上にオーバレイすることについて述べる。
【００６９】まず、コンピュータ１０はＶＧＡ 情報を
ライン１９２を介し、バスバッファ１８８ を通して図
２に示すＶＧＡ コントローラ１７０ へ送り、さらに
ＶＧＡ ＲＡＭ １７４ にライン１７２を介して送る
。同時にＶＧＡ 同期情報はコンピュータ１０からライ
ン１６６ および１６９を介してタイミングゲートアレ
イ１４２ に送られる。上述した第１の機能に関連した
動作が行なわれてＶＧＡ はＮＴＳＣに変換され、ＶＧ
Ａ ＲＡＭ １７４ のＶＧＡ データは、ＶＧＡコン
トローラ１７０ およびスイッチゲートアレイ１６８を
通してＶＲＡＭ １５６に供給される。上記のＶＧＡ
同期情報に基づくタイミングデータを使用してＶＲＡＭ
１５６ から読み出されたデータは、ＶＧＡ コントロ
ーラ１７０ からライン１６６ およびライン１６９
を通ってタイミングゲートアレイ１４２ に供給される
。再び、ＶＧＡ 同期情報は、上述した第１の機能の書
込みタイミングデータとして作成されたのと同様に、Ｖ
ＲＡＭ１５６に適合する書込みタイミングデータとして
タイミングゲートアレイ１４２ によって生成され、使
用される。このようにして、ＶＲＡＭ １５６は、ＶＧ
Ａ ＲＡＭ １７４ からのＶＧＡデータを含んでいる
。この間、ＮＴＳＣタイプの情報は、図２の端子１０２
から入力されて、スイッチ１３４ へ送られ、さらに
ＡＤＣ １９９ にてデジタルに変換されて、ライン１
３６ を介してＮＴＳＣスイッチ１３８ へ出力される
。
ライン１９２を介し、バスバッファ１８８ を通して図
２に示すＶＧＡ コントローラ１７０ へ送り、さらに
ＶＧＡ ＲＡＭ １７４ にライン１７２を介して送る
。同時にＶＧＡ 同期情報はコンピュータ１０からライ
ン１６６ および１６９を介してタイミングゲートアレ
イ１４２ に送られる。上述した第１の機能に関連した
動作が行なわれてＶＧＡ はＮＴＳＣに変換され、ＶＧ
Ａ ＲＡＭ １７４ のＶＧＡ データは、ＶＧＡコン
トローラ１７０ およびスイッチゲートアレイ１６８を
通してＶＲＡＭ １５６に供給される。上記のＶＧＡ
同期情報に基づくタイミングデータを使用してＶＲＡＭ
１５６ から読み出されたデータは、ＶＧＡ コントロ
ーラ１７０ からライン１６６ およびライン１６９
を通ってタイミングゲートアレイ１４２ に供給される
。再び、ＶＧＡ 同期情報は、上述した第１の機能の書
込みタイミングデータとして作成されたのと同様に、Ｖ
ＲＡＭ１５６に適合する書込みタイミングデータとして
タイミングゲートアレイ１４２ によって生成され、使
用される。このようにして、ＶＲＡＭ １５６は、ＶＧ
Ａ ＲＡＭ １７４ からのＶＧＡデータを含んでいる
。この間、ＮＴＳＣタイプの情報は、図２の端子１０２
から入力されて、スイッチ１３４ へ送られ、さらに
ＡＤＣ １９９ にてデジタルに変換されて、ライン１
３６ を介してＮＴＳＣスイッチ１３８ へ出力される
。
【００７０】また、ＮＴＳＣデータはＮＴＳＣデコーダ
１１４ へ送られ、ここではＮＴＳＣデータがＲＧＢ
データに変換され、このＲＧＢ データはライン１２０
に送出される。ライン１２０ のＲＧＢデータは、次
にＲＧＢ スイッチ１１６ に送られ、ここではライン
１２４ に出力されてゲンロック回路１５０ に供給さ
れる。ゲンロック回路１５０ では、同期情報が位相ロ
ックされてライン１５２ を介してタイミングゲートア
レイ１４２ に供給される。図１０に示すように、ライ
ン１５２ の同期情報は、タイミングゲートアレイ１４
２のゲンロック論理ロジック７１３ に供給され、この
同期情報はプログラマブル同期発生器７１２のライン７
９８ を通って、図９のＶＲＡＭアドレス指定用のバッ
ファ／マルチプレクサ７０３ およびＶＲＡＭ状態器７
０４ に上記と同様に供給され、この同期情報がライン
１５４を介してＶＲＡＭ１５６ の読出しタイミングデ
ータとして使用される。
１１４ へ送られ、ここではＮＴＳＣデータがＲＧＢ
データに変換され、このＲＧＢ データはライン１２０
に送出される。ライン１２０ のＲＧＢデータは、次
にＲＧＢ スイッチ１１６ に送られ、ここではライン
１２４ に出力されてゲンロック回路１５０ に供給さ
れる。ゲンロック回路１５０ では、同期情報が位相ロ
ックされてライン１５２ を介してタイミングゲートア
レイ１４２ に供給される。図１０に示すように、ライ
ン１５２ の同期情報は、タイミングゲートアレイ１４
２のゲンロック論理ロジック７１３ に供給され、この
同期情報はプログラマブル同期発生器７１２のライン７
９８ を通って、図９のＶＲＡＭアドレス指定用のバッ
ファ／マルチプレクサ７０３ およびＶＲＡＭ状態器７
０４ に上記と同様に供給され、この同期情報がライン
１５４を介してＶＲＡＭ１５６ の読出しタイミングデ
ータとして使用される。
【００７１】これにより、ＶＲＡＭ １５６のライン１
５４ からデータが読み出され、そのデータは、ＶＲＡ
Ｍデータバッファ７０１ へ送られる。このデータは、
ゲンロック回路１５０ のＮＴＳＣ同期情報によって位
相ロックされるまでＮＴＳＣ形式であり、タイミングゲ
ートアレイ１４２ に送られる。このデータは次にＦＩ
ＦＯ回路７０２ に送られ、ライン７２２ を介してバ
ッファ７１４ に供給され、ここでライン１４０ を介
して図２のＮＴＳＣスイッチ１３８に出力される。
５４ からデータが読み出され、そのデータは、ＶＲＡ
Ｍデータバッファ７０１ へ送られる。このデータは、
ゲンロック回路１５０ のＮＴＳＣ同期情報によって位
相ロックされるまでＮＴＳＣ形式であり、タイミングゲ
ートアレイ１４２ に送られる。このデータは次にＦＩ
ＦＯ回路７０２ に送られ、ライン７２２ を介してバ
ッファ７１４ に供給され、ここでライン１４０ を介
して図２のＮＴＳＣスイッチ１３８に出力される。
【００７２】この結果、ＮＴＳＣスイッチ１３８ は２
つの独立した入力を受ける。一つは、入力端子１０２
を介して供給されたＮＴＳＣ情報を表わす信号がＡＤＣ
１９９ からライン１３６ を介して入力する。２番
目は、タイミングゲートアレイ１４２ からライン１４
０ を介して入力する。タイミングゲートアレイ１４２
の中にて、オーバレイロジックブロック７１６ は、
たとえば透明であるキーカラーをオーバレイカラーレジ
スタにて受け、また、ライン７２２ を介して送られた
データをＦＩＦＯ回路７１４ からバッファ７１５ に
受ける。この情報は、バッファ７１４ とバッファ７１
５ を接続するライン７９６ を通る。バッファ７１４
からのデータは、バッファ７１５ へライン７９６
の手段によって移されて、ここではライン７２３ を介
して上述したオーバレイロジックブロック７１６ のア
クチュアルデータレジスタに移される。次に、ロジック
７１６ は、周知のようにして、２つのレジスタの内容
を比較して、ライン７２２ を介してＦＩＦＯ回路７２
２ から送られるデータにキーカラーがあるか否かを判
定する。 キーカラーがある場合、ロジック７１６ は、ライン１
４４ を介してＮＴＳＣスイッチ１３８ へ制御信号を
出力して、これによりＮＴＳＣスイッチ１３８ は、ラ
イン１３６ を介して出力されるＡＤＣ１９９からの情
報をＮＴＳＣスイッチ１３８ の出力としてＤＡＣ １
９８ へ供給して、最終的に出力端子１０８ へ供給す
る。
つの独立した入力を受ける。一つは、入力端子１０２
を介して供給されたＮＴＳＣ情報を表わす信号がＡＤＣ
１９９ からライン１３６ を介して入力する。２番
目は、タイミングゲートアレイ１４２ からライン１４
０ を介して入力する。タイミングゲートアレイ１４２
の中にて、オーバレイロジックブロック７１６ は、
たとえば透明であるキーカラーをオーバレイカラーレジ
スタにて受け、また、ライン７２２ を介して送られた
データをＦＩＦＯ回路７１４ からバッファ７１５ に
受ける。この情報は、バッファ７１４ とバッファ７１
５ を接続するライン７９６ を通る。バッファ７１４
からのデータは、バッファ７１５ へライン７９６
の手段によって移されて、ここではライン７２３ を介
して上述したオーバレイロジックブロック７１６ のア
クチュアルデータレジスタに移される。次に、ロジック
７１６ は、周知のようにして、２つのレジスタの内容
を比較して、ライン７２２ を介してＦＩＦＯ回路７２
２ から送られるデータにキーカラーがあるか否かを判
定する。 キーカラーがある場合、ロジック７１６ は、ライン１
４４ を介してＮＴＳＣスイッチ１３８ へ制御信号を
出力して、これによりＮＴＳＣスイッチ１３８ は、ラ
イン１３６ を介して出力されるＡＤＣ１９９からの情
報をＮＴＳＣスイッチ１３８ の出力としてＤＡＣ １
９８ へ供給して、最終的に出力端子１０８ へ供給す
る。
【００７３】もし、ブロック７１６ において、ＦＩＦ
Ｏ回路７０２からライン７２２ を介する信号にキーカ
ラーがないことを判定すると、ライン１４４ へコマン
ド信号を供給することによりＮＴＳＣスイッチ１３８
へ送り、ＮＴＳＣスイッチ１３８ に出力された図１０
に示すバッファ７１４ に蓄積された情報を示すライン
１４０ の信号を選択させて、ＤＡＣ １９８ に送り
端子１０８ から出力させる。
Ｏ回路７０２からライン７２２ を介する信号にキーカ
ラーがないことを判定すると、ライン１４４ へコマン
ド信号を供給することによりＮＴＳＣスイッチ１３８
へ送り、ＮＴＳＣスイッチ１３８ に出力された図１０
に示すバッファ７１４ に蓄積された情報を示すライン
１４０ の信号を選択させて、ＤＡＣ １９８ に送り
端子１０８ から出力させる。
【００７４】このようにしてこのタイプの画素毎のスイ
ッチングが行なわれてオーバレイされた合成画像は、Ｎ
ＴＳＣ形式になり、かつインタレース形式になる。
ッチングが行なわれてオーバレイされた合成画像は、Ｎ
ＴＳＣ形式になり、かつインタレース形式になる。
【００７５】また、ＤＡＣ １９８ は、オーバレイロ
ジック７１６ からライン１４４ を介して制御信号を
受ける。ＤＡＣ １９８ は通常のデジタルアナログ変
換器であり、ＮＴＳＣスイッチ１３８の出力がライン１
４０ からの場合とは反対にＮＴＳＣスイッチ１３８
から供給された情報がライン１３６ に入力すると、異
なるデジタル変換方式に切り替わる。上述したように、
始めにライン１０２ に入力されＡＤＣ１９９ によっ
てデジタル形式に変換された情報は、コンピュータ１０
からライン１９２ を介してバスバッファ１８８ へお
よびＶＧＡコントローラ１７０ を通ってＶＧＡ ＲＡ
Ｍ １７４ へ送られた情報とは異なるタイプのデジタ
ル表示となる。コンピュータによって送られた情報は上
述したようにルックアップテーブルを使用してＡＤＣ１
９９の出力の代えて、デジタル形式の赤、緑および青色
の重みに関する情報を含む。これはＤＡＣ １９８ に
制御されて、周知の変換技術によってデジタルアナログ
変換される。このライン１０８ の最終結果は、ＮＴＳ
Ｃタイプのビデオ信号にＶＧＡ タイプのビデオ信号が
オーバレイされたものである。
ジック７１６ からライン１４４ を介して制御信号を
受ける。ＤＡＣ １９８ は通常のデジタルアナログ変
換器であり、ＮＴＳＣスイッチ１３８の出力がライン１
４０ からの場合とは反対にＮＴＳＣスイッチ１３８
から供給された情報がライン１３６ に入力すると、異
なるデジタル変換方式に切り替わる。上述したように、
始めにライン１０２ に入力されＡＤＣ１９９ によっ
てデジタル形式に変換された情報は、コンピュータ１０
からライン１９２ を介してバスバッファ１８８ へお
よびＶＧＡコントローラ１７０ を通ってＶＧＡ ＲＡ
Ｍ １７４ へ送られた情報とは異なるタイプのデジタ
ル表示となる。コンピュータによって送られた情報は上
述したようにルックアップテーブルを使用してＡＤＣ１
９９の出力の代えて、デジタル形式の赤、緑および青色
の重みに関する情報を含む。これはＤＡＣ １９８ に
制御されて、周知の変換技術によってデジタルアナログ
変換される。このライン１０８ の最終結果は、ＮＴＳ
Ｃタイプのビデオ信号にＶＧＡ タイプのビデオ信号が
オーバレイされたものである。
【００７６】もう一つの応用として、自然画像はパーソ
ナルコンピュータ１０によって作成されたグラフィック
スに挿入される。図４に示すように、この場合は、自然
画像がＶＧＡ 画像２１０ の一部分２１２ に挿入さ
れている。この図において、ＶＧＡ 画像２１０ はパ
ーソナルコンピュータ１０によって作成され、またはＶ
ＧＡ ＲＡＭ １７４ にラスター画像として格納され
た多種類のグラフィックス２１４ を含む。 スクリーン２１０ 上において、自然画像を組み込む区
域２１２ について、「透明」カラーを指定する。また
は、この指定カラーは黒または他の色でよい。
ナルコンピュータ１０によって作成されたグラフィック
スに挿入される。図４に示すように、この場合は、自然
画像がＶＧＡ 画像２１０ の一部分２１２ に挿入さ
れている。この図において、ＶＧＡ 画像２１０ はパ
ーソナルコンピュータ１０によって作成され、またはＶ
ＧＡ ＲＡＭ １７４ にラスター画像として格納され
た多種類のグラフィックス２１４ を含む。 スクリーン２１０ 上において、自然画像を組み込む区
域２１２ について、「透明」カラーを指定する。また
は、この指定カラーは黒または他の色でよい。
【００７７】次に、この発明の実施例におけるオーバレ
イ再走査オーバレイ再走査ボードの第４の機能を説明す
る。これはＮＴＳＣ情報をＶＧＡ 情報にオーバレイ動
作させる機能である。まず、この動作の概略を説明し、
続いてその機能の詳細を説明する。
イ再走査オーバレイ再走査ボードの第４の機能を説明す
る。これはＮＴＳＣ情報をＶＧＡ 情報にオーバレイ動
作させる機能である。まず、この動作の概略を説明し、
続いてその機能の詳細を説明する。
【００７８】具体的にはＶＲＡＭ１５６ に２値化され
て格納されたビデオデータと、ＶＧＡ ＲＡＭ １７４
に格納されたＶＧＡ データおよびテキストデータをＶ
ＧＡ モニタ１６のスクリーン上にてオーバレイする場
合、ビデオデータワードのモード指示ビット＃１５ が
使用される。一般に、２値化ビデオデータおよびグラフ
ィックスもしくはテキストデータは、それぞれ実カラー
モードおよび擬似カラーモードにて表わされる。スイッ
チゲートアレイ１６８ は、これら２つのタイプのビデ
オデータを切り替えて、これらをビデオＤＡＣ １７８
が対応するアナログ出力に変換する。実カラーモード
のビデオデータはルックアップテーブルを必要とするこ
となくアナログ信号に変換することができるが、擬似カ
ラーモードのビデオデータはルックアップテーブルを使
用しないとカラー信号に変換することができない。スイ
ッチゲートアレイ１６８ は、モードビット＃１５ を
参照して、ＶＧＡ ビデオデータおよび自然画像のビデ
オデータをそれぞれ画素データ毎に、ＶＧＡＲＡＭ １
７４ およびＶＲＡＭ １５６から読み出して、ルック
アップテーブルが必要であるかどうかをビデオＤＡＣ
１７８ に指示する。スイッチゲートアレイ１６８ は
ＶＧＡ データに示された「透明」カラーにて画素タイ
ミングを判定してスイッチングを実行し、ＶＲＡＭ １
５６からの自然画像をそれらのタイミングにて画素毎に
取り込む。前記処理によってＶＧＡ 画像２１０ の領
域に挿入された自然画像のビデオデータは、ビデオＤＡ
Ｃ １７８ によってアナログＶＧＡ 信号に変換され
、出力１８０ を介してＶＧＡ モニタ１６に供給され
る。この結果、操作者はモニタ１６を見ながらパーソナ
ルコンピュータ１０を操作することによってＶＧＡ モ
ニタ１６に表示されるＶＧＡ 画像２１０に自然画像を
セットすることができる。希望により、パーソナルコン
ピュータ１０の加工によって様々な特殊効果を行なうこ
ともできる。
て格納されたビデオデータと、ＶＧＡ ＲＡＭ １７４
に格納されたＶＧＡ データおよびテキストデータをＶ
ＧＡ モニタ１６のスクリーン上にてオーバレイする場
合、ビデオデータワードのモード指示ビット＃１５ が
使用される。一般に、２値化ビデオデータおよびグラフ
ィックスもしくはテキストデータは、それぞれ実カラー
モードおよび擬似カラーモードにて表わされる。スイッ
チゲートアレイ１６８ は、これら２つのタイプのビデ
オデータを切り替えて、これらをビデオＤＡＣ １７８
が対応するアナログ出力に変換する。実カラーモード
のビデオデータはルックアップテーブルを必要とするこ
となくアナログ信号に変換することができるが、擬似カ
ラーモードのビデオデータはルックアップテーブルを使
用しないとカラー信号に変換することができない。スイ
ッチゲートアレイ１６８ は、モードビット＃１５ を
参照して、ＶＧＡ ビデオデータおよび自然画像のビデ
オデータをそれぞれ画素データ毎に、ＶＧＡＲＡＭ １
７４ およびＶＲＡＭ １５６から読み出して、ルック
アップテーブルが必要であるかどうかをビデオＤＡＣ
１７８ に指示する。スイッチゲートアレイ１６８ は
ＶＧＡ データに示された「透明」カラーにて画素タイ
ミングを判定してスイッチングを実行し、ＶＲＡＭ １
５６からの自然画像をそれらのタイミングにて画素毎に
取り込む。前記処理によってＶＧＡ 画像２１０ の領
域に挿入された自然画像のビデオデータは、ビデオＤＡ
Ｃ １７８ によってアナログＶＧＡ 信号に変換され
、出力１８０ を介してＶＧＡ モニタ１６に供給され
る。この結果、操作者はモニタ１６を見ながらパーソナ
ルコンピュータ１０を操作することによってＶＧＡ モ
ニタ１６に表示されるＶＧＡ 画像２１０に自然画像を
セットすることができる。希望により、パーソナルコン
ピュータ１０の加工によって様々な特殊効果を行なうこ
ともできる。
【００７９】次に、第４の機能の詳細を説明する。ＶＧ
Ａ 情報は、パーソナルコンピュータ１０からライン１
９２ を介してバスバッファ１８８ を通り、かつＶＧ
Ａ コントローラ１７０ を通ってライン１７２ を介
しＶＧＡ ＲＡＭ １７４ に送られる。 この間に、ＮＴＳＣ情報は、端子１０２ に入力されて
、ＮＴＳＣデコーダ１１４ に供給され、ここでＮＴＳ
ＣからＲＧＢ 情報に変換されて、ライン１２０ を介
してＲＧＢ スイッチ１１６ に送られる。これはライ
ン１２４の出力をＡＤＣ １２６ およびゲンロック回
路１５０ に送る。ゲンロック回路１５０ は位相ロッ
クドループであり、これはＲＧＢ 信号を位相ロックし
て、ロックした位相信号をタイミングゲートアレイ１４
２ に送る。 ＡＤＣ １２６ の出力はタイミングゲートアレイ１４
２ へライン１４６ および１４０ を介して送られる
。
Ａ 情報は、パーソナルコンピュータ１０からライン１
９２ を介してバスバッファ１８８ を通り、かつＶＧ
Ａ コントローラ１７０ を通ってライン１７２ を介
しＶＧＡ ＲＡＭ １７４ に送られる。 この間に、ＮＴＳＣ情報は、端子１０２ に入力されて
、ＮＴＳＣデコーダ１１４ に供給され、ここでＮＴＳ
ＣからＲＧＢ 情報に変換されて、ライン１２０ を介
してＲＧＢ スイッチ１１６ に送られる。これはライ
ン１２４の出力をＡＤＣ １２６ およびゲンロック回
路１５０ に送る。ゲンロック回路１５０ は位相ロッ
クドループであり、これはＲＧＢ 信号を位相ロックし
て、ロックした位相信号をタイミングゲートアレイ１４
２ に送る。 ＡＤＣ １２６ の出力はタイミングゲートアレイ１４
２ へライン１４６ および１４０ を介して送られる
。
【００８０】ゲンロック論理回路７１３ は、位相ロッ
クされたＮＴＳＣ信号をライン１５２ を介して受信し
て、プログラマブル同期発生器７１２ へ送る。これは
同期情報をライン７９８を介してＶＲＡＭアドレス指定
用のバッファ／マルチプレクサ７０３ へ、およびライ
ン７０６ を介してＶＲＡＭ状態器７０４ に供給する
。上述したように、ＶＲＡＭ状態器７０４ は、ライン
７０６ を介して受けた同期情報の結果をライン７１９
を介してマルチプレクサ７０３ へ制御信号として送
る。これにより、マルチプレクサ７０３ は、出力１５
４ へライン７９８ のＮＴＳＣ同期情報を出力する。 ライン１５４ の同期情報はＶＲＡＭ １５６へ書込み
タイミング信号として供給される。
クされたＮＴＳＣ信号をライン１５２ を介して受信し
て、プログラマブル同期発生器７１２ へ送る。これは
同期情報をライン７９８を介してＶＲＡＭアドレス指定
用のバッファ／マルチプレクサ７０３ へ、およびライ
ン７０６ を介してＶＲＡＭ状態器７０４ に供給する
。上述したように、ＶＲＡＭ状態器７０４ は、ライン
７０６ を介して受けた同期情報の結果をライン７１９
を介してマルチプレクサ７０３ へ制御信号として送
る。これにより、マルチプレクサ７０３ は、出力１５
４ へライン７９８ のＮＴＳＣ同期情報を出力する。 ライン１５４ の同期情報はＶＲＡＭ １５６へ書込み
タイミング信号として供給される。
【００８１】図２に示すＡＤＣ １２６ の出力は、タ
イミングゲートアレイ１４２ へ送られ、具体的には図
１０に示すバッファ７１４ に入力されて、ここではデ
ータがライン７２２ を介してＦＩＦＯ回路７０２ お
よびＶＲＡＭデータバッファ７０１ に送られる。ここ
ではマルチプレクサ７０３ から出力される書込みタイ
ミングデータによって制御されるまでそのデータが保持
される。そのデータは書込みタイミング情報の制御の下
にライン１５４を介してＶＲＡＭ １５６に書き込まれ
る。それから、ライン１７２ を介してＶＧＡ コント
ローラによってＶＧＡ ＲＡＭ １７４ から出力され
たＶＧＡ データは、情報コントローラ１７０を通して
スイッチゲートアレイ１６８ にライン１６６ を介し
て送られる。
イミングゲートアレイ１４２ へ送られ、具体的には図
１０に示すバッファ７１４ に入力されて、ここではデ
ータがライン７２２ を介してＦＩＦＯ回路７０２ お
よびＶＲＡＭデータバッファ７０１ に送られる。ここ
ではマルチプレクサ７０３ から出力される書込みタイ
ミングデータによって制御されるまでそのデータが保持
される。そのデータは書込みタイミング情報の制御の下
にライン１５４を介してＶＲＡＭ １５６に書き込まれ
る。それから、ライン１７２ を介してＶＧＡ コント
ローラによってＶＧＡ ＲＡＭ １７４ から出力され
たＶＧＡ データは、情報コントローラ１７０を通して
スイッチゲートアレイ１６８ にライン１６６ を介し
て送られる。
【００８２】具体的には、図１１に示すように、ＶＧＡ
コントローラ１７０ からの情報は、ライン１６６
を介してスイッチゲートアレイ１６８ に入り、バッフ
ァ１００２に供給される。ここでは２−ｔｏ−１マルチ
プレクサ１００４へ送出される。 また、ＶＧＡ コントローラ１７０ から出力されたＶ
ＧＡ データは、ライン１６６ および１６９ を介し
てタイミングゲートアレイ１４２ へ供給される。具体
的には、ライン１６９ の同期情報はプログラマブル同
期発生器７１１ に供給されて、ライン７９９ を介し
てＶＲＡＭアドレス指定用のバッファ／マルチプレクサ
７０３ へ、かつライン７２０ を介してＶＲＡＭ状態
器７０４ へ送られる。ＶＲＡＭ状態器７０４ はライ
ン７１９ を介してＶＧＡ 同期情報をマルチプレク７
０３ へ送る。これは、マルチプレクサから出力する読
出制御信号としてライン７９９ からのＶＧＡ同期情報
を選択する。情報は、ＶＧＡ 同期情報を使用するライ
ン１５４ の読出し制御データを用いてＶＲＡＭ １５
６から読み出され、この読み出されたデータは図２に示
すライン１６４ を介して送られてスイッチゲートアレ
イ１６８ における図１１に示すバッファ１００１へ供
給される。次にバッファ１００１に蓄積された情報は、
２−ｔｏ−１マルチプレクサ１００４へ送られる。
コントローラ１７０ からの情報は、ライン１６６
を介してスイッチゲートアレイ１６８ に入り、バッフ
ァ１００２に供給される。ここでは２−ｔｏ−１マルチ
プレクサ１００４へ送出される。 また、ＶＧＡ コントローラ１７０ から出力されたＶ
ＧＡ データは、ライン１６６ および１６９ を介し
てタイミングゲートアレイ１４２ へ供給される。具体
的には、ライン１６９ の同期情報はプログラマブル同
期発生器７１１ に供給されて、ライン７９９ を介し
てＶＲＡＭアドレス指定用のバッファ／マルチプレクサ
７０３ へ、かつライン７２０ を介してＶＲＡＭ状態
器７０４ へ送られる。ＶＲＡＭ状態器７０４ はライ
ン７１９ を介してＶＧＡ 同期情報をマルチプレク７
０３ へ送る。これは、マルチプレクサから出力する読
出制御信号としてライン７９９ からのＶＧＡ同期情報
を選択する。情報は、ＶＧＡ 同期情報を使用するライ
ン１５４ の読出し制御データを用いてＶＲＡＭ １５
６から読み出され、この読み出されたデータは図２に示
すライン１６４ を介して送られてスイッチゲートアレ
イ１６８ における図１１に示すバッファ１００１へ供
給される。次にバッファ１００１に蓄積された情報は、
２−ｔｏ−１マルチプレクサ１００４へ送られる。
【００８３】図１０に戻って、オーバレイブロック７１
６ は、上述したタイミングゲートアレイ１４２ から
ライン１６６ および１６９を介してＶＧＡ データを
受ける。具体的には、データはバッファ７１５ および
ライン７２３ を通して送られてオーバレイロジック７
１６へ供給される。この途中、ＶＧＡ 情報は上述した
ようにキーカラーがＶＧＡ データに含まれることを検
出するためにオーバレイブロック７１６にモニタされる
。このカラーはたとえば「透明」でよい。オーバレイブ
ロック７１６ がキーカラーをバッファ７１５ および
ライン７２３ を通って送られたＶＧＡ データから検
出したときは、このオーバレイロジック７１６ は制御
信号をライン１４４ を介して図１１に示す２−ｔｏ−
１マルチプレクサ１００４の制御入力に送る。ライン１
４４ の制御信号は、マルチプレクサ１００４の出力と
してバッファ１００１からの信号を選択し、これはさら
にバッファ１００５ヘ送られて、スイッチゲートアレイ
１６８ の出力１７６ として送出される。
６ は、上述したタイミングゲートアレイ１４２ から
ライン１６６ および１６９を介してＶＧＡ データを
受ける。具体的には、データはバッファ７１５ および
ライン７２３ を通して送られてオーバレイロジック７
１６へ供給される。この途中、ＶＧＡ 情報は上述した
ようにキーカラーがＶＧＡ データに含まれることを検
出するためにオーバレイブロック７１６にモニタされる
。このカラーはたとえば「透明」でよい。オーバレイブ
ロック７１６ がキーカラーをバッファ７１５ および
ライン７２３ を通って送られたＶＧＡ データから検
出したときは、このオーバレイロジック７１６ は制御
信号をライン１４４ を介して図１１に示す２−ｔｏ−
１マルチプレクサ１００４の制御入力に送る。ライン１
４４ の制御信号は、マルチプレクサ１００４の出力と
してバッファ１００１からの信号を選択し、これはさら
にバッファ１００５ヘ送られて、スイッチゲートアレイ
１６８ の出力１７６ として送出される。
【００８４】図１０のオーバレイブロック７１６ によ
ってキーカラーが検出されなかったとき、制御信号はラ
イン１４４ を介して２−ｔｏ−１マルチプレクサ１０
０４の制御入力へ送られて、これによりバッファ１００
２に蓄積された信号が選択されて、マルチプレクサ１０
０４の出力として送出され、バッファ１００５からスイ
ッチゲートアレイ１６８ の出力１７６として供給され
る。このように画素毎のスイッチングによって、始めに
端子１０２に入力して図１１のバッファ１００１に蓄積
されたデータと、図１のコンピュータの手段によって始
めに入力して図１１のバッファ１００２に格納されたデ
ータとが適宜選択される。
ってキーカラーが検出されなかったとき、制御信号はラ
イン１４４ を介して２−ｔｏ−１マルチプレクサ１０
０４の制御入力へ送られて、これによりバッファ１００
２に蓄積された信号が選択されて、マルチプレクサ１０
０４の出力として送出され、バッファ１００５からスイ
ッチゲートアレイ１６８ の出力１７６として供給され
る。このように画素毎のスイッチングによって、始めに
端子１０２に入力して図１１のバッファ１００１に蓄積
されたデータと、図１のコンピュータの手段によって始
めに入力して図１１のバッファ１００２に格納されたデ
ータとが適宜選択される。
【００８５】スイッチゲートアレイ１７６ の出力は、
ＤＡＣ １７８ に送られ、ここでは情報がアナログ形
式に変換されてＶＧＡ にＮＴＳＣがオーバレイされた
信号として端子１０８ へ供給される。ＤＡＣ １７８
は２つのタイプのデジタルアナログ変換を行ない、ま
た、制御信号はＤＡＣ １７８ へ制御入力として送ら
れ、ＤＡＣ１７８は上述したようにＤＡＣ １９８ の
ようなアナログ変換にてデジタルアナログ変換を行なう
。
ＤＡＣ １７８ に送られ、ここでは情報がアナログ形
式に変換されてＶＧＡ にＮＴＳＣがオーバレイされた
信号として端子１０８ へ供給される。ＤＡＣ １７８
は２つのタイプのデジタルアナログ変換を行ない、ま
た、制御信号はＤＡＣ １７８ へ制御入力として送ら
れ、ＤＡＣ１７８は上述したようにＤＡＣ １９８ の
ようなアナログ変換にてデジタルアナログ変換を行なう
。
【００８６】以上、この実施例におけるオーバレイ再走
査ボード１４の動作の４つの機能に関して詳細に説明し
たように、多種のタイプのビデオ信号を使用したビデオ
処理機能が、少ない量のハードウェアにて達成すること
ができる。
査ボード１４の動作の４つの機能に関して詳細に説明し
たように、多種のタイプのビデオ信号を使用したビデオ
処理機能が、少ない量のハードウェアにて達成すること
ができる。
【００８７】さらに、この実施例の特徴点の一つは、イ
ンデックス画像２５０を表わすビデオ信号が録画再生装
置１２によってビデオフロッピー１８に書き込まれる点
である。ビデオフロッピー１８は、縮小画像を２５２を
含むインデックス画像２５０ に関するオリジナル画像
を表わすビデオ信号を蓄積する。インデックス画像２５
０ を表わすビデオ信号は録画再生装置１２によってビ
デオフロッピー１８の特定のトラックに記録される。録
画再生装置１２の使用者は、特定のトラック、たとえば
インデックストラックに記録されたインデックス画像２
５０ を、後にサマライズ形式のフロッピー１８の目録
を見て再生する。
ンデックス画像２５０を表わすビデオ信号が録画再生装
置１２によってビデオフロッピー１８に書き込まれる点
である。ビデオフロッピー１８は、縮小画像を２５２を
含むインデックス画像２５０ に関するオリジナル画像
を表わすビデオ信号を蓄積する。インデックス画像２５
０ を表わすビデオ信号は録画再生装置１２によってビ
デオフロッピー１８の特定のトラックに記録される。録
画再生装置１２の使用者は、特定のトラック、たとえば
インデックストラックに記録されたインデックス画像２
５０ を、後にサマライズ形式のフロッピー１８の目録
を見て再生する。
【００８８】この実施例では、図１４に示すようにイン
デックス画像２５０ にタイトルまたは同様な文字ある
いはグラフィックス２６０ を組み合わせてもよい。イ
ンデックス画像２５０ に文字および／またはグラッフ
ィクスを挿入するこのような処理は、パーソナルコンピ
ュータ１０にてＶＧＡ ＲＡＭ１７４に格納されたビデ
オデータを操作することにより行なわれる。具体的には
、操作者はパーソナルコンピュ−タ１０を操作すること
により、図１４に示す”Ｆｕｊｉ”などの文字またはグ
ラフィックスおよびマーク等を生成してインデックス画
像２５０ の所望のエリアに文字やグラッフィクスを挿
入する。これらデータはパーソナルコンピュータ１０か
らバス１９２ を介してオーバレイ走査ボード１４に供
給され、ＶＧＡ ＲＡＭ１７４におけるビットマップデ
ータの所望のエリアに書き込まれる。この結果、タイト
ル２６０ を含むインデックス画像２５０ を表わすビ
デオデータはＶＧＡ ＲＡＭ １７４ の形式になる。 この結果、インデックス画像２５０を表わすタイトル２
６０ を含むビデオデータがＶＧＡ ＲＡＭ１７４に完
成する。これらデータは前述した状態の順序にてＶＧＡ
ＲＡＭ１７４から適宜読み出されて、一旦ＶＲＡＭ
１５６に格納される。この後、前述の操作にてＶＲＡＭ
から読み出されたこれらデータはＮＴＳＣ出力端子１０
８ に送出される。ここでは、タイトルインデックス画
像がＮＴＳＣモニタに表示またはフロッピーディスクに
書き込まれる。もちろんビデオデータはＶＧＡＲＡＭ
１７４ からビデオＤＡＣ １７８ にスイッチングゲ
ートアレイ１６８ を介して供給されることにより、Ｖ
ＧＡ モニタにＶＧＡ タイプのビデオ信号として再生
することもできる。
デックス画像２５０ にタイトルまたは同様な文字ある
いはグラフィックス２６０ を組み合わせてもよい。イ
ンデックス画像２５０ に文字および／またはグラッフ
ィクスを挿入するこのような処理は、パーソナルコンピ
ュータ１０にてＶＧＡ ＲＡＭ１７４に格納されたビデ
オデータを操作することにより行なわれる。具体的には
、操作者はパーソナルコンピュ−タ１０を操作すること
により、図１４に示す”Ｆｕｊｉ”などの文字またはグ
ラフィックスおよびマーク等を生成してインデックス画
像２５０ の所望のエリアに文字やグラッフィクスを挿
入する。これらデータはパーソナルコンピュータ１０か
らバス１９２ を介してオーバレイ走査ボード１４に供
給され、ＶＧＡ ＲＡＭ１７４におけるビットマップデ
ータの所望のエリアに書き込まれる。この結果、タイト
ル２６０ を含むインデックス画像２５０ を表わすビ
デオデータはＶＧＡ ＲＡＭ １７４ の形式になる。 この結果、インデックス画像２５０を表わすタイトル２
６０ を含むビデオデータがＶＧＡ ＲＡＭ１７４に完
成する。これらデータは前述した状態の順序にてＶＧＡ
ＲＡＭ１７４から適宜読み出されて、一旦ＶＲＡＭ
１５６に格納される。この後、前述の操作にてＶＲＡＭ
から読み出されたこれらデータはＮＴＳＣ出力端子１０
８ に送出される。ここでは、タイトルインデックス画
像がＮＴＳＣモニタに表示またはフロッピーディスクに
書き込まれる。もちろんビデオデータはＶＧＡＲＡＭ
１７４ からビデオＤＡＣ １７８ にスイッチングゲ
ートアレイ１６８ を介して供給されることにより、Ｖ
ＧＡ モニタにＶＧＡ タイプのビデオ信号として再生
することもできる。
【００８９】加えて、この実施例においては、タイトル
または同様な文字および／あるいはグラフィックスを、
ビデオフロッピー１８から読み出されたビデオデータに
よって表わされた自然画像のビデオフレームに組み合わ
せることができる。具体的には自然画像を表わすビデオ
フロッピー１８に格納されたビデオ信号は、録画再生装
置１２によって読み出されて、入力ポート１０２，１０
４ または１０６ を介してＶＲＡＭ １５６に書き込
まれる。この書き込み動作の間に、図２のゲンロック回
路１５０ は、同期情報を図１０のゲンロック論理ブロ
ック７１３ およびプログラマブル同期発生器７１２
に出力する。同期情報は、さらにライン７９８ および
７０６ を介してマルチプレクサ７０３およびＶＲＡＭ
状態器７０４ に供給される。ＶＲＡＭ状態器７０４
では同期情報に基づいて書き込みタイミング情報が生成
される。ビデオ信号は、ＶＲＡＭ１５６ のライン１６
４ から読み出されてスイッチゲートアレイ１６８ を
介してＶＧＡ ＲＡＭ１７４に供給される。この読み出
しの間に、コンピュータ１０は、ライン１９２ を介し
て図１１の制御ロジック１００７にコマンド信号を送り
、バッファ１００３を起動する。パーソナルコンピュー
タ１０によって生成された文字またはグラフィックス２
６０ は、ＶＧＡ ＲＡＭ １７４ に格納されたビデ
オデータによって表わされる自然画像のビットマップの
所望のエリアに書き込まれる。
または同様な文字および／あるいはグラフィックスを、
ビデオフロッピー１８から読み出されたビデオデータに
よって表わされた自然画像のビデオフレームに組み合わ
せることができる。具体的には自然画像を表わすビデオ
フロッピー１８に格納されたビデオ信号は、録画再生装
置１２によって読み出されて、入力ポート１０２，１０
４ または１０６ を介してＶＲＡＭ １５６に書き込
まれる。この書き込み動作の間に、図２のゲンロック回
路１５０ は、同期情報を図１０のゲンロック論理ブロ
ック７１３ およびプログラマブル同期発生器７１２
に出力する。同期情報は、さらにライン７９８ および
７０６ を介してマルチプレクサ７０３およびＶＲＡＭ
状態器７０４ に供給される。ＶＲＡＭ状態器７０４
では同期情報に基づいて書き込みタイミング情報が生成
される。ビデオ信号は、ＶＲＡＭ１５６ のライン１６
４ から読み出されてスイッチゲートアレイ１６８ を
介してＶＧＡ ＲＡＭ１７４に供給される。この読み出
しの間に、コンピュータ１０は、ライン１９２ を介し
て図１１の制御ロジック１００７にコマンド信号を送り
、バッファ１００３を起動する。パーソナルコンピュー
タ１０によって生成された文字またはグラフィックス２
６０ は、ＶＧＡ ＲＡＭ １７４ に格納されたビデ
オデータによって表わされる自然画像のビットマップの
所望のエリアに書き込まれる。
【００９０】インデックス画像２５０ は、ビットマッ
プとしてＶＧＡ ＲＡＭ１７４に形成され、ＶＧＡ コ
ントローラ１７０ を通ってスイッチゲートアレイ１６
８ および最後にＤＡＣ １７８ を通って出力端子１
８０ に送られることによってＶＧＡ モニタ１６に表
示される。これは操作者の操作によって容易に行なわれ
る。この期間において、コンピュータ１０は、制御ロジ
ック１００７の手段によってバッファ１００３を停止さ
せる。ＶＧＡ ＲＡＭ１７４に格納されたビットマップ
データは読み出されてＶＧＡ コントローラの制御の下
にスイッチゲートアレイ１６８ に供給される。スイッ
チゲートアレイ１６８ は、ＶＧＡビデオデータをビデ
オＤＡＣ１７８へ出力し、ＤＡＣ１７８はそこでこれを
対応するＶＧＡ タイプのアナログビデオ信号に変換す
る。このような手続きによって、ＶＧＡ ＲＡＭ１７４
に格納されたインデックス画像２５０ は、ＶＧＡ ビ
デオ信号としてＶＧＡ モニタ１６に供給されて表示さ
れる。もちろん、インデックス画像２５０ を表わすビ
デオデータはＮＴＳＣモニタ２４の表示用としても送出
される。この場合、ビデオデータは一旦ＶＲＡＭ１５６
を介してＮＴＳＣスイッチ１３８ に送られ、それか
らＮＴＳＣモニタ２４へ録画再生装置１２を介して送ら
れる。この操作の間コンピュータ１０は、制御ロジック
１００７の手段によってバッファ１００３を起動する。 これはまた実際の場合、インデックス画像２５０ はＲ
ＧＢ タイプおよび／またはＳ−タイプのビデオ信号形
式として出力される場合も含まれる。このような場合、
ビデオ信号は、ＮＴＳＣスイッチ１３８ に代わりＲＧ
Ｂ スイッチ１３０ を通って送り出される。いずれの
場合においても、操作者はパーソナルコンピュータ１０
を操作して、ビデオモニタ２４またはＶＧＡ モニタ１
６に表示されるグラフィックスおよび文字が挿入された
インデックス画像２５０ を見ながら、タイトル２６０
をたとえばインデックス画像２５０ に組み合わせる
。
プとしてＶＧＡ ＲＡＭ１７４に形成され、ＶＧＡ コ
ントローラ１７０ を通ってスイッチゲートアレイ１６
８ および最後にＤＡＣ １７８ を通って出力端子１
８０ に送られることによってＶＧＡ モニタ１６に表
示される。これは操作者の操作によって容易に行なわれ
る。この期間において、コンピュータ１０は、制御ロジ
ック１００７の手段によってバッファ１００３を停止さ
せる。ＶＧＡ ＲＡＭ１７４に格納されたビットマップ
データは読み出されてＶＧＡ コントローラの制御の下
にスイッチゲートアレイ１６８ に供給される。スイッ
チゲートアレイ１６８ は、ＶＧＡビデオデータをビデ
オＤＡＣ１７８へ出力し、ＤＡＣ１７８はそこでこれを
対応するＶＧＡ タイプのアナログビデオ信号に変換す
る。このような手続きによって、ＶＧＡ ＲＡＭ１７４
に格納されたインデックス画像２５０ は、ＶＧＡ ビ
デオ信号としてＶＧＡ モニタ１６に供給されて表示さ
れる。もちろん、インデックス画像２５０ を表わすビ
デオデータはＮＴＳＣモニタ２４の表示用としても送出
される。この場合、ビデオデータは一旦ＶＲＡＭ１５６
を介してＮＴＳＣスイッチ１３８ に送られ、それか
らＮＴＳＣモニタ２４へ録画再生装置１２を介して送ら
れる。この操作の間コンピュータ１０は、制御ロジック
１００７の手段によってバッファ１００３を起動する。 これはまた実際の場合、インデックス画像２５０ はＲ
ＧＢ タイプおよび／またはＳ−タイプのビデオ信号形
式として出力される場合も含まれる。このような場合、
ビデオ信号は、ＮＴＳＣスイッチ１３８ に代わりＲＧ
Ｂ スイッチ１３０ を通って送り出される。いずれの
場合においても、操作者はパーソナルコンピュータ１０
を操作して、ビデオモニタ２４またはＶＧＡ モニタ１
６に表示されるグラフィックスおよび文字が挿入された
インデックス画像２５０ を見ながら、タイトル２６０
をたとえばインデックス画像２５０ に組み合わせる
。
【００９１】録画再生装置１２は、ビデオデータとして
供給された信号を記録および再生する装置であり、ビデ
オテープに記録または再生することもできる。このよう
な場合において、このシステムはビデオテープに記録さ
れた場面をサマライズして、ビデオテープにその概要を
書き込む。この概要は、録画再生装置１２によってビデ
オテープからビデオ信号を読み出し、ＶＲＡＭ １５６
に書き込み、ＶＧＡ ＲＡＭ１７４を使用して編集する
ことによって再生され、ビデオフロッピーに格納された
静止画像も同様な方法にてインデックス画像となる。タ
イトルまたは同様な文字およびグラッフィクスは、また
同様な方法により静止画像のインデックス画像に挿入さ
れる。
供給された信号を記録および再生する装置であり、ビデ
オテープに記録または再生することもできる。このよう
な場合において、このシステムはビデオテープに記録さ
れた場面をサマライズして、ビデオテープにその概要を
書き込む。この概要は、録画再生装置１２によってビデ
オテープからビデオ信号を読み出し、ＶＲＡＭ １５６
に書き込み、ＶＧＡ ＲＡＭ１７４を使用して編集する
ことによって再生され、ビデオフロッピーに格納された
静止画像も同様な方法にてインデックス画像となる。タ
イトルまたは同様な文字およびグラッフィクスは、また
同様な方法により静止画像のインデックス画像に挿入さ
れる。
【００９２】なお、ここで説明した実施例は本発明を説
明するためのものであって、本発明は必ずしもこれに限
定されるものでなく、本発明の精神を逸脱することなく
当業者が可能な変形および修正は本発明の範囲に含まれ
る。
明するためのものであって、本発明は必ずしもこれに限
定されるものでなく、本発明の精神を逸脱することなく
当業者が可能な変形および修正は本発明の範囲に含まれ
る。
【００９３】
【発明の効果】以上詳細に説明したように本発明による
記憶システムは、多種のタイプのビデオ信号を多種のタ
イプの書込み読出しタイミングデータにて書き込みまた
は読み出しができるので、この書き込みまたは読み出し
た信号は、それぞれの所望の信号に変換されて書き込み
または読み出しが行われる。したがって、これらを蓄積
するメモリはフレームメモリだけでよく、複数の画像を
蓄積する大容量のメモリを少なくすることができ、多種
のタイプの信号を取り扱う画像システムを安価にかつコ
ンパクトに構成することができる優れた効果を奏する。
記憶システムは、多種のタイプのビデオ信号を多種のタ
イプの書込み読出しタイミングデータにて書き込みまた
は読み出しができるので、この書き込みまたは読み出し
た信号は、それぞれの所望の信号に変換されて書き込み
または読み出しが行われる。したがって、これらを蓄積
するメモリはフレームメモリだけでよく、複数の画像を
蓄積する大容量のメモリを少なくすることができ、多種
のタイプの信号を取り扱う画像システムを安価にかつコ
ンパクトに構成することができる優れた効果を奏する。
【００９４】また、画像記録媒体からそれぞれ第１タイ
プのビデオ信号にて表わされる複数の画像データを読み
出して、これらから一つのビデオフレームにて表わされ
るインデックス画像を形成し、このインデックス画像を
表わす第２のタイプのビデオ信号を生成して、これを画
像記録媒体に記録することができる。したがって、画像
記録媒体に記録された複数の画像の内容およびサマライ
ズ画像を手軽に読み出して見ることがきる。
プのビデオ信号にて表わされる複数の画像データを読み
出して、これらから一つのビデオフレームにて表わされ
るインデックス画像を形成し、このインデックス画像を
表わす第２のタイプのビデオ信号を生成して、これを画
像記録媒体に記録することができる。したがって、画像
記録媒体に記録された複数の画像の内容およびサマライ
ズ画像を手軽に読み出して見ることがきる。
【図１】本発明によるビデオ信号合成装置の一実施例を
示すブロック図である。
示すブロック図である。
【図２】同実施例におけるオーバレイ再走査ボードの構
成を示すブロック図である。
成を示すブロック図である。
【図３】同実施例において作成される画像の例を示す図
である。
である。
【図４】同実施例において作成される画像の例を示す図
である。
である。
【図５】同実施例におけるビデオデータのフォーマット
を示す図である。
を示す図である。
【図６】ＶＧＡ 信号をＮＴＳＣ画像信号に変換するた
めの従来システムの一例を示すブロック図である。
めの従来システムの一例を示すブロック図である。
【図７】ＮＴＳＣをＶＧＡ 画像信号に変換するための
従来システムの一例を示すブロック図である。
従来システムの一例を示すブロック図である。
【図８】ＮＴＳＣ画像信号にＶＧＡ を合成するための
従来システムの一例を示すブロック図である。
従来システムの一例を示すブロック図である。
【図９】本発明の実施例におけるタイミングゲートアレ
イの構成を示すブロック図である。
イの構成を示すブロック図である。
【図１０】図９に続きタイミングゲートアレイの構成を
示すブロック図である。
示すブロック図である。
【図１１】同実施例におけるスイッチゲートアレイの構
成を示すブロック図である。
成を示すブロック図である。
【図１２】同実施例におけるスイッチゲートアレイの動
作を説明するためのフローチャートである。
作を説明するためのフローチャートである。
【図１３】同実施例によって生成されたインデックス画
像例を示す図である。
像例を示す図である。
【図１４】同実施例によって生成されたインデックス画
像例を示す図である。
像例を示す図である。
１０ パーソナルコンピュータ
１４ オーバレイ再走査ボード
２０ 録画再生装置
１４２ タイミングゲートアレイ
１５０ ゲンロック回路
１５６ ＶＲＡＭ
１６８ スイッチゲートアレイ
７０３ ＶＲＡＭアドレス指定用バッファ／マルチプレ
クサ７０４ ＶＲＡＭ状態器 ７１１，７１２ プログラマブル同期発生器７１３ ゲ
ンロック論理ブロック ７１６ オーバーレイ論理ブロック
クサ７０４ ＶＲＡＭ状態器 ７１１，７１２ プログラマブル同期発生器７１３ ゲ
ンロック論理ブロック ７１６ オーバーレイ論理ブロック
Claims (8)
- 【請求項１】 画像記録媒体に記録された画像からイ
ンデックス画像を生成して、前記画像記録媒体に該イン
デックス画像を記録する方法において、該方法は、（ａ
） 画像を表わす第１のビデオ信号が蓄積された画像記
録媒体を準備する工程と、（ｂ） 該画像記録媒体から
第１のビデオ信号を読み出す工程と、（ｃ） 第１のビ
デオ信号の表わす画像のサマライズ画像を表わす第２の
ビデオ信号を生成する工程と、（ｄ） 前記画像記録媒
体に前記ビデオ信号を記録する工程とを含むことを特徴
とする画像データ処理装置における画像データ記録方法
。 - 【請求項２】 請求項１に記載の画像データ記録方法に
おいて、前記画像記録媒体はビデオフロッピーを含み、
前記工程（Ｃ） は、（ｅ） 一つのビデオフレームの
エリアにおける第１のビデオ信号によって表わされる画
像の縮小画像を形成してインデックス画像を生成する工
程と、（ｆ） 該インデックス画像を表わす第２のビデ
オ信号を生成する工程とを含むことを特徴とする画像デ
ータ処理装置における画像データ記録方法。 - 【請求項３】 請求項２に記載の画像データ記録方法
において、該方法はさらに、（ｇ） 少なくとも一つの
テキストまたはグラフィックスのいずれかを表わすデー
タを生成する工程と、（ｈ） 該生成したデータをイン
デックス画像に挿入する工程とを含むことを特徴とする
画像データ処理装置における画像データ記録方法。 - 【請求項４】 画像記録媒体に記録された画像からイ
ンデックス画像を生成し、前記画像記録媒体にインデッ
クス画像を記録する画像データ記録装置において、該装
置は、画像記録媒体から取り出した画像を表わす第１の
ビデオ信号を読み出す再生手段と、第１のビデオ信号に
よって表わされた画像のサマライズ画像を表わす第２の
ビデオ信号を生成するサマライズ画像生成手段と、第２
のビデオ信号を画像記録媒体に記録する記録手段とを備
えることを特徴とする画像データ記録装置。 - 【請求項５】 請求項４に記載の画像データ記録装置
において、前記画像記録媒体はそれぞれの画像のビデオ
フレームを表わす第１のビデオ信号を格納するビデオフ
ロッピーであり、前記サマライズ画像生成手段は、デジ
タルデータの形式にて前記第１のビデオ信号を再書き込
み可能に蓄積する第１の蓄積手段と、画像のビデオフレ
ームを表わすデジタルビデオデータを再書き込み可能に
蓄積する第２の蓄積手段と、前記再生手段および記録手
段を制御するとともに前記第１および第２の蓄積手段を
制御して第１のビデオ信号によって表わされた画像の縮
小画像を生成する制御手段とを備え、前記制御手段は、
前記再生手段にて取り出した第１のビデオ信号を読み出
し、かつ該第１のビデオ信号を前記第１の蓄積手段に書
き込んで、該第１の蓄積手段から画素をスキップしなが
ら第１のビデオ信号を読み出し、さらにビデオフレーム
として規定された前記第２の蓄積手段の複数のエリアの
いずれかに前記第１のビデオ信号のそれぞれを書き込む
ことにより、インデックス画像を生成して、また、第２
の蓄積手段からインデックス画像を表わすデータを読み
出して第２のビデオ信号を生成し、前記記録手段に該第
２のビデオ信号を供給することを特徴とする画像データ
記録装置。 - 【請求項６】 請求項５に記載の画像データ記録装置
において、該装置はさらに、前記制御手段に接続され少
なくとも一つのテキストまたはグラフィックスを含むデ
ータを生成するデータ処理手段を有し、前記制御手段は
、前記データ処理手段によって生成されたデータを受け
て、該データを第２の蓄積手段に書き込むことにより、
前記第２の蓄積手段のインデックス画像に前記データを
挿入することを特徴とする画像データ記録装置。 - 【請求項７】 請求項６に記載の記録装置において、
該装置はさらに、前記第２の蓄積手段から読み出された
第２のビデオ信号を受けて、前記第２のビデオ信号にて
表わされる画像を表示する表示手段を備えることを特徴
とする画像データ記録装置。 - 【請求項８】 請求項６に記載の記録装置において、
該装置はさらに、前記第１の蓄積手段から読み出された
第２のビデオ信号を受けて、前記第２のビデオ信号にて
表わされる画像を表示する表示手段を備え、前記制御手
段は、前記第２の蓄積手段からの第２のビデオ信号を読
み出して、該第２のビデオ信号を前記第１の蓄積手段に
転送し、該第１の蓄積手段から前記第２のビデオ信号を
読み出して該第２のビデオ信号を前記表示手段に供給す
ることを特徴とする画像データ記録装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US61121990A | 1990-11-09 | 1990-11-09 | |
| US07/611,219 | 1990-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330572A true JPH04330572A (ja) | 1992-11-18 |
| JP2948693B2 JP2948693B2 (ja) | 1999-09-13 |
Family
ID=24448116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321486A Expired - Fee Related JP2948693B2 (ja) | 1990-11-09 | 1991-11-11 | 画像データ処理装置におけるインデックス画像の記録方法および記録装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0484970A3 (ja) |
| JP (1) | JP2948693B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112567449A (zh) * | 2018-08-30 | 2021-03-26 | 辛纳普蒂克斯公司 | 显示器重新扫描 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2118131C (en) * | 1992-04-17 | 1999-03-23 | Louis A. Lippincott | Visual frame buffer architecture |
| US5890190A (en) * | 1992-12-31 | 1999-03-30 | Intel Corporation | Frame buffer for storing graphics and video data |
| FR2712450B1 (fr) * | 1993-11-12 | 1996-02-02 | Essilor Int | Procédé de transformation d'une image vidéo en une image pour matrice d'affichage. |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617626A (en) * | 1969-05-16 | 1971-11-02 | Technicolor | High-definition color picture editing and recording system |
| GB2046053B (en) * | 1979-03-22 | 1983-06-15 | Micro Consultants Ltd | Digital video processor |
| US4802019A (en) * | 1982-01-11 | 1989-01-31 | Zenji Harada | Picture processing system for selective display |
| JP2848396B2 (ja) * | 1987-09-26 | 1999-01-20 | 三菱電機株式会社 | 電子スチルカメラ |
| JP2574856B2 (ja) * | 1988-03-10 | 1997-01-22 | 株式会社日立製作所 | 磁気記録再生装置の編集回路 |
-
1991
- 1991-11-08 EP EP19910119078 patent/EP0484970A3/en not_active Withdrawn
- 1991-11-11 JP JP3321486A patent/JP2948693B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112567449A (zh) * | 2018-08-30 | 2021-03-26 | 辛纳普蒂克斯公司 | 显示器重新扫描 |
| CN112567449B (zh) * | 2018-08-30 | 2023-04-28 | 辛纳普蒂克斯公司 | 显示器重新扫描 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0484970A2 (en) | 1992-05-13 |
| EP0484970A3 (en) | 1992-11-04 |
| JP2948693B2 (ja) | 1999-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327156A (en) | Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory | |
| US5426731A (en) | Apparatus for processing signals representative of a computer graphics image and a real image | |
| US5218432A (en) | Method and apparatus for merging video data signals from multiple sources and multimedia system incorporating same | |
| US5912710A (en) | System and method for controlling a display of graphics data pixels on a video monitor having a different display aspect ratio than the pixel aspect ratio | |
| US4821121A (en) | Electronic still store with high speed sorting and method of operation | |
| US6157415A (en) | Method and apparatus for dynamically blending image input layers | |
| JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
| JP2898807B2 (ja) | 画像データ処理装置 | |
| US5254984A (en) | VGA controller for displaying images having selective components from multiple image planes | |
| US6462786B1 (en) | Method and apparatus for blending image input layers | |
| US4935815A (en) | Scanconverter system with superimposing apparatus | |
| US6567097B1 (en) | Display control apparatus | |
| JPH0526196B2 (ja) | ||
| US5943097A (en) | Image processing means for processing image signals of different signal formats | |
| JP2001525635A (ja) | ディジタルビデオ映像の発生装置 | |
| US6489933B1 (en) | Display controller with motion picture display function, computer system, and motion picture display control method | |
| US6240245B1 (en) | Recording/reproducing device for various formats | |
| JPH05268561A (ja) | 多チャンネル記録／再生装置 | |
| JP2948693B2 (ja) | 画像データ処理装置におけるインデックス画像の記録方法および記録装置 | |
| US5155600A (en) | Video disk playback apparatus | |
| JP2000184278A (ja) | 画像混合装置及び画像処理装置 | |
| JPH11143441A (ja) | 画像表示制御装置および画像表示制御方法 | |
| US5729247A (en) | Screen display device | |
| KR0155596B1 (ko) | 영상 캡쳐 겸용 영상 재생장치 | |
| KR0183147B1 (ko) | 컴퓨터용 컴펙트디스크 재생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |