JPH04330762A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH04330762A
JPH04330762A JP2388091A JP2388091A JPH04330762A JP H04330762 A JPH04330762 A JP H04330762A JP 2388091 A JP2388091 A JP 2388091A JP 2388091 A JP2388091 A JP 2388091A JP H04330762 A JPH04330762 A JP H04330762A
Authority
JP
Japan
Prior art keywords
contact
emitter
diffusion layer
resistance
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2388091A
Other languages
English (en)
Inventor
Kazuyuki Mizushima
水嶋 和之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2388091A priority Critical patent/JPH04330762A/ja
Publication of JPH04330762A publication Critical patent/JPH04330762A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にコンタクト特性を検査するための構造に関する
【0002】
【従来の技術】近年、半導体集積回路はますます高速化
,高集積化されてきている。そのためpn接合が浅接合
化されるとともに不純物拡散層平面寸法も縮小されてい
る。このような高性能化、高集積化された半導体集積回
路において、不純物拡散層と配線金属とのコンタクトを
歩留りが高く、信頼性を保証できるものにするため、様
々な構造のコンタクトが提案されている。例えば、不純
物拡散層と金属配線のコンタクトには、コンタクト抵抗
が小さくかつオーミック特性を持つこと、アロイスパイ
クのような接合破壊が発生しないような配線金属に対す
るバリア性があることが要求されている。このようなコ
ンタクト特性を実現するため、従来よりコンタクト部に
多層金属構造が取り入れられている。一例として、不純
物拡散層表面にオーミック性の向上を目的として白金シ
リサイドを代表とする金属シリサイド層を形成し、その
上に配線金属とのバリア性を維持するために窒化チタン
を代表とするバリア金属層を形成し、その上にアルミニ
ウムを代表とする配線金属を形成するという多層構造が
挙げられる。
【0003】そして、このようなコンタクト部の電気的
特性を製造工程途中あるいはウェハープロセス完了後に
検査する手段として、従来より不純物拡散層と配線金属
をコンタクトを介して鎖状に接続し、抵抗値を測定する
という方法が一般的に行われている。
【0004】
【発明が解決しようとする課題】前述したようにコンタ
クト部が多層構造になり、かつ高集積化のためコンタク
ト寸法が小さくなると、シリサイド層とバリア金属層の
界面あるいはバリア金属層と配線金属層の界面に僅かな
絶縁物層が存在してもコンタクト導通不良となり得る。 一方、前述した−導電型不純物拡散層と配線金属をコン
タクトを介して鎖状に接続したパターンによる検査手段
では必ず不純物拡散層の抵抗を含むことになるが、一般
に半導体集積回路の不純物拡散層のシート抵抗は 10
0Ω/□〜数KΩ/□の範囲にあるのに対し、コンタク
ト抵抗は数Ωのオーダーであり、コンタクト抵抗の変動
を検出する感度が高いとは言えない。更に、不純物拡散
層はリソグラフィーによる寸法バラツキ等により許容誤
差を考慮する必要があり、コンタクト抵抗の変動がこれ
に吸収されてしまい、コンタクト抵抗の変動を見過ごす
恐れがあり、半導体集積回路の信頼性に重大な影響を及
ぼすことにもなる。本発明の目的はコンタクト抵抗の変
動を高精度で測定することを可能とした半導体集積回路
を提供することにある。
【0005】
【課題を解決するための手段】本発明の半導体集積回路
は、エミッタ拡散層上に形成するエミッタコンタクトを
、コンタクト特性を検査するためのコンタクトと同一寸
法、同一形状に形成し、かつエミッタ拡散層の平面寸法
を前記エミッタコンタクトの寸法に対して充分大きく形
成している。
【0006】
【作用】本発明によれば、エミッタ抵抗を測定すること
で、所要のコンタクト抵抗を測定して検査することが可
能となり、高精度にコンタクト抵抗の検査が実現できる
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の第1実施例を示しており、同図(a
)は平面図を、同図(b)は同図(a)のA−A線に沿
う断面図を夫々示している。図示のように半導体集積回
路に設けられるバイポーラトランジスタは半導体基板1
の表面部にコレクタ埋込層2を形成し、この上にエピタ
キシャル層3を成長し、かつこのエピタキシャル層3を
LOCOS酸化膜4で分離して素子領域を画成している
。そして、エピタキシャル層3にはベース拡散層5、コ
レクタ拡散層6、グラフトベース拡散層7を形成し、又
ベース拡散層5にはエミッタ拡散層8を形成し、その上
で全面に絶縁膜9を形成し、前記各拡散層に対してエミ
ッタコンタクト10、ベースコンタクト11、コレクタ
コンタクト12を開口している。これらコンタクト10
,11,12にはシリサイド層13、バリヤメタル14
を形成し、これらを介して配線金属15を接続し、探針
パッド16に接続させている。
【0008】ここで、この半導体集積回路において検査
すべきコンタクトとしてエミッタコンタクト10を利用
し、このエミッタコンタクト10を検査対象としてのコ
ンタクトと同一寸法、同一形状に形成するとともに、こ
のエミッタコンタクト10が設けられるエミッタ拡散層
8は、その平面寸法をコンタクト寸法に比較して十分大
きくしておき、コンタクトが平坦な面に開口されるよう
にしておく。このように、エミッタコンタクト10の寸
法に対してエミッタ拡散層8の平面寸法を充分大きくす
ることにより、エミッタ抵抗の拡散層における抵抗成分
の変動はリソグラフィーの寸法誤差による影響は極めて
小さくなる。又、深さ方向については一般にバイポーラ
トランジスタのエミッタは十分に精度良く形成されるた
め大きく変動することはない。更に、エミッタ抵抗を構
成する成分の70〜80%はコンタクト抵抗成分と考え
て良い。したがって、このエミッタコンタクト10を利
用してエミッタ抵抗を測定し、かつこの測定値を評価す
ることにより、この半導体集積回路におけるコンタクト
抵抗の変動を精度良く検査することが可能となる。
【0009】尚、エミッタ抵抗の検査方法としては図2
に示すように、コレクタをオープンにした状態でベース
電流Ib を流すと、コレクタ端子の電位VC はVC
 =ΔVCE+re Ib  と表される。ここでΔVCE=一定とみなせる条件では
re =ΔVC /ΔIb  で与えられる。
【0010】図3は本発明の第2の実施例を示す平面図
である。この実施例では同一のバイポーラトランジスタ
のエミッタ拡散層8に対して複数個の異なる寸法、形状
のコンタクト10A,10Bを形成し、それぞれを探針
パッド16に接続している。この構成によれば、1個の
エミッタ拡散層を利用して複数個(2個)の異なる形状
のコンタクトの検査が実現できる。又、この例ではコン
タクト形状の差によるコンタクト抵抗の相対値を精度良
く比較できるという利点も有する。
【0011】因みに、従来のバイポーラトランジスタに
おけるエミッタ拡散層のシート抵抗ρS を100 Ω
/□、エミッタ拡散層寸法W(拡散層幅)を5μm、コ
ンタクト間の寸法Lを5μmとし、リソグラフィ及びエ
ッチング工程での寸法変動ΔWとΔLを夫々±0.5 
μmと過程したとき、コンタクト抵抗RC が5Ωであ
れば、このバイポーラトランジスタの2個のコンタクト
と1個の拡散層の直列抵抗は最大で132 Ω、最小で
91.8Ωとなり、コンタクト抵抗RC が一定にもか
かわらず30%の差が生じてしまう。これに対し、本発
明ではエミッタ拡散層寸法Wを充分大きくとることでエ
ミッタ拡散層深さ及び不純物濃度のばらつきによる誤差
は極めて小さく、抵抗成分では10%以下である。更に
、測定値のうち拡散層に起因する成分は1個のコンタク
トに対し拡散層を大きくとることにより3Ω程度にまで
小さくできるため、測定値はコンタクト抵抗RC を5
Ωとすると、最大で8.3 Ω、最小で7.7 Ωとな
り、7.8 %程度の差に抑えられる。
【0012】
【発明の効果】以上説明したように本発明は、検査する
コンタクトと同一寸法、同一形状のコンタクトをエミッ
タ拡散層に形成し、かつエミッタ拡散層の寸法をコンタ
クトの寸法に対して充分に大きく形成しているので、そ
のエミッタ抵抗を測定することでコンタクトの検査が実
現でき、リソグラフィの寸法ばらつき等によるコンタク
ト抵抗の変動に関わらずコンタクト抵抗を高精度に検査
することができる効果がある。
【図面の簡単な説明】
【図1】本発明の第1実施例を示し、(a)は平面図、
(b)はそのA−A線断面図である。
【図2】エミッタ抵抗を測定する方法を説明するための
回路図である。
【図3】本発明の第2実施例の平面図である。
【符号の説明】
5  ベース拡散層 6  コレクタ拡散層 7  グラフトベース拡散層 8  エミッタ拡散層 10,10A,10B  エミッタコンタクト13  
シリサイド 14  バリヤメタル 15  配線金属

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  バイポーラトランジスタを備える半導
    体集積回路において、エミッタ拡散層上に形成するエミ
    ッタコンタクトをコンタクト特性を検査するためのコン
    タクトと同一寸法、同一形状に形成し、かつエミッタ拡
    散層の平面寸法を前記エミッタコンタクトの寸法に対し
    て充分大きく形成したことを特徴とする半導体集積回路
JP2388091A 1991-01-25 1991-01-25 半導体集積回路 Pending JPH04330762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2388091A JPH04330762A (ja) 1991-01-25 1991-01-25 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2388091A JPH04330762A (ja) 1991-01-25 1991-01-25 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH04330762A true JPH04330762A (ja) 1992-11-18

Family

ID=12122768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2388091A Pending JPH04330762A (ja) 1991-01-25 1991-01-25 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH04330762A (ja)

Similar Documents

Publication Publication Date Title
US3808527A (en) Alignment determining system
EP0352940B1 (en) Method of measuring specific contact resistivity of self-aligned contacts in integrated circuits
US5347226A (en) Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction
US4918377A (en) Integrated circuit reliability testing
JPS5845816B2 (ja) 導線特性測定方法
US6288453B1 (en) Alignment of openings in semiconductor fabrication
CN110335861B (zh) 一种半导体器件及其制作方法
CN101211894A (zh) Teg图案及利用teg图案的半导体器件的测试方法
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
JP2718380B2 (ja) 半導体装置の電気特性検査パターン及び検査方法
CN101090113B (zh) 半导体装置
US3650020A (en) Method of monitoring semiconductor device fabrication
US6383827B1 (en) Electrical alignment test structure using local interconnect ladder resistor
JPH0714904A (ja) 集積回路における誘電層の平坦性測定方法及び回路
US7084427B2 (en) Systems and methods for overlay shift determination
US3304594A (en) Method of making integrated circuit by controlled process
US7688083B2 (en) Analogue measurement of alignment between layers of a semiconductor device
CN115295532B (zh) 用于e-fuse刻蚀的检测结构、制备及检测方法
JPH04330762A (ja) 半導体集積回路
CN113851456B (zh) 测试结构、测试系统以及测试方法
JP2002141474A (ja) プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ
JPH0531307B2 (ja)
US20030186470A1 (en) Structure and method for determining edges of regions in a semiconductor wafer
KR100607766B1 (ko) 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법
JP4087289B2 (ja) 半導体装置およびその検査方法