JPH04332065A - データ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数のデバイス間でデー
タフレームをシリアル転送する際のデータ転送方法に関
するものである。

【０００２】

【従来の技術】データ転送の手法は、パラレルデータバ
スを用いたパラレル転送と、シリアルデータバスを用い
たシリアル転送に大別される。パラレル転送は高速のデ
ータ転送に向いているが、マイクロプロセッサやＩＣ等
のデバイスのピン数の増大につながる。オーディオビデ
オ機器や家電機器で使用される１チップのマイクロプロ
セッサは、転送速度の面からシリアル転送で十分である
ため、ピン数の削減につながるシリアル転送を用いてい
る。近年、機器の高機能化に伴い、ビデオテープレコー
ダやカメラ一体型ビデオのように、１つの製品の中に複
数のマイクロプロセッサが内蔵されるようになっている
。これらのマイクロプロセッサは独立して動作するので
はく、互いにシリアルデータバスを用いてデータ転送を
行いながら動作している。また、マイクロプロセッサだ
けでなく、各種ＩＣやＬＳＩもこのシリアルデータバス
に接続可能である。

【０００３】従来のシリアル転送によるデータ転送方法
としては、例えばＥＬＥＣＴＲＩＣＣＯＭＰＯＮＥＮＴ
Ｓ　　ＡＮＤ　　ＡＰＰＬＩＣＡＴＩＯＮＳ（エレクト
リック・コンポーネンツ・アンド・アップリケイション
ズ），ＶＯＬ５　　ＮＯ．４，ＳＥＰＴＥＭＢＥＲ　　
１９８３　　ＰＡＧＥ２１４〜２２１に示されているＩ
２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ　　Ｃｉｒｃ
ｕｉｔ）がある。

【０００４】以下に、従来のデータ転送方法の例として
Ｉ２Ｃについて説明する。図９はこのＩ２Ｃを用いたデ
ータ転送のタイミング図を示すものである。Ｉ２Ｃはデ
ータラインとクロックラインの２本の信号線を用いて、
図９に示すようなタイミングでデータ転送を行う。転送
は８ビットのデータと１ビットの受信応答ビット（以下
、ＡＣＫビットと称す）の計９ビット単位で行われる。 まず、送信側がクロックに同期してＭＳＢファーストで
データライン上に８ビットのデータを出力する。その後
、次のクロックで受信側がＡＣＫビットを出力する。

【０００５】受信側がＡＣＫビットを出力している間は
、送信側はデータライン上に高レベル（以降、ハイと称
す）を出力するが、受信側がデータライン上に低レベル
（以降、ロウと称す）を出力するため、結果としてデー
タラインはロウに保たれる。送信側は９ビット目にハイ
を出力しているにもかかわらず、データラインがロウと
なっていることを知り、受信側がデータを受信したこと
を知る。

【０００６】図１０はＩ２Ｃを用いたデータ転送のデー
タフレームのフォーマット図である。図１０において、
スタートコンディション５１とストップコンディション
５６はそれぞれデータフレームの転送の開始条件と停止
条件である。図９で示したように、Ｉ２Ｃではデータラ
インはクロックラインがロウの時のみ遷移できる。この
規定の以外として定められているのが、スタートコンデ
ィション５１とストップコンディション５６である。ス
タートコンディション５１ではクロックラインがハイの
時にデータラインがハイからロウに遷移し、ストップコ
ンディション５６ではクロックラインがハイの時に、デ
ータラインがロウからハイに遷移する。スタートコンデ
ィション５１はデータフレームの転送に先立って発生し
、ストップコンディション５６はデータフレームの転送
が終了したことを示す。

【０００７】データフレームの先頭バイトは７ビットの
スレーブアドレス５２と１ビットのＲ／Ｗビット５３で
ある。スレーブアドレス５２は７ビットのアドレスでＩ
２Ｃに接続された１つのデバイスをスレーブとして指定
するのに用いる。データフレームの転送を開始するデバ
イスをマスタと呼ぶ。即ち、マスタがスタートコンディ
ション５１を発生させスレーブアドレスを出力し、デー
タ転送の対象となるスレーブを指定する。Ｒ／Ｗビット
５３はデータフレームの第２バイト以降のデータ５４を
マスタが出力するかスレーブが出力するかを指定するビ
ットである。Ｒ／Ｗビット５３がハイの時は以降のデー
タ５４はスレーブが出力し、ＡＣＫビット５５は受信側
であるマスタが出力する。Ｒ／Ｗビット５３がロウの時
は以降のデータ５４はマスタが出力し、ＡＣＫビット５
５は受信側であるスレーブが出力する。データフレーム
の先頭バイトは常にマスタが出力するため、ＡＣＫビッ
ト５７は常にスレーブが出力する。

【０００８】Ｉ２Ｃでは上述したように、基本的にはマ
スタとスレーブ間で１対１の転送が行われる。マスタは
スタートコンディション５１を発生した後、最初に出力
するバイトのスレーブアドレス５２でスレーブの指定を
行う。スレーブアドレス５２にはジェネラルコールアド
レスと呼ばれる例外がある。この値は００ｈ（１６進表
示）で、マスタは全てのデバイスを指定することができ
る。このアドレスが使用される場合には、理論的には全
てのデバイスが応答しなければならないが、このアドレ
スを無視することも許されている。即ち、ジェネラルコ
ールアドレスを用いると、このアドレスに応答する全て
のデバイスにデータフレームを送ることができる。

【０００９】このように、複数の転送先に同一のデータ
フレームを送ることを、一般には同報通信と呼んでいる
。

【００１０】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、同報通信用にジェネラルコールアドレス
が用意されているのみであるため、任意の複数のデバイ
スを指定して同報通信を行うことが出来ないという課題
を有していた。例えば、Ａ，Ｂ，Ｃ，Ｄ，Ｅの５つのデ
バイスがバスに接続されており、Ｂ，Ｃ，Ｄのデバイス
がジェネラルコールアドレスに応答するとすれば、Ａの
デバイスはＢ，Ｃ，Ｄのデバイスに同報通信することは
可能であるが、ＢとＤのデバイスや、ＣとＤとＥのデバ
イスに同報通信を行うことは出来ない。

【００１１】さらに、上記の従来の構成では、ＡＣＫビ
ットが１ビットであるため、同報通信を行った場合にデ
ータフレームの送信側は全てのデバイスがデータフレー
ムを受信したかどうかを確認できないという課題を有し
ていた。例えば、上記の例で、ＡのデバイスがＢ，Ｃ，
Ｄのデバイスに同報通信した場合、Ｂ，Ｃ，Ｄのデバイ
スの内、何れか１つのデバイスがＡＣＫビットを出力す
ればデータラインがロウとなるため、Ｂ，Ｃ，Ｄの全て
が受信応答しているかどうかがわからない。

【００１２】また、上記の従来の構成では、１バイトの
データを受信すれば無条件にＡＣＫビットを出力するた
め、データ転送途中でデータ誤りが発生して誤ったデー
タがスレーブに送られてもマスタ，スレーブ共に検出で
きないという課題を有していた。

【００１３】また、上記の構成では、複数のデバイスが
マスタとなり得るマルチマスタシステムでは、複数のデ
バイスが同時に転送を開始する場合が発生し、データフ
レームの転送が正常に行えない場合がある。これを避け
るためにＩ２Ｃでは自分が出したデータやクロックを監
視する必要がある。例えば、データラインにハイを出力
しているにもかかわらず、データラインがロウとなって
いた場合には転送を直ちに中止しなければならない。こ
の衝突を避ける方法としてはＬＡＮ（Ｌｏｃａｌ　　Ａ
ｒｅａ　　Ｎｅｔｗｏｒｋ）の一実現手法であるトーク
ン方式と呼ばれる転送方法がある（例えば、コンピュー
タデザイン　　１９８６年１月号　　４０〜４１ページ
）。トークン方式はトークンを受け取ったデバイスがバ
スを使用する権利を得てデータフレームの転送を行う手
法である。この方式ではトークンとデータフレームを識
別するために、トークンと同じパターンがデータフレー
ム中で発生しないようにする必要がある。このためには
、ある手順に従ってトークンとデータフレーム内のパタ
ーンが一致しないように変調して送出する必要がある。 また、変調しない場合にはトークンのパターンをデータ
フレーム中で禁止する必要がある。

【００１４】また、上記のＩ２Ｃをマルチマスタシステ
ムに使用する場合やトークン方式では、バスシステム全
体を管理するデバイスが存在しないため、バスに接続さ
れた各デバイスはバスの使用権に関して平等である。し
かしながら、各デバイスにバスの使用に関して優先順位
を設定できる方が全体システムの設計の自由度が増大す
るため望ましい。但し、ＬＡＮのようにバスに不特定の
デバイスが接続される場合には優先順位を設定すること
は困難である。

【００１５】また、上記のＩ２Ｃではマスタとなってバ
スを使用するデバイスが常にクロックを出力する必要が
有る。従って、たとえマルチマスタシステムであっても
、マスタとなりうるデバイスは全てクロックを出力する
機能が必要である。また、１つのデバイスが転送用のク
ロックを出力するようにシステムを設計した場合、クロ
ックを出力するデバイスはデータを出力しようとするデ
バイスがデータの出力準備を完了したことを確認する必
要がある。

【００１６】本発明は上記従来の課題を解決するもので
、任意の複数のスレーブへのデータフレームの同報通信
を実現し、また、同報通信の際にもデータフレームを受
け取ったスレーブをマスタが特定でき、かつ、データ誤
りによるデータフレームの転送の失敗をも検出できるデ
ータ転送方法を提供することを目的とする。

【００１７】さらに、マルチマスタシステムにおいては
転送の衝突が発生しないと同時に、転送に際して変調を
必要とせず、かつ、任意のパターンのデータフレームを
転送できるデータ転送方法を提供する。

【００１８】さらに、マルチマスタシステムで、かつ、
バスに接続されるデバイスが限定できる閉じたシステム
であればバスを使用する優先順位を設定でき、バス資源
の有効利用が図れるデータ転送方法を提供する。

【００１９】さらに、マルチマスタシステムではマスタ
となるデバイスの負担を軽減するデータ転送システムを
提供する。

【００２０】

【課題を解決するための手段】この目的を達成するため
に本発明のデータ転送方法（請求項１）は、データフレ
ーム内に含まれるアドレスデータの各ビットがそれぞれ
１つのデバイスに対応するアドレスビットであり、デー
タフレームを送信するデバイスは１つ以上の送信先のデ
バイスのアドレスビットを真としてデータフレームの出
力を行う。

【００２１】さらに本発明のデータ転送方法（請求項２
）は、各デバイスに少なくとも１ビットの固有の受信応
答ビットを割り当て、データフレームを受信した１つ以
上のデバイスは自分自身の受信応答ビットのみを低レベ
ルとした受信応答データをデータライン上に出力する。

【００２２】さらに本発明のデータ転送方法（請求項３
）は、データフレーム内に誤り検出コードを付加し、デ
ータフレームを受信した１つ以上のデバイスは誤り検出
コードを用いて受信したデータフレーム内のデータ誤り
の有無を検出し、誤りが検出できなければ自分自身の受
信応答ビットのみを低レベルとした受信応答データをデ
ータライン上に出力する。

【００２３】さらに本発明のデータ転送方法（請求項４
）は、データライン，クロックライン以外に制御ライン
を設け、トークンを受信してバスを使用するデバイスが
バスを使用している間は制御ラインを低レベルに保ち、
コントローラは制御ラインが高レベルの時にのみトーク
ンの出力を行う。

【００２４】さらに本発明のデータ転送方法（請求項５
）は、コントローラはバスを使用する頻度の高いデバイ
スに対しては頻度の低いデバイスよりもより多くのトー
クンを送出する。

【００２５】さらに本発明のデータ転送方法（請求項６
）は、コントローラがデータ及びトークンの転送に必要
なクロックを出力する。

【００２６】さらに本発明のデータ転送方法（請求項７
）は、データを出力するデバイスは、データの出力準備
が完了した段階でデータラインを低レベルに遷移させ、
コントローラはデータラインが低レベルに遷移した後で
クロックラインにクロックを出力する。

【００２７】

【作用】本発明は上記した方法により、データフレーム
の出力を行うデバイスは１つ以上の転送先のデバイスの
アドレスビットを真としてデータフレームを出力し、バ
スに接続されたその他のデバイスは自分自身のアドレス
ビットが真かどうかを判断し、真の場合にはデータフレ
ームを受信する（請求項１）。

【００２８】また、データフレームを受信したデバイス
が自分自身に割り当てられた受信応答ビットのみを低レ
ベルとした受信応答データを出力し、複数のデバイスか
ら出力された受信応答データがデータライン上でワイヤ
ードオアされ、データフレームを出力したデバイスに入
力される。データフレームを出力したデバイスは入力し
た受信応答データの受信応答ビットを調べることによっ
て、どのデバイスがデータフレームを受信したかを判断
できる（請求項２）。

【００２９】また、データフレームを誤り無しで受信し
たデバイスのみが受信応答データを出力するため、デー
タフレームを出力したデバイスはデータフレームを誤り
無しで受信したデバイスを特定できる（請求項３）。

【００３０】また、制御ラインの信号レベルを判断して
コントローラがトークンの出力を行い、各デバイスは制
御ラインの立ち下がりと立ち上がりでそれぞれデータ転
送の開始と終了を検出できるため、トークンの識別が確
実にできる（請求項４）。

【００３１】また、各デバイスに対して送られるトーク
ンの割合を設定できるため、バスを使用する優先順位の
設定が可能となる（請求項５）。

【００３２】また、コントローラのみがクロックを出力
するので、他のマスタとなるデバイスはクロック発生機
構が不要となる（請求項６）。

【００３３】また、データを出力するデバイスが、デー
タの出力準備が完了した段階でデータラインを低レベル
に遷移させるため、コントローラはこれを検出してクロ
ックを出力でき、データの転送が確実に行われる（請求
項７）。

【００３４】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００３５】図１は本発明の一実施例のデータ転送方法
を用いてデータ転送を行うシステムのブロック図を示す
ものである。図１において、マイクロプロセッサ１０，
１１，１２，１３は１チップのマイクロプロセッサであ
り、データライン１，クロックライン２，／ＢＳＹライ
ン３の３つの信号線からなるバスを介して互いに接続さ
れている。データライン１はシリアルデータを転送する
ための信号線で、各マイクロプロセッサのデータ入力ポ
ート１６とデータ出力ポート１７に共通に接続されてい
る。マイクロプロセッサ１０はクロックライン２にシリ
アルデータの入出力用のクロックをクロック出力ポート
１８から出力し、他のマイクロプロセッサはクロック入
力ポート１５でこの信号を受け取る。／ＢＳＹライン３
は／ＢＳＹ信号用の信号線である。この信号は負論理の
信号でデータフレームを出力するマイクロプロセッサに
よってロウに保たれる。／ＢＳＹ信号がハイの場合には
何れのマイクロプロセッサもデータフレームの出力を行
っていない。

【００３６】以上のように構成されたシステムで本発明
のデータ転送方法を実施する場合の動作例について、以
下説明する。

【００３７】まず、図２を用いてシリアルデータとクロ
ックのタイミングに関して説明する。

【００３８】図２はデータライン１とクロックライン２
のタイミング図である。図２（ａ）に示すように、デー
タライン１上を転送されるシリアルデータはクロックの
立ち下がりで出力される。シリアルデータを取り込む場
合はクロックの立ち上がりで取り込む。クロックの周期
はＴａである。転送は８ビット単位で間欠的に行う。８
ビットデータの転送に必要な８個のクロックをバイトク
ロックと定義する。図２（ｂ）に示すように、バイトク
ロックはＴｂの周期で間欠的に出力される。

【００３９】多くの１チップのマイクロプロセッサは８
ビット単位でデータをシリアル転送する機能をハードウ
ェアで実現している。ここでは、このハードウェアをシ
フトバッファと呼ぶことにする。シフトバッファはシフ
トレジスタ及び周辺回路からなり、マイクロプロセッサ
の外部から供給されたクロック（以降、外部クロックと
称す）もしくはマイクロプロセッサの内部で発生したク
ロック（以降、内部クロックと称す）でデータの入力や
出力を行う。シリアルデータを出力する場合にはクロッ
クの立ち下がりでＭＳＢから順に出力し、シリアルデー
タを入力する場合にはクロックの立ち上がりでＭＳＢか
ら順に取り込む。

【００４０】シフトバッファから出力されるシリアルデ
ータの出力ポートがデータ出力ポート１７であり、シフ
トバッファへ入力されるシリアルデータの入力ポートが
データ入力ポート１６である。シフトバッファのクロッ
ク用のポートは入力と出力が独立していなく、クロック
入出力ポートがあるのみである。このポートは、シフト
バッファが内部クロックでデータの転送を行う場合には
出力ポートとして機能し、外部クロックでデータの転送
を行う場合には入力ポートとして機能する。マイクロプ
ロセッサ１０はクロックを出力する必要があるため、内
部クロックで動作し、他のマイクロプロセッサは外部ク
ロックで動作する。従って、クロック入出力ポートは、
マイクロプロセッサ１０ではクロック出力ポート１８と
して機能し、他のマイクロプロセッサではクロック入力
ポート１５として機能する。

【００４１】次に、本実施例で使用する用語について説
明する。 「マスタ」：バスの使用権を取得し、データフレームを
出力するマイクロプロセッサをマスタと呼ぶ。マイクロ
プロセッサ１０，１１，１２，１３は何れもマスタにな
ることができるが、複数のマイクロプロセッサが同時に
マスタになることはない。マスタはデータフレームを出
力する前に／ＢＳＹ信号をアサートする（ロウにする）
。また、データフレームを出力し受信応答データを受信
した後／ＢＳＹ信号をネゲートする（ハイにする）。

【００４２】「スレーブ」：マスタから指定されたマイ
クロプロセッサをスレーブという。データフレームの転
送はマスタからスレーブに対して行われる。マスタが複
数のマイクロプロセッサにデータフレームを転送する場
合（同報通信）には、複数のスレーブが存在する。／Ｂ
ＳＹ信号がハイの場合にはシステム内にマスタ、スレー
ブ共に存在しない。

【００４３】「コントローラ」：バスに接続されたマイ
クロプロセッサの内、クロックを出力するマイクロプロ
セッサをコントローラと呼ぶ。コントローラはシステム
内で１つだけ存在する。図１のシステムではマイクロプ
ロセッサ１０がコントローラである。コントローラは後
述するトークンの出力も行う。

【００４４】「トークン」：バスの使用権を調停するた
めにコントローラが出力する１バイトのデータである。 トークンを受け取ったマイクロプロセッサはバスを使用
してデータフレームを出力する権利、即ち、マスタにな
る権利を有する。

【００４５】「データフレーム」：データ転送の最少単
位をデータフレームという。データフレームはヘッダ、
ユーザーデータ、チェックバイトからなる。

【００４６】次に、フレームの転送に先立って行われる
トークンを用いたバスの調停に関して図３，図４を用い
て説明する。

【００４７】図３はトークンのフォーマット図である。 トークンは１バイトで構成され、ＭＳＢはこのバイトが
トークンであることを示すために１である。ｂｉｔ６か
らｂｉｔ４のＡＤＲはトークンの行き先アドレスであり
、トークンの行き先のマイクロプロセッサのアドレスを
記述する。バスに接続された各マイクロプロセッサには
それぞれ固有のアドレス（０〜７）が割り当てられてい
る。このアドレスの割り当てを（表１）に示す。

【００４８】

【表１】

【００４９】（表１）に示したように、０〜７のアドレ
スの内で実際に使用しているのは０〜３の４種類である
が、このバスには最大で８個のマイクロプロセッサを接
続することが可能である。ｂｉｔ３，２，１，０はフォ
ーマットナンバー（ＦＭＴ）を記録する。フォーマット
ナンバーによって後述するデータフレームのフォーマッ
トが異なる。ここではフォーマットナンバーは００００
（２進表示）とする。

【００５０】図４はマイクロプロセッサ１０が行うトー
クンの配布の様子を示したタイミング図である。／ＢＳ
Ｙライン３がハイの場合はコントローラであるマイクロ
プロセッサ１０はトークンの出力を行う。Ｔ１０，Ｔ１
１，Ｔ１２，Ｔ１３はそれぞれマイクロプロセッサ１０
，１１，１２，１３に対するトークンである。マイクロ
プロセッサ１０は、／ＢＳＹライン３がハイである間は
Ｔｂの間隔で順次トークンを送る。例えばマイクロプロ
セッサ１２にトークンを送る場合にはマイクロプロセッ
サ１０は１０１０００００（２進表示）のトークンをデ
ータライン１上に出力する。

【００５１】マイクロプロセッサ１０は各マイクロプロ
セッサに順次トークンを出力した結果、何れのマイクロ
プロセッサもデータフレームの出力を行わなかった場合
、その段階でトークンの出力を停止する。コントローラ
も含めて、いずれのマイクロプロセッサもマスタになら
ない場合には各マイクロプロセッサへのトークンの出力
は一定間隔（Ｔｃ）で行われる。

【００５２】次に、トークンを受信したマイクロプロセ
ッサがフレームを出力する場合の動作について図５を用
いて説明する。

【００５３】図５はフレームの出力の様子を示したタイ
ミング図である。図５において、Ｔ１１，Ｔ１２，Ｔ１
３はマイクロプロセッサ１０が出力するトークンである
。Ｆはマイクロプロセッサ１１が出力するフレームを構
成する各バイトである。Ａはマイクロプロセッサ１２，
マイクロプロセッサ１３が出力する受信応答データであ
る。

【００５４】図５は、マイクロプロセッサ１１がマイク
ロプロセッサ１２とマイクロプロセッサ１３へデータフ
レームの転送を行う様子を示している。マイクロプロセ
ッサ１１はマイクロプロセッサ１０が出力したトークン
を入力し、／ＢＳＹ信号をアサートした後、次のバイト
クロックから順に１バイトずつデータフレームを出力す
る。データフレームの出力が終了すると、次のバイトク
ロックでマイクロプロセッサ１２とマイクロプロセッサ
１３が受信応答データを出力する。この２つの受信応答
データはデータライン１上でワイヤードオアされてマイ
クロプロセッサ１１に入力される。マイクロプロセッサ
１１は受信応答データを入力した後、／ＢＳＹ信号をネ
ゲートする。

【００５５】このように、トークンを受信したマイクロ
プロセッサがデータフレームの転送を行う場合には、デ
ータフレームの転送を開始する前に／ＢＳＹ信号をアサ
ートする。この／ＢＳＹ信号のアサートはコントローラ
が次のトークンを出力するまでに行う必要がある。トー
クンの出力を行うマイクロプロセッサ１０は／ＢＳＹ信
号がアサートされたのを検出してトークンの出力を停止
し、バイトクロックのみを出力する。また、マスタとな
ったマイクロプロセッサはデータフレームの出力を終了
し、受信応答データを入力した後／ＢＳＹ信号をネゲー
トする。マイクロプロセッサ１０は／ＢＳＹ信号がネゲ
ートされたことを検出してトークンの出力を再会する。

【００５６】コントローラは／ＢＳＹ信号がネゲートさ
れた後、全てのマイクロプロセッサに順次トークンを出
力し、どのマイクロプロセッサもデータフレームの転送
を行わないことを確認して、周期Ｔｂのバイトクロック
の出力を中断する。この場合、以前のトークンの出力か
ら周期Ｔｃを経た後、再びトークンの出力を行う。

【００５７】次に、図６を用いてデータフレームのフォ
ーマットを説明する。図６はデータフレームと受信応答
データのフォーマット図である。データフレームはアド
レスデータ６０，コントロールデータ６１，ユーザーデ
ータ６２，チェックバイト６３からなる。マスタがデー
タフレームの出力を完了すると、次のバイトクロックで
スレーブが１バイトの受信応答データ６４を出力する。

【００５８】アドレスデータ６０はスレーブを指定する
ためのデータである。アドレスデータはビットアサイン
されており、各ビットが１つのマイクロプロセッサに対
応している。アドレスデータのビットパターンとスレー
ブとなるマイクロプロセッサの対応を（表２）に示す。

【００５９】

【表２】

【００６０】（表２）において、×は１でも０かまわな
い。アドレスがＮ（Ｎ＝０〜７）のマイクロプロセッサ
のアドレスビットはアドレスデータ６０のｂｉｔＮとな
っている。従って、マスタとなったマイクロプロセッサ
はスレーブとなるデバイスを選択的に指定することがで
きる。即ち、マスタとなったマイクロプロセッサは、ス
レーブとして指定するマイクロプロセッサのアドレスビ
ットを真（１）とし、スレーブとして指定しないマイク
ロプロセッサのアドレスビットを偽（０）としたアドレ
スデータ６０を出力すれば良い。例えば、マイクロプロ
セッサ１１がマイクロプロセッサ１２とマイクロプロセ
ッサ１３にフレームを送る場合にはアドレスデータ６０
を００００１１００（２進表示）とすればよい。この際
にマスタ自身のアドレスを示すビットは０に設定する。 マスタ以外のマイクロプロセッサは／ＢＳＹ信号がアサ
ートされた後で最初に受信した８ビットデータをアドレ
スデータとして検出し、自分自身のアドレスビットが真
（１）の場合にはスレーブとして指定されたことを認識
し、データフレームの受信を行う。

【００６１】コントロールデータ６１のＭＳＢ，ｂｉｔ
６，ｂｉｔ５，ｂｉｔ４の４ビットはユーザーデータ６
２のバイト数−１を示す。００００〜１１１１（２進表
示）のパターンが可能であるため、ユーザーデータ６２
のバイト数は１〜１６の任意の値をとることができる。 スレーブとなったマイクロプロセッサはこの値を用いて
データフレーム全体のバイト数を得、データフレームを
受信した後に後述する受信応答データ６４を出力する。 コントロールデータ６１のｂｉｔ３でユーザーデータ６
１の内容がコマンドかデータかを示す。このビットが０
の場合には、コントロールデータ６１はデータであり、
１の場合には、コントロールデータ６１はコマンドであ
る。コントロールデータ６１のｂｉｔ２，ｂｉｔ１，Ｌ
ＳＢはマスタアドレスであり、マスタになったマイクロ
プロセッサのアドレスが（表１）と同様のルールで記載
される。

【００６２】ユーザーデータ６２は、実際にマスタから
スレーブに送られるデータやコマンドである。

【００６３】１バイトの誤り検出コード６３はエラーチ
ェック用のバイトで、データフレームの先頭バイト（ア
ドレスデータ６０）からユーザーデータの最終バイトま
での各ビット毎の奇数パリティが記録される。マスタは
データフレームの先頭からバイト単位で排他的論理和演
算を行い、結果を反転して誤り検出コード６３を作成す
る。一方、データフレームを受信したマイクロプロセッ
サは、データフレームの先頭からＣＨＫバイトまでをバ
イト単位で排他的論理和演算を行い、結果がＦＦｈ（１
６進表示）となればエラー無しで受信できたことが確認
できる。

【００６４】アドレスデータ６０，コントロールデータ
６１，ユーザーデータ６２，誤り検出コード６３からな
るデータフレームはマスタが出力するが、受信応答デー
タ６４はスレーブが出力する。受信応答データ６４は１
バイトからなる。受信応答データ６４を構成するビット
は各々が、１つのマイクロプロセッサの受信応答ビット
に割り当てられている。アドレスがＮ（Ｎ＝０〜７）の
マイクロプロセッサの受信応答ビットは受信応答データ
６４のｂｉｔＮとなっている。データフレームを受信し
たスレーブは誤り検出コード６３を用いてデータエラー
の有無を検出し、エラーが無い場合には自分の受信応答
ビットのみをロウとした受信応答データ６４を出力する
。 シフトバッファはデータをデータライン１上に負論理で
出力するため、データフレームを正常に受信したスレー
ブは自分自身の受信応答ビットのみを１とした受信応答
データ６４を出力する。各マイクロプロセッサの受信応
答データ６４を（表３）に示す。

【００６５】

【表３】

【００６６】データライン１はワイヤードオア接続され
ているため、複数のスレーブが受信応答データを出力す
る場合には、論理和演算された結果がマスタへ送られる
。

【００６７】次に、図７を用いて複数のスレーブが受信
応答データ６４を出力した場合の動作について説明する
。

【００６８】図７は、複数のマイクロプロセッサが受信
応答データを出力した場合のタイミング図である。図７
ではマイクロプロセッサ１２とマイクロプロセッサ１３
が自分自身の受信応答データをクロックに同期してデー
タライン１上に出力している。マイクロプロセッサ１２
のアドレスは２であるためｂｉｔ２の位置だけがロウと
なる受信応答データ（０００００１００）を出力し、マ
イクロプロセッサ１３は同じクロックで００００１００
０の受信応答データを出力する。ｂｉｔ３とｂｉｔ２の
位置では両者の出力が異なっているがロウが優先となる
ため、結果としてデータライン１上には００００１１０
０の受信応答データが流れることになる。この受信応答
データはマスタに入力され、マスタはそのそのビットパ
ターンからどのマイクロプロセッサがデータフレームを
受信したか判断できる。

【００６９】例えば、マスタがアドレスデータ６０が０
０００１１００（２進表示）であるデータフレームを出
力し、データフレーム出力後の最初のバイトクロックで
００００１０００の受信応答データ６４を入力したとす
る。この場合にマスタは、アドレスが３のマイクロプロ
セッサはデータフレームを受信したが、アドレスが２の
マイクロプロセッサはデータフレームを受信していない
と判断できる。言い換えれば、送出したアドレスデータ
６０と受信した受信応答データ６４のビットパターンが
同じであればデータフレームの転送は正常に行われたと
判断できる。

【００７０】受信応答データをチェックした結果、指定
したスレーブがデータフレームを受信していないことが
判明した場合でも、マスタは／ＢＳＹ信号をネゲートし
てバスの使用権を手放さなければならない。

【００７１】次に、電源投入時やシステムリセット時の
システム起動時に行われる初期化手順について説明する
。

【００７２】システム起動時にはコントローラは／ＢＳ
Ｙ信号をアサートした後、（表４）に示した初期化チェ
ックフレームを発行してバス内の各マイクロプロセッサ
が動作状態にあるかどうかチェックする。

【００７３】

【表４】

【００７４】アドレスデータ６０は自分以外の全てのマ
イクロプロセッサへの同報通信であることを示している
。コントロールデータ６１は、ユーザーデータ６２が１
バイトで種類がコマンド、マスタのアドレスが０（コン
トローラ）であることを示している。ユーザーデータ６
２の１バイトはｎｏｐである００ｈを送る。誤り検出コ
ード６３はアドレスデータ６０からユーザーデータ６２
までの奇数パリティである。コントローラは自分自身へ
のトークンの出力を行った後、／ＢＳＹ信号をアサート
し、バイトクロックを出力して初期化チェックフレーム
を送出する。既に初期化作業が終了しているマイクロプ
ロセッサは受信応答データ６４を出力する。受信応答デ
ータ６４を検出すれば、機器内の各マイクロプロセッサ
の初期設定が終了しているかどうかが判断できる。また
、バス内に臨時にマイクロプロセッサがつながれている
場合も検出できる。このマイクロプロセッサは機器の調
整や修理等を行う際にバスに臨時に接続されるマイクロ
プロセッサで、マイクロプロセッサ１０，１１，１２，
１３とは異なるアドレスが与えられている。このように
バスには臨時にマイクロプロセッサが接続されることが
あるため、初期化チェックフレームのアドレスデータ６
０は機器内にもともと存在するマイクロプロセッサ以外
のマイクロプロセッサへもデータフレームを送るように
設定されている。

【００７５】初期化が完了していないマイクロプロセッ
サが検出された場合には、コントローラは／ＢＳＹ信号
をネゲートし、一定時間待った後、再びトークンを出力
し、／ＢＳＹ信号をアサートして初期化チェックフレー
ムを送出する。初期化チェックフレームの送信が正常終
了した後、コントローラはトークンの出力を開始する。

【００７６】次に、図２，図４で示したビットクロック
周期（Ｔａ），バイトクロック周期（Ｔｂ）、トークン
転送繰り返し周期（Ｔｃ）の定め方に関して説明する。

【００７７】まず、システム内のマイクロプロセッサの
中で最もフレーム転送要求の発生間隔が短いものを捜し
、このフレーム転送要求間隔の最小値をＴｃとする。 次に、Ｔｃの時間内に必ず転送されなければならないフ
レーム数，各フレームを構成するバイト数，及びバス内
に接続されたマイクロプロセッサの数からＴｃの時間内
に必要なバイトクロックの数を求め、Ｔｂを定める。こ
の際、他のマイクロプロセッサが臨時にバスに接続され
る場合も考慮に入れなければならない。Ｔａは各マイク
ロプロセッサの能力と、機器内で発生するノイズの影響
を考慮して定める。例えば、マイクロプロセッサ内に内
蔵されているシフトバッファがダブルバッファでない場
合、バイトクロック出力中はデータのリードライトが出
来ないため、バイトクロックが出力されていない期間に
シリアルバッファのリードライトを行う必要がある。こ
の期間が短ければマイクロプロセッサのインタラプト処
理を高速に行う必要がある。この処理に余裕を持たせる
にはＴａを短くすれば良い。しかしながらＴａが短くな
ると機器内で発生するノイズの影響も無視できない。

【００７８】次に、マイクロプロセッサへの／ＢＳＹラ
イン３の接続の仕方について説明する。

【００７９】上述したように／ＢＳＹライン３を用いて
データ転送が行われているかトークンが転送されている
かを識別することができる。従って、各マイクロプロセ
ッサはシリアル転送の割り込み処理ルーチンで／ＢＳＹ
ライン３をモニタすれば良い。ところがフレームの転送
要求を発生していないマイクロプロセッサは、受信動作
のみを行えば良いので、／ＢＳＹライン３がハイの場合
はバスをモニタする必要はない。また、／ＢＳＹライン
３がロウに遷移した場合でも、自分自身がスレーブとし
て指定されなければ、次に／ＢＳＹライン３がハイから
ロウに遷移するまでバスを無視してよい。これを実現す
るために／ＢＳＹライン３をマイクロプロセッサの外部
割り込み入力に接続する。このようにすれば、フレーム
の転送要求が発生していないマイクロプロセッサは／Ｂ
ＳＹライン３の立ち下がりエッジで割り込みがかかるよ
うに設定しておき、外部割り込みがかかるまではシリア
ル受信の割り込みを禁止しておけば良い。また、シリア
ル受信割り込みでアドレスデータ６０を受信し、自分自
身への転送でない場合には再びシリアル受信割り込みを
禁止すれば良い。このように／ＢＳＹライン３のモニタ
に外部割り込みを使用する場合には、シリアル受信割り
込みの回数を最小限におさえることができる。現状のマ
イクロプロセッサは外部割り込み入力端子に出力ポート
としての機能は備わっていないので、マスタとなり得る
マイクロプロセッサは汎用の出力ポートを／ＢＳＹ信号
の出力用に確保する必要がある。もちろん、外部割り込
みを使用せず汎用の入出力ポートを用いて／ＢＳＹ信号
を入出力するマイクロプロセッサは、シリアル受信割り
込みを常にイネーブルにして、シリアル割り込み処理ル
ーチンの中で／ＢＳＹライン３をモニタするか、タイマ
ー割り込みを用いて一定時間毎に／ＢＳＹライン３をモ
ニタする必要がある。

【００８０】次に、／ＢＳＹライン３がロウの場合で、
かつ、コントローラ以外のマイクロプロセッサがフレー
ムを出力する場合のマスタとコントローラの動作につい
てついて説明する。

【００８１】この場合は、コントローラがバイトクロッ
クを出力し、マスタはこのクロックに同期をとってデー
タを出力する必要がある。従って、マスタはデータを出
力した後、次のバイトクロックがマスタから出力される
までに確実に次のデータの出力準備を完了しておく必要
がある。出力準備が完了していない場合にバイトクロッ
クがマスタから出力されると、転送ミスが発生する。こ
れを防ぐ手法を図８を用いて説明する。

【００８２】図８はコントローラ以外のマイクロプロセ
ッサがデータの出力を行っている場合のタイミング図で
ある。この場合は、／ＢＳＹライン３はデータの出力を
行うマスタによってロウに保たれている。マスタはデー
タの出力準備が出来た段階でデータライン１をロウに遷
移させる（時刻ｔ０）。コントローラは前回バイトクロ
ックを出力してからＴｂだけ時間が経過した時点でデー
タライン１をチェックし、データライン１がロウであれ
ばバイトクロックの出力を開始する（時刻ｔ１）。この
ときデータライン１がハイであればコントローラはバイ
トクロックの出力は行わず、データライン１がマスタに
よってロウに駆動された後にバイトクロックの出力を行
う。また、時刻ｔ２でバイトクロックの最終クロックが
立ち上がった後、一定時間（Ｔｄ）経過した時刻ｔ３で
データラインをハイに遷移させる必要がある。このＴｄ
はデータの受信側におけるクロックの立ち上がりからの
データのホールドタイムを最低限満足している必要があ
る。

【００８３】以上のように本実施例によれば、マスタが
スレーブとして指定するマイクロプロセッサのアドレス
ビットを１としたアドレスデータをデータフレーム内に
含めて出力し、バスに接続されたその他のマイクロプロ
セッサは自分自身のアドレスビットが１である場合には
データフレームを受信すため、マスタは任意の複数のス
レーブへのデータフレームの同報通信を行うことができ
る。

【００８４】また、データフレームを受信したスレーブ
が自分自身に割り当てられた受信応答ビットのみを低レ
ベルとした受信応答データを出力し、複数のスレーブか
ら出力された受信応答データがデータライン上でワイヤ
ードオアされ、データフレームを出力したデバイスに入
力されるため、入力した受信応答データの受信応答ビッ
トを調べることによって、どのスレーブがデータフレー
ムを受信したかを判断できる。

【００８５】また、データフレームを誤り無しで受信し
たスレーブのみが受信応答データを出力するため、マス
タはデータフレームを誤り無しで受信したスレーブを特
定できる。

【００８６】また、データライン，クロックライン以外
に制御ラインを設け、トークンを受信してバスを使用す
るデバイスがバスを使用している間は制御ラインを低レ
ベルに保ち、コントローラは制御ラインが高レベルの時
にのみトークンの出力を行うため、マルチマスタシステ
ムにおいては転送の衝突が発生しないと同時に、転送に
際して変調を必要とせず、かつ、任意のパターンのデー
タフレームを転送できる。

【００８７】また、コントローラがデータ及びトークン
の転送に必要なクロックを出力するため、マルチマスタ
システムではマスタとなるデバイスの負担を軽減するこ
とができる。

【００８８】また、データを出力するデバイスは、デー
タの出力準備が完了した段階でデータラインを低レベル
に遷移させ、コントローラはデータラインが低レベルに
遷移した後でクロックラインにクロックを出力するため
、データ出力の準備が遅れた場合でも転送エラーは発生
しない。

【００８９】なお、上記実施例ではデバイスとして汎用
のマイクロプロセッサを用いていたが、バスに接続され
るデバイスはマイクロプロセッサに限定されない。例え
ば、ＤＳＰ等のＬＳＩを接続することも可能である。

【００９０】また、上記実施例ではマルチマスタシステ
ムを例に説明したが、シングルマスタシステムの場合に
はトークンの送受信は不要なことは明らかである。この
場合にはマスタはフレームの転送要求が発生した段階で
、／ＢＳＹライン３をロウに遷移させスレーブに対して
フレームの転送を行う。

【００９１】また、上記実施例ではデータフレームをマ
スタが送信してスレーブが受信していたが、マスタがス
レーブにフレームを出力するように指示を行い、スレー
ブがデータフレームの出力を行っても良い。この場合に
は、トークンのフォーマットナンバーを変えてフレーム
のフォーマットを変更すれば良い。

【００９２】また、上記実施例ではバスに接続された全
てのマイクロプロセッサがトークンを受信していたが、
スレーブ専用のマイクロプロセッサやＬＳＩがバスに接
続されていれば、これらのデバイスにトークンを送る必
要はない。

【００９３】また、上記実施例では／ＢＳＹライン３を
用いてトークンとデータ転送の区別を行っていたが、ト
ークンのビットパターンをフレーム中で禁止したり、全
てのマイクロプロセッサが常にバス上を流れるデータを
監視し、フレーム転送中かトークン転送中かを判断する
ようにすれば／ＢＳＹライン３は不要となる。但し、上
述したようにバスに接続されるデバイスがマイクロプロ
セッサのようなプログラミング可能な汎用のデバイスで
あれば／ＢＳＹラインを用いた方がデバイスへの負担が
小さくなる。

【００９４】また、上記実施例ではアドレスデータと受
信応答データは８ビットであり、バス内に８個までのデ
バイスしか接続できなかったが、アドレスデータと受信
応答データのビット数を変えることによって、接続でき
るデバイスの数は任意の数に変更できる。例えば、アド
レスデータと受信応答データをそれぞれ２バイトとすれ
ば、最大１６個までのデバイスを接続できる。この場合
には、トークンのＡＤＲとコントロールデータ６１のＭ
Ａのビット数を４ビットにする必要がある。

【００９５】また、上記実施例では、コントローラが自
分自身にもトークンの出力を行っていたが、バスに接続
されているデバイスが外部割り込み等の機能を用いて確
実に／ＢＳＹラインの状態遷移を検出できるのであれば
、コントローラは自分自身へのトークンを出力する必要
はない。この場合には、コントローラは最後にトークン
の出力を行ってからＴｂ以上の時間を経過した後／ＢＳ
Ｙラインをロウに遷移させる必要がある。なぜならば、
トークンを受け取ったデバイスは、トークンを受け取っ
てからＴｂの期間はマスタとなる権利を有する。したが
って、この期間にマスタが／ＢＳＹラインをロウに遷移
させるとフレームの転送が衝突する可能性があるからで
あるである。

【００９６】また、上記の実施例ではクロックの出力は
コントローラのみが行っていたが、データを出力するデ
バイスがクロックの出力を行っても良い。この場合には
、コントローラは／ＢＳＹラインがロウである間はクロ
ックの出力を停止する必要がある。しかしながら、この
場合には、マスタとなる全てのデバイスにバイトクロッ
クの出力機能が要求される。

【００９７】また、上記実施例では、コントローラ以外
のマイクロプロセッサがデータの出力を行う場合には、
データの出力を行うマイクロプロセッサがデータの出力
準備が完了した時点でデータライン１をロウ遷移させ、
コントローラは、データライン１がロウであることを確
認した後にバイトクロックを出力していたが、バイトク
ロックの周期（Ｔｂ）を十分余裕をもって定めておけば
、これらの手続きは不要である。

【００９８】また、上記実施例では誤り検出コードとし
て奇数パリティを用いていたが、巡回符号等の誤り検出
コードを用いても良い。

【００９９】また、上記実施例では、コントローラはバ
スに接続された全てのマイクロプロセッサに均等にトー
クンを送信していたが、トークンの配布方法はこれに限
るものではなく、各マイクロプロセッサに優先順位を設
定することも可能である。例えば、マイクロプロセッサ
１１がマイクロプロセッサ１２に比べてバスを使用する
頻度が高い場合、コントローラがマイクロプロセッサ１
２よりもマイクロプロセッサ１１へより多くのトークン
を送出するようにしても良い。また、マイクロプロセッ
サによってデータフレームの転送要求の発生間隔が異な
る場合、転送要求の発生間隔に合わせてトークンを送っ
ても良い。例えば、マイクロプロセッサ１１とマイクロ
プロセッサ１２の転送要求の発生間隔がそれぞれ１００
ｍｓｅｃ，５０ｍｓｅｃであれば、この間隔でマイクロ
プロセッサ１１とマイクロプロセッサ１２にトークンを
送れば無駄なトークンを送ることが無くなり、バスの有
効利用につながる。また、機器の動作モードによってト
ークンの配布方法を変更することも可能である。例えば
、動作モードによって休止状態となるマイクロプロセッ
サがある場合には、休止状態のマイクロプロセッサには
トークンを送らない等の柔軟な対応が可能である。具体
的には、カメラ一体型ビデオが再生状態であるときには
、カメラ部のマイクロプロセッサにはトークンを配布し
ないようにすることも可能である。このように機器の動
作モードによってトークンの配布方法を柔軟に変更する
場合は、機器全体の管理を行っているマイクロプロセッ
サがコントローラの機能を持つ方がよい。

【０１００】

【発明の効果】以上のように本発明は、データフレーム
内に含まれるアドレスデータの各ビットがそれぞれ１つ
のデバイスに対応するアドレスビットであり、データフ
レームを送信するデバイスは１つ以上の送信先のデバイ
スのアドレスビットを真としてデータフレームを出力し
、その他のデバイスは自分自身のアドレスビットが１で
ある場合にはデータフレームを受信すため、任意の複数
のデバイスを指定して同報通信を行うことができるとい
う効果が得られる。

【０１０１】また、各デバイスに少なくとも１ビットの
固有の受信応答ビットを割り当て、１つのデバイスがデ
ータフレームを送信した後、データフレームを受信した
１つ以上のデバイスは自分自身の受信応答ビットのみを
低レベルとした受信応答データをデータライン上にクロ
ックに同期して出力するため、データフレームを出力し
たデバイスは、入力した受信応答データの受信応答ビッ
トを調べることによって、同報通信の際にも、どのデバ
イスがデータフレームを受信したかを判断できるという
効果が得られる。

【０１０２】また、データフレーム内に誤り検出コード
を含ませ、データフレームを受信した１つ以上のデバイ
スは誤り検出コードを用いて受信したデータフレーム内
のデータ誤りの有無を検出し、誤りが検出できなければ
自分自身の受信応答ビットのみを低レベルとした受信応
答データを前記データライン上にクロックに同期して出
力するため、データフレームを出力したデバイスはデー
タフレームを誤り無しで受信したデバイスを特定できる
という効果が得られる。もちろん、データフレームを受
信したデバイスもデータフレーム中の誤りの有無を検出
できる。

【０１０３】また、データライン，クロックライン以外
に制御ラインを設け、トークンを受信してバスを使用す
るデバイスがバスを使用している間は制御ラインを低レ
ベルに保ち、コントローラは制御ラインが高レベルの時
にのみトークンの出力を行うため、マルチマスタシステ
ムにおいては転送の衝突が発生しないと同時に、転送に
際して変調を必要とせず、かつ、任意のパターンのデー
タフレームを転送できるという効果が得られる。すなわ
ち、この制御ラインを用いることによって、トークンと
同一のパターンがデータフレーム中に発生しても、トー
クンかフレーム中の１データかを明確に区別することが
できる。また、制御ラインを設けることによって、バス
に接続されたデバイスはデータラインやクロックライン
を常にモニタする必要が無くなる。すなわち、通常は制
御ラインのみをモニタしていれば良い。特に、バスに接
続されるデバイスがマイクロプロセッサであった場合に
は、データフレームの通信に関わる処理時間が大幅に減
少される。また、コントローラも制御ラインによってト
ークンを出力するか否かを決定することができる。また
、従来のトークン方式ではトークンを受け取ったデバイ
スがトークンの出力を行っていたが、本発明ではトーク
ンの出力はコントローラだけが行うため、トークンの配
布に関してエラーが発生した場合のエラー復帰処理への
対応も容易である。

【０１０４】また、コントローラがバスを使用する頻度
の高いデバイスに対しては頻度の低いデバイスよりもよ
り多くのトークンを送出するようにすれば、バスを使用
するデバイスに優先順位が設定でき、バスの使用効率が
向上するという効果が得られる。１つの機器内で複数の
マイクロプロセッサがバスを用いて転送を行うような閉
じたシステムでは、行われるデータ転送の種類が限定さ
れるのでトークンの配布に重み付けを行うことによって
バスシステム全体を容易に管理することが可能となる。

【０１０５】また、コントローラがデータ及びトークン
の転送に必要なクロックを最少転送単位ずつ間欠的に出
力するようにすれば、マルチマスタシステムではマスタ
となるデバイスの負担を軽減することができるという効
果が得られる。すなわち、コントローラ以外のデバイス
がデータフレームの出力を行う場合に、データフレーム
の出力を行うデバイスはクロックの発生タイミングの管
理を行う必要が無い。

【０１０６】また、データを出力するデバイスは、デー
タの出力準備が完了した段階でデータラインを低レベル
に遷移させ、コントローラはデータラインが低レベルに
遷移した後でクロックラインにクロックを出力するよう
にすれば、データを出力するデバイスが、データ出力の
準備が遅れた場合でもクロックの出力を遅らせることに
よって転送エラーは発生しないという効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施例におけるデータ転送方法を用い
てデータ転送を行うシステムの構成を示すブロック図

【
図２】同実施例におけるデータライン１とクロックライ
ン２の信号の関係を示すタイミング図

【図３】同実施例
におけるトークンのフォーマットを示す模式図

【図４】同実施例においてマイクロプロセッサ１０が行
うトークンの配布の様子を示したタイミング図

【図５】
同実施例におけるフレームの出力の様子を示したタイミ
ング図

【図６】同実施例におけるデータフレームと受信応答デ
ータのフォーマットを示す模式図

【図７】同実施例において複数のマイクロプロセッサが
受信応答データを出力した場合の動作を示すタイミング
図

【図８】同実施例においてコントローラ以外のマイクロ
プロセッサがデータの出力を行っている場合の動作を示
すタイミング図

【図９】従来のＩ２Ｃを用いたデータ転送動作を示すタ
イミング図

【図１０】従来のＩ２Ｃを用いたデータ転送のデータフ
レームのフォーマットを示す模式図

【符号の説明】

１　　データライン ２　　クロックライン ３　　／ＢＳＹライン １０，１１，１２，１３　　マイクロプロセッサ１４　
　／ＢＳＹ信号入出力ポート １５　　クロック入力ポート １６　　データ入力ポート １７　　データ出力ポート １８　　クロック出力ポート ６０　　アドレスデータ ６１　　コントロールデータ ６２　　ユーザーデータ ６３　　誤り検出コード ６４　　受信応答データ

Claims (7)

【特許請求の範囲】
1. 【請求項１】複数のデバイス間でデータフレームをシリ
   アル転送する際に、データフレーム内に含まれるアドレ
   スデータの各ビットがそれぞれ１つのデバイスに対応す
   るアドレスビットであり、データフレームを送信するデ
   バイスは１つ以上の送信先のデバイスのアドレスビット
   を真としてデータフレームを出力することを特徴とする
   データ転送方法。
2. 【請求項２】データラインとクロックラインで互いに接
   続された複数のデバイス間でデータフレームをシリアル
   転送する際に、各デバイスに少なくとも１ビットの固有
   の受信応答ビットを割り当て、１つのデバイスがデータ
   フレームを送信した後、データフレームを受信した１つ
   以上のデバイスは自分自身の受信応答ビットのみを低レ
   ベルとした受信応答データを前記データライン上にクロ
   ックに同期して出力することを特徴とするデータ転送方
   法。
3. 【請求項３】データラインとクロックラインで互いに接
   続された複数のデバイス間で誤り検出コードを含んだデ
   ータフレームをシリアル転送する際に、各デバイスに少
   なくとも１ビットの固有の受信応答ビットを割り当て、
   １つのデバイスがデータフレームを送信した後、データ
   フレームを受信した１つ以上のデバイスは前記誤り検出
   コードを用いて受信したデータフレーム内のデータ誤り
   の有無を検出し、誤りが検出できなければ自分自身の受
   信応答ビットのみを低レベルとした受信応答データを前
   記データライン上にクロックに同期して出力することを
   特徴とするデータ転送方法。
4. 【請求項４】データラインとクロックラインと制御ライ
   ンの少なくとも３本のラインで構成されるバスを使用し
   てコントローラを含む複数のデバイス間でデータのシリ
   アル転送を行うマルチマスタシステムにおいて、前記コ
   ントローラは前記複数のデバイスに対して前記制御ライ
   ンが高レベルの場合にのみ前記データラインと前記クロ
   ックラインを使用してトークンを予め定められたルール
   に従って順に送信し、バスを使用してデータ転送を行う
   デバイスは自分自身に対するトークンを受信した後で、
   かつ、前記コントローラが他のデバイスにトークンを送
   信するまでの間に前記制御ラインを低レベルに変化させ
   てデータ転送を開始し、データ転送が終了した後で前記
   制御ラインを高レベルに戻す事を特徴とするデータ転送
   方法。
5. 【請求項５】コントローラはバスを使用する頻度の高い
   デバイスに対しては頻度の低いデバイスよりもより多く
   のトークンを送出することを特徴とする請求項４記載の
   データ転送方法。
6. 【請求項６】コントローラがデータ及びトークンの転送
   に必要なクロックを最少転送単位ずつ間欠的に出力する
   ことを特徴とする請求項４記載のデータ転送方法。
7. 【請求項７】データを出力するデバイスは、データの出
   力準備が完了した段階でデータラインを低レベルに遷移
   させ、コントローラは前記データラインが低レベルに遷
   移した後でクロックラインにクロックを出力し、前記デ
   バイスは前記クロックに同期してデータを出力し、最少
   転送単位のデータの出力が終了した時点で前記データラ
   インを高レベルに遷移させることを特徴とする請求項６
   記載のデータ転送方法。