JPH04332152A - 半導体集積回路装置の配線接続構造およびその製造方法 - Google Patents

半導体集積回路装置の配線接続構造およびその製造方法

Info

Publication number
JPH04332152A
JPH04332152A JP3100912A JP10091291A JPH04332152A JP H04332152 A JPH04332152 A JP H04332152A JP 3100912 A JP3100912 A JP 3100912A JP 10091291 A JP10091291 A JP 10091291A JP H04332152 A JPH04332152 A JP H04332152A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
wiring
film
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3100912A
Other languages
English (en)
Other versions
JP2811126B2 (ja
Inventor
Shigeru Harada
繁 原田
Kenji Kishibe
岸部　健治
Akira Daihisa
晃 大久
Eisuke Tanaka
英祐 田中
Hiroshi Mochizuki
望月　弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3100912A priority Critical patent/JP2811126B2/ja
Priority to US07/873,015 priority patent/US5712509A/en
Priority to DE4214391A priority patent/DE4214391C2/de
Priority to KR1019920007446A priority patent/KR950014685B1/ko
Publication of JPH04332152A publication Critical patent/JPH04332152A/ja
Priority to US08/959,457 priority patent/US6130481A/en
Application granted granted Critical
Publication of JP2811126B2 publication Critical patent/JP2811126B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/075—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers of multilayered thin functional dielectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/901—MOSFET substrate bias
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
の配線接続構造およびその製造方法に関し、特に、多層
配線層の各層が接続孔を通じて電気的に接続された半導
体集積回路装置の配線接続構造およびその製造方法に関
するものである。
【０００２】
【従来の技術】半導体装置においては、通常、半導体基
板上にトランジスタ等の素子（エレメト）が形成される
。これらの素子間や、素子と外部回路との間を電気的に
接続するために、各種の配線が半導体基板の上に形成さ
れる。従来、これらの配線としては、多結晶シリコン膜
、高融点金属膜、高融点金属シリサイド膜、高融点金属
ポリサイド膜、アルミニウム膜やアルミニウム合金膜等
が用いられてきた。最近、高速性が要求され、高集積化
が図られた半導体集積回路装置においては、配線抵抗を
小さくする必要がある。そのため、比抵抗の小さいアル
ミニウム膜やアルミニウム合金膜によって形成されたア
ルミニウム多層配線構造が半導体集積回路装置において
必須の配線構造となっている。従来のアルミニウム多層
配線構造の一例は、“Ｈｉｇｈ　　Ｐｅｒｆｏｒｍａｎ
ｃｅ　　Ｍｕｌｔｉｌｅｖｅｌ　　Ｉｎｔｅｒｃｏｎｎ
ｅｃｔｉｏｎ　　Ｓｙｓｔｅｍ　　ｗｉｔｈ　　Ｓｔａ
ｃｋｅｄ　　Ｉｎｔｅｒｌａｙｅｒ　　Ｄｉｅｌｅｃｔ
ｒｉｃｓ　　ｂｙ　　Ｐｌａｓｍａ　　ＣＶＤ　　ａｎ
ｄ　　Ｂｉａｓ　　Ｓｐｕｔｔｅｒｉｎｇ”Ｍ．Ａｂｅ
　　ｅｔ　　ａｌ．ｐｐ．４０４〜４１０　　ＶＭＩＣ
　　Ｃｏｎｆｅｒｅｎｃｅ，１９８９に示されている。
【０００３】図３５の（Ａ）は従来の半導体集積回路装
置におけるアルミニウム多層配線構造の一例を示す部分
平面図であり、図３５の（Ｂ）は（Ａ）のＢ−Ｂ線にお
ける部分断面図である。図において、シリコン半導体基
板１の上にはＤＲＡＭ（Ｄｙｎａｍｉｃ　　Ｒａｎｄｏ
ｍ　　Ａｃｃｅｓｓ　　Ｍｅｍｏｒｙ）セル２がスタッ
クト・セル構造を有するように形成されている。このＤ
ＲＡＭセル２の上には、下地絶縁膜３が形成されている
。この下地絶縁膜３の上には、互いに所定の間隔を隔て
て第１層のアルミニウム配線層４が形成されている。第
１層のアルミニウム配線層４を覆うように、層間絶縁膜
５が形成されている。層間絶縁膜５には接続孔（バイア
・ホール（ｖｉａ−ｈｏｌｅ）あるいはスルー・ホール
（ｔｈｒｏｕｇｈ−ｈｏｌｅ）と呼ばれる）６が形成さ
れている。第２層のアルミニウム配線層７は、層間絶縁
膜５の上に形成され、接続孔６を通じて第１層のアルミ
ニウム配線層４に接続されている。これらのＤＲＡＭセ
ル２や第１層のアルミニウム配線層４および第２層のア
ルミニウム配線層７を覆い、外部から浸入する水分等か
ら保護するために保護絶縁膜８が形成されている。第２
層のアルミニウム配線層７は窒化チタン膜９からなる下
層部とアルミニウム合金膜１０からなる上層部とを含む
。
【０００４】図３５に示される従来の多層配線構造にお
いては、第１の配線層と第２の配線層との接続部（以下
、バイア・ホール部と称する）の安定性が、半導体装置
の信頼性レベルを左右する重要な技術的ポイントである
。以下、図３５に示される従来の多層配線構造の製造方
法について、特にバイア・ホール部の形成に着目して説
明する。なお、多層配線構造としては、多結晶シリコン
配線、高融点金属配線、高融点金属シリサイド配線、高
融点金属ポリサイド配線およびアルミニウム配線を組合
せたものが一般的である。しかし、ここでは第１の配線
層と第２の配線層における主導電層がともにアルミニウ
ム合金層であるアルミニウム２層配線構造の場合につい
て説明する。
【０００５】図３６〜図４４は従来の半導体集積回路装
置におけるアルミニウム２層配線構造の製造方法の各工
程に従った断面を示す部分断面図である。
【０００６】図３６を参照して、シリコン半導体基板１
の表面にＤＲＡＭセル２が形成される。このＤＲＡＭセ
ル２は、素子分離用酸化膜３０１、トランスファー・ゲ
ート電極３０２、不純物拡散層３０３、ワード線３０４
、記憶ノード３０５、キャパシタ絶縁膜３０６、セルプ
レート３０７および絶縁膜３０９から構成されている。
【０００７】図３７を参照して、ＤＲＡＭセル２が形成
されたシリコン半導体基板１の全面上に下地絶縁膜３が
形成される。その後、写真製版技術やエッチング技術を
用いて下地絶縁膜３の所定の部分にコンタクト孔３０８
が開孔される。
【０００８】図３８を参照して、このコンタクト孔３０
８を通じて不純物拡散層３０３に電気的に接触するよう
にビット線として第１層のアルミニウム配線層４が形成
される。この第１層のアルミニウム配線層４として、窒
化チタン（ＴｉＮ）やチタン・タングステン（ＴｉＷ）
などのバリアメタル膜３１０と、その上にＡｌ−Ｓｉ、
Ａｌ−Ｓｉ−Ｃｕなどからなるアルミニウム合金膜３１
１とがスパッタ法などの方法により全面上に堆積される
。
【０００９】最近、サブミクロン・オーダに各エレメン
トのサイズが微細化された半導体集積回路装置において
は、上記のように、バリアメタル膜３１０とアルミニウ
ム合金膜３１１とが組合せられた構造の配線層が用いら
れる。このような構造のアルミニウム配線層は以下の理
由により用いられる。
【００１０】■　　コンタクト部においてアルミニウム
とシリコン基板（不純物拡散層）とが直接接触すると、
局部的に異常反応（アロイ・スパイク）が起こる。これ
により、その反応層が不純物拡散層の領域を突き破って
、シリコン基板の下方に延びる。その結果、不純物拡散
層の接合リークが発生する。これを防止するためにバリ
アメタル膜がシリコン基板（不純物拡散層）と直接接触
するように形成される。
【００１１】■　　アルミニウム合金膜中のシリコンが
固相エピタキシャル成長によりコンタクト部に析出する
。 これにより、接触不良が発生する。これを防止するため
に、バリアメタル膜がアルミニウム合金膜の下に形成さ
れる。
【００１２】■　　アルミニウム配線層の上層には、層
間絶縁膜や保護絶縁膜が形成される。これらの上層の絶
縁膜の膜応力により、アルミニウム配線が断線する。こ
のようなストレス・マイグレーション現象に対する耐性
を高めるために、バリアメタル膜がアルミニウム合金膜
の下に形成される。
【００１３】図３９に示すように、第１層のアルミニウ
ム配線層４を構成するバリアメタル膜３１０とアルミニ
ウム合金膜３１１とは、通常、写真製版技術やエッチン
グ技術を用いてパターニングされる。
【００１４】図４０を参照して、第１層のアルミニウム
配線層４の全面上に層間絶縁膜５が形成される。この層
間絶縁膜５は、たとえば化学気相成長法（ＣＶＤ：Ｃｈ
ｅｍｉｃａｌ　　Ｖａｐｏｒ　　Ｄｅｐｏｓｉｔｉｏｎ
）により形成されたシリコン酸化膜３２１と、無機塗布
絶縁膜３２２と、ＣＶＤ法により形成されたシリコン酸
化膜３２３とが組合せられた絶縁膜である。
【００１５】シリコン酸化膜３２１は、通常、シラン（
ＳｉＨ４　）ガスと酸素（Ｏ２　）ガスあるいは亜酸化
窒素（Ｎ２　Ｏ）ガスとの混合ガスを用いて、３００〜
４５０℃の形成温度で熱やプラズマを利用したＣＶＤ法
により形成される。また、最近では、ステップ・カバレ
ッジが良好であるという特徴を持つ、ＴＥＯＳ（Ｔｅｔ
ｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）等
の有機シラン系の材料を用いてシリコン酸化膜が形成さ
れる。
【００１６】平坦化のために形成される無機塗布絶縁膜
３２２としては、シラノール（Ｓｉ（ＯＨ）４　）など
を主成分とするものが一般的である。このシラノール等
を主成分とする材料を回転塗布した後、４００〜４５０
℃の温度でベーク処理を施し、シリコン酸化膜化するこ
とにより、ＣＶＤ法で形成されたシリコン酸化膜３２１
の表面が平坦化される。なお、この無機塗布絶縁膜３２
２は吸湿性が高いので、バイア・ホール部の側壁に露出
すると、ガス放出などの悪影響を及ぼす。そのため、無
機塗布絶縁膜３２２の表面がバイア・ホール部の側壁に
おいて露出しないように、フッ素系ガスやアルゴンガス
等によるドライエッチング技術を用いて、エッチバック
処理がこの無機塗布絶縁膜３２２に施される。
【００１７】無機塗布絶縁膜３２２の上には、シリコン
酸化膜３２１の形成と同様の方法により、シリコン酸化
膜３２３が形成される。
【００１８】図４１を参照して、第１のアルミニウム配
線層４の所定の表面領域を露出するように、接続孔６が
写真製版技術とエッチング技術を用いて開孔される。こ
の工程は以下のように行なわれる。
【００１９】写真製版技術を用いて接続孔６が形成され
る領域以外の領域がフォトレジスト３２４で覆われる。 その後、層間絶縁膜５がたとえば、テーパ・エッチング
法を用いて選択的に除去されることにより、接続孔６が
開孔される。テーパ・エッチング法とは、フッ酸系溶液
による湿式エッチングと、ＣＨＦ３　とＯ２　ガス等を
主成分とした混合ガスを用いた反応性イオンエッチング
とを組合せたエッチング法をいう。
【００２０】なお、フォトレジスト３２４と、エッチン
グ時に生ずる反応生成物などは、エッチング後に酸素（
Ｏ２　）プラズマや湿式化学処理法を用いて除去される
。
【００２１】図４２を参照して、接続孔６の形成工程中
に、第１層のアルミニウム配線層４の表面はＣＨＦ３　
等のフッ素系ガスや酸素ガスのプラズマにさらされるた
め、接続孔６における第１層のアルミニウム配線層４の
最表面には１００Å程度のアルミニウムの変質層（フッ
化物や酸化物を含む層）２５１が形成されている。その
ため、これらの薄いアルミニウムの変質層からなる絶縁
膜を除去し、安定なコンタクト抵抗を得るために、第２
層のアルミニウム配線層が形成される前に、アルゴンイ
オン（Ａｒ＋　）２５２によりスパッタ・エッチング処
理が施される。
【００２２】図４３で示されるように、その後、真空中
で連続して、窒化チタン膜９と、その上にアルミニウム
合金膜１０とがそれぞれスバッタ法で堆積されることに
より、第２層のアルミニウム配線層７が形成される。こ
こで、窒化チタン膜９は以下の作用をする。
【００２３】（ａ）　　第２層のアルミニウム配線層７
の上層に形成される保護絶縁膜等の膜応力により、その
配線層が断線を起こすという、ストレス・マイグレーシ
ョンに対する耐性が高められる。
【００２４】（ｂ）　　接続孔６の部分において第１層
のアルミニウム配線層と第２層のアルミニウム配線層と
の間の界面の密着性が高められる。それにより、エレク
トロ・マイグレーションやストレス・マイグレーション
等に対する信頼性レベルが高められる。
【００２５】なお、アルミニウム合金膜１０としては、
Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のアルミ
ニウム合金からなる膜が用いられる。第２層のアルミニ
ウム配線層７を構成する窒化チタン膜９とアルミニウム
合金膜１０とは、第１層のアルミニウム配線層と同様に
写真製版技術やエッチング技術を用いてパターニングさ
れる。
【００２６】さらに、接続孔６において第１層のアルミ
ニウム配線層４と第２層のアルミニウム配線層７との間
の電気的なコンタクトをとるために、第２層のアルミニ
ウム配線層７が形成された後、４００〜４５０℃程度の
温度で熱処理が行なわれる。
【００２７】最後に、図４４に示すように、外部から浸
入してくる水分等から半導体素子や配線を保護するため
に、シリコン酸化膜やシリコン窒化膜等の保護絶縁膜８
が、第２層のアルミニウム配線層７の上にＣＶＤ法を用
いて堆積される。
【００２８】
【発明が解決しようとする課題】従来のアルミニウム多
層配線構造の問題点について以下に述べる。
【００２９】配線の微細化に伴い、接続孔６の径が小さ
くなる。接続孔６の径がサブミクロン・レベルになると
、その接続孔６の部分における電気的な接続の安定性や
信頼性に種々の問題が生じて来る。
【００３０】図４５の（Ａ）は２層の配線構造をその接
続部に着目して示す部分平面図であり、図４５の（Ｂ）
は（Ａ）のＢ−Ｂ線における断面を示す部分断面図であ
る。微細な配線層が用いられるメモリセルなどの領域で
は、第１層の細い配線層１２と第２層の細い配線層１４
とが接続孔１６を通じて接続されている。これに対して
、メモリセル部やロジック回路部からの配線が接続され
る周辺・バッファ回路部や電源回路部などの領域では、
図４５の左側に示すように、第１層の太い配線層１３と
第２層の細い配線層１５とがサブミクロン・レベルの接
続孔１７を通じて接続されている。しかしながら、図４
５の左側に示すように接続孔１７を通じて接続される配
線接続構造は、右側に示されるように接続孔１６を通じ
て接続される配線接続構造に比べて、接続孔の部分にお
ける電気的な接続の信頼性が低下するという問題点があ
った。
【００３１】たとえば、図４６に示すように、電流Ｉ１
が第１層の太い配線層１３から接続孔１７を通じて第２
層の細い配線層１５に流れる。この場合、エレクトロ・
マイグレーション現象により、接続孔１７の付近で第１
層の太い配線層１３の部分にボイド２０１が生じること
によって、断線故障が発生しやすい。
【００３２】この現象の発生モデルについて、図４７〜
図４９を参照して説明する。各図の（Ａ）は従来の２層
配線構造を示す部分平面図であり、（Ｂ）は（Ａ）のＢ
−Ｂ線における部分断面図である。
【００３３】一般に、アルミニウム合金膜等の多結晶構
造の薄膜中には、微小な欠陥がランダムに存在している
ことが知られている。また、その欠陥の存在頻度は薄膜
の形成条件等によって影響される。そのため、図４７に
示される構造のように、第１層のアルミニウム配線層を
構成するアルミニウム合金膜３１１の中には微小な欠陥
２０２がランダムに点在している。配線の太さが太いほ
ど、言い換えれば配線層の幅が大きいほど、単位長さあ
たりの欠陥の数は多い。第１層の太い配線層１３から、
接続孔１７を通じて第２層の細い配線層１５に向かって
電流Ｉ１を流すと、電子２０３が、第２層のアルミニウ
ム配線層を構成するアルミニウム合金膜１０から第１層
の配線層を構成するアルミニウム合金膜３１１に移動す
る。このとき、電子２０３は第１層のアルミニウム合金
膜３１１中の結晶粒界２０４によって散乱され、アルミ
ニウム原子を移動させるように作用する（このことをエ
レクトロ・マイグレーション現象と称する）。
【００３４】このエレクトロ・マイグレーション現象の
過程において、第１層のアルミニウム合金膜３１１中の
微小な欠陥２０２は、次第に成長し、電子２０３の流れ
る方向の上流側へと移動していく。すなわち、アルミニ
ウム合金膜３１１中の微小な欠陥２０２が電子２０３に
より動かされたアルミニウム原子により満たされて消滅
するとともに、電子２０３の流れる方向の上流側に欠陥
２０２が新たに生じるということを繰返しながら、図４
８に示されるように、より大きなサイズの欠陥２０５へ
と成長していく。
【００３５】そして、このような欠陥２０２，２０５が
最終的にボイドとして集まるところは、エレクトロ・マ
イグレーション現象による物質の移動度の差が大きい箇
所である。すなわち、図４７、図４８に示される配線接
続構造の場合には、接続孔１７の第１層のアルミニウム
配線層側の近傍部分において欠陥２０２，２０５が最終
的にボイドとして集まる。これは、電子２０３のエネル
ギによる配線構成物質の移動度が、第１層のアルミニウ
ム合金膜３１１と第２層のアルミニウム配線層の下層を
構成する窒化チタン膜９との間で大きく異なるからであ
る。この場合、アルミニウム合金膜３１１における電子
２０３のエネルギによる配線構成物質の移動度が、窒化
チタン膜９における配線構成物質の移動度に比べて桁違
いに大きいからである。
【００３６】そのため、図４９に示すように、接続孔１
７における第１層の太い配線層１３の部分にボイド２０
１が生じ、断線故障を生じさせてしまう。このような現
象は特に、電子のエネルギによる配線構成物質の移動度
の差が大きく、かつ太い配線と細い配線とを接続してい
る微細な接続孔の部分で発生しやすい。図４９に示され
る構造の場合には、第１層の太い配線層１３と第２層の
細い配線層１５とが接続される微細な接続孔１７におい
て上記の現象は発生しやすい。これは、アルミニウム合
金膜中に欠陥２０２が均等に分布しているとすれば、太
い配線層１３に存在する欠陥の数の総量は細い配線層１
２に比べて多いからである。また、これらの欠陥が１箇
所に集まった場合、微細な接続孔１７においては致命欠
陥となるためである。
【００３７】なお、第１層の配線が細い場合、あるいは
接続孔のサイズが大きい場合には、接続孔の部分を完全
にオープンにする故障を生じさせるほど、相対的に欠陥
の数の総量が多くない。そのため、この場合には、この
ようなモードによる断線故障の発生はむしろ少ない。し
たがって、図４７〜図４９に示されるように、第１層の
細い配線層１２と第２層の太い配線層１４とを接続する
接続孔１６においては、上記のようなボイドの発生によ
る断線故障は発生しがたい。
【００３８】上述においては、接続孔の部分で完全に断
線してしまうオープン故障の場合について述べたが、こ
の故障の過渡的な段階として、接続孔の部分で電気抵抗
値が上昇してしまうことによる故障も生じ得る。
【００３９】また、上記の例においては、下層と上層の
配線層が、それぞれの配線層の主たる構成材料と異なる
材料を介して、接続孔の部分で接続される構造について
述べている。しかしながら、下層と上層の配線層が異な
る材料からなり、接続孔の部分で直接、接続される場合
にも同様の問題点が存在する。
【００４０】図５０は、下層と上層の配線層が異なる材
料からなり、接続孔の部分で直接、接続される場合の配
線構造を示す。図５０の（Ａ）はその配線構造を示す部
分平面図であり、（Ｂ）は（Ａ）のＢ−Ｂ線における部
分断面図である。図において、シリコン半導体基板１の
表面にはＤＲＡＭセル２がスタックト・セル構造を有す
るように形成されている。このＤＲＡＭセル２の上には
下地絶縁膜３が形成されている。下地絶縁膜３の上には
、互いに所定の間隔を隔てて第１層のタングステン・ポ
リサイド配線層２１が形成されている。このタングステ
ン・ポリサイド配線層２１は多結晶シリコン膜２１ａか
らなる下層部とタングステン・シリサイド膜２１ｂから
なる上層部とを含む。第１層のタングステン・ポリサイ
ド配線層２１を覆うように層間絶縁膜５が形成されてい
る。層間絶縁膜５には接続孔６が形成されている。第２
層のアルミニウム配線層２２は、層間絶縁膜５の上に形
成され、接続孔６を通じて第１層のタングステン・ポリ
サイド配線層２１に接続されている。これらのＤＲＡＭ
セル２や第１層のタングステン・ポリサイド配線層２１
および第２層のアルミニウム配線層２２を覆い、外部か
ら浸入する水分等から保護するために保護絶縁膜８が形
成されている。
【００４１】このような配線接続構造において、たとえ
ば図５１に示すように、第１層の細いタングステン・ポ
リサイド配線層３２から微細な接続孔３６を通じて第２
層の太いアルミニウム配線層３４に電流Ｉ３を流す場合
について考える。この場合、図４７〜図４９に示される
現象と同様に、第２層のアルミニウム配線層３４中に点
在する欠陥がエレクトロ・マイグレーション現象により
移動する。そして、それらの欠陥が微細な接続孔３６の
部分に集まることにより、ボイド２０１を生成する。そ
の結果、断線故障が引き起こされるという問題が生ずる
。
【００４２】以上のように、ここで議論されている現象
についてまとめると以下のようになる。上記の現象は、
次のような異なる材料からなる接続界面が存在する配線
接続構造の場合に発生する。
【００４３】（ｉ）下層と上層の配線層がそれぞれの配
線層の主たる構成材料と異なる材料を介在させて、微細
な接続孔の部分で接続される構造。
【００４４】（ｉｉ）下層と上層の配線層が異なる材料
であり、直接、微細な接続孔を通じて接続される構造。
【００４５】このように貫通孔を通じて接続される第１
の配線層の主導電通路と第２の配線層の主導電通路との
間の境界領域において、互いに異なる２つの導電性物質
が接触する界面が存在する場合、その界面において電子
のエネルギによる配線構成物質の移動度の著しい差が発
生してしまう。接続孔のサイズが比較的大きい場合には
、このような配線構成物質の移動度の差があっても問題
にはならなかったが、サブミクロン・レベルの接続孔に
おいては配線構成物質の移動度の差が重要な問題となる
。すなわち、微細な接続孔を通じて接続され、かつ下層
や上層の配線層の少なくとも一方が幅の大きい配線層で
ある場合には、これらの太い配線層中に点在する欠陥が
エレクトロ・マイグレーション現象により移動し、ボイ
ドを生成する。その結果、接続孔の部分で断線、あるい
は電気抵抗値の上昇が引き起こされる。したがって、こ
のような配線接続構造における信頼性の低下を防止する
ために何らかの対策が必要となる。
【００４６】この発明の目的は上記のような問題点を解
決することであり、貫通孔を通じて接続される少なくと
も２層の配線層の主導電通路の間の境界領域において互
いに異なる２つの導電性物質が接触する界面が存在した
としても、エレクトロ・マイグレーション現象による接
続孔の部分での断線故障や電気抵抗値の上昇を起こりが
たくし、半導体装置の信頼性レベルを高めることである
。
【００４７】
【課題を解決するための手段】この発明に従った半導体
集積回路装置の配線接続構造は、半導体基板と、第１の
配線層と、絶縁層と、第２の配線層と、絶縁壁とを備え
る。第１の配線層は、主導電通路となる導電層を含み、
半導体基板の主表面上に形成されている。絶縁層は、第
１の配線層の表面に達する貫通孔を有し、第１の配線層
の上に形成されている。第２の配線層は、主導電通路と
なる導電層を含み、貫通孔を通じて第１の配線層に電気
的に接続されている。貫通孔を通じて接続される第１の
配線層の主導電通路と第２の配線層の主導電通路との間
の境界領域においては、互いに異なる２つの導電性物質
が接触する界面が存在している。絶縁壁は、第１の配線
層と第２の配線層の少なくともいずれか一方の主導電通
路から貫通孔に流れる電流方向を規制するためのもので
ある。
【００４８】この発明のもう１つの局面に従った半導体
集積回路装置の配線接続構造の製造方法によれば、まず
、主導電通路となる導電層を含む第１の配線層が半導体
基板の主表面上に形成される。絶縁層が第１の配線層の
上に形成される。この絶縁層を選択的に除去することに
より、少なくとも第１の配線層の表面を露出させる貫通
孔が形成される。絶縁層の上には、貫通孔を通じて第１
の配線層に電気的に接続するように第２の配線層が形成
される。この第２の配線層は、第１の配線層の主導電通
路との間の境界領域において、互いに異なる２つの導電
性物質が接触する界面が存在するように主導電通路とな
る導電層を含む配線層として形成される。第１の配線層
と第２の配線層の少なくともいずれか一方の主導電通路
から貫通孔に流れる電流方向を規制するための絶縁壁が
形成される。
【００４９】
【作用】この発明の配線接続構造においては、絶縁壁が
、電子のエネルギによる配線構成物質原子の移動を抑制
するように働く。言い換えれば、第１の配線層と第２の
配線層の少なくともいずれか一方の主導電通路となる導
電層を構成する物質の原子の移動が、その主導電通路か
ら貫通孔に流れる方向において絶縁壁によって抑制され
る。そのため、いずれか一方の主導電通路となる導電層
中に点在する欠陥が、電子の衝突エネルギの作用（エレ
クトロ・マイグレーション現象）により、貫通孔を通じ
て互いに異なる２つの導電性物質が接触する界面に集ま
ることは防止され得る。その結果、接続孔の部分にボイ
ドが形成されるのが防止され得る。したがって、接続孔
の部分において断線故障や電気抵抗値の上昇が引き起こ
されるのが防止され得る。これにより、接続孔の部分で
の配線接続構造の信頼性レベルが向上し、信頼度の高い
半導体装置を得ることができる。
【００５０】
【実施例】以下、この発明の実施例を図について説明す
る。
【００５１】図１の（Ａ）はこの発明の第１実施例に従
った半導体集積回路装置の配線接続構造を示す部分平面
図であり、（Ｂ）は（Ａ）のＢ−Ｂ線における部分断面
図である。図１を参照して、シリコン半導体基板１の上
には、スタックト・セル構造を有するＤＲＡＭセル２が
形成されている。このＤＲＡＭセル２の上には、下地絶
縁膜３が形成されている。下地絶縁膜３の上には、互い
に間隔を隔てて第１層のアルミニウム配線層４が形成さ
れている。第１層のアルミニウム配線層４を覆うように
層間絶縁膜５が形成されている。層間絶縁膜５には、第
１層のアルミニウム配線層４の表面に達するように開孔
された接続孔６が形成されている。この接続孔６を通じ
て第１層のアルミニウム配線層４と電気的に接続するよ
うに、第２層のアルミニウム配線層７が層間絶縁膜５の
上に形成されている。この配線構造を外部環境から保護
するために保護絶縁膜８が全面上に形成されている。
【００５２】第１層のアルミニウム配線層４は下層部の
バリアメタル膜３１０と上層部のアルミニウム合金膜３
１１とからなる。第２層のアルミニウム配線層７は下層
部のチタン膜１１と中層部の窒化チタン膜９と上層部の
アルミニウム合金膜１０とからなる。第１層の太いアル
ミニウム配線層１３は接続孔１７を通じて第２層の細い
アルミニウム配線層１５に電気的に接続されている。第
１層の細いアルミニウム配線層１２は接続孔１６を通じ
て第２層の細いアルミニウム配線層１４に電気的に接続
されている。第１層の太いアルミニウム配線層１３には
、接続孔１７に流れる電流方向を規制するように絶縁壁
１００が設けられている。
【００５３】次に、図１に示される配線接続構造の形成
方法について説明する。図２〜図１０は、図１に示され
た配線接続構造の形成方法の各工程における断面を示す
部分断面図である。
【００５４】なお、従来の技術と異なる点は、接続孔６
につながる第１層の太いアルミニウム配線層４（１３）
に、接続孔６（１７）に流れる電流方向を制約するよう
に絶縁壁１００を設けたことであるので、この部分を中
心に述べる。
【００５５】図２を参照して、シリコン半導体基板１の
表面にＤＲＡＭセル２が形成される。このＤＲＡＭセル
２は、素子分離用酸化膜３０１、トランスファー・ゲー
ト電極３０２、不純物拡散層３０３、ワード線３０４、
記憶ノード３０５、キャパシタ絶縁膜３０６、セルプレ
ート３０７および絶縁膜３０９から構成されている。
【００５６】図３を参照して、ＤＲＡＭセル２が形成さ
れたシリコン半導体基板１の全面上に下地絶縁膜３が形
成される。その後、写真製版技術やエッチング技術を用
いて下地絶縁膜３の所定の部分にコンタクト孔３０８が
開孔される。
【００５７】図４を参照して、このコンタクト孔３０８
を通じて不純物拡散層３０３に電気的に接触するように
、第１層のアルミニウム配線層４が形成される。第１層
のアルミニウム配線層４としては、窒化チタン（ＴｉＮ
）やチタン・タングステン（ＴｉＷ）などのバリアメタ
ル膜３１０と、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕなどのア
ルミニウム合金膜３１１とがスパッタ法などを用いて全
面上に堆積される。
【００５８】図５を参照して、全面上に堆積されたバリ
アメタル膜３１０とアルミニウム合金膜３１１とは、写
真製版技術やエッチング技術を用いて、第１層のアルミ
ニウム配線層４としてパターニングされる。このとき、
後工程で形成される接続孔の部分に流れる電流方向を規
制するような絶縁壁を設けるために、第１層の太いアル
ミニウム配線層４の一部を除去する。たとえば、図１に
示すように溝状の第１層のアルミニウム配線層除去領域
を設け、接続孔を形成する領域の第１層のアルミニウム
配線層を擬似的な細い配線層にすればよい。
【００５９】図６を参照して、第１層の配線層４の全面
上に層間絶縁膜５が堆積される。この層間絶縁膜５とし
ては、たとえば、ＣＶＤ法により堆積したシリコン酸化
膜３２１と、無機塗布絶縁膜３２２と、ＣＶＤ法により
堆積したシリコン酸化膜３２３とが、図６に示されるよ
うに組合せられて用いられる。
【００６０】この層間絶縁膜５の形成工程において、上
記の第１層の太いアルミニウム配線層４を溝状に選択的
に除去した領域にはシリコン酸化膜３２１が埋め込まれ
る。これにより、後工程において形成される接続孔６の
部分に流れる電流方向を制約し得るように、絶縁壁１０
０が形成される。
【００６１】図７を参照して、第１層のアルミニウム配
線層４の所定の表面領域、すなわち電気的接続をとる領
域を露出するように、接続孔６が写真製版技術とエッチ
ング技術を用いて開孔される。つまり、写真製版技術に
より、接続孔６が形成される領域以外の領域がフォトレ
ジスト３２４で覆われる。その後、層間絶縁膜５がたと
えば、テーパ・エッチング法を用いて選択的に除去され
ることにより、接続孔６が開孔される。テーパ・エッチ
ング法とは、フッ酸系溶液による湿式エッチングと、Ｃ
ＨＦ３　とＯ２　ガス等を主成分とした混合ガスを用い
た反応性イオンエッチングとを組合せたエッチング法を
いう。
【００６２】なお、フォトレジスト３２４とエッチング
時に生じる反応生成物などは、エッチング後に酸素（Ｏ
２　）プラズマや湿式化学処理法を用いて除去される。
【００６３】図８を参照して、接続孔６の形成工程中に
、第１層のアルミニウム配線層４の表面はＣＨＦ３　等
のフッ素系ガスや酸素ガスのプラズマにさらされるため
、接続孔６における第１層のアルミニウム配線層４の最
表面には１００Å程度のアルミニウムの変質層（フッ化
物や酸化物を含む層）２５１が形成されている。そのた
め、これらの薄いアルミニウムの変質層からなる絶縁膜
を除去し、安定なコンタクト抵抗を得るために、第２層
のアルミニウム配線層７を形成する前に、まず、アルゴ
ンイオン２５２を用いたスパッタ・エッチング処理が施
される。
【００６４】その後、図９に示すように、真空中で連続
して、第２層のアルミニウム配線層を構成するチタン膜
１１、窒化チタン膜９、さらにその上にアルミニウム合
金膜１０がそれぞれスパッタ法を用いて堆積される。こ
のとき、第２層のアルミニウム配線層の下層部として用
いられる、チタン膜１１と窒化チタン膜９とからなる積
層構造の膜の作用は以下のとおりである。
【００６５】つまり、図１１の（Ａ）に示されるように
、アスペクト比（Ｂ／Ａ）が１よりも小さい接続孔６の
場合には、アルゴンイオン２５２によりスパッタされた
アルミニウムの変質物（フッ化物や酸化物）の粒子２５
３は接続孔６の外に飛散してしまう。そのため、接続孔
６の部分において第１層のアルミニウム配線層の最表面
２５５は洗浄され得る。しかしながら、図１１の（Ｂ）
に示されるように、アスペクト比（Ｂ／Ａ）が１を越え
るサブミクロン・レベルの接続孔６の場合には、前述の
アルゴンイオン２５２によるスパッタ・エッチングだけ
では、アルゴンイオンによりスパッタされたアルミニウ
ムの変質物（フッ化物や酸化物）の粒子２５４の再付着
が発生する。そのため、接続孔６の部分において第１層
のアルミニウム配線層の最表面２５５には、わずかなが
らもアルミニウムの変質物の粒子２５６が残存する。
【００６６】そこで、アルミニウムの変質層の大部分を
スパッタ・エッチングを用いて除去した後に、残存した
わずかなアルミニウムの変質物の粒子２５６を分解する
ために、真空中で連続してスパッタ法により、チタン膜
１１がたとえば、５０〜１５０Å程度の膜厚で堆積され
る。このチタン膜１１はアルミニウムの変質層２５１を
構成するフッ素や酸素との結合力が強く、３００〜４５
０℃の熱処理により、容易にチタンのフッ化物や酸化物
を形成する。そのため、図１２の（Ａ）に示すように、
スパッタ・エッチング時の再付着により、第１層のアル
ミニウム配線層４の表面２５５に残存して第１層のアル
ミニウム配線層４と第２層のアルミニウム配線層７の界
面２５５のミキシングを妨げるアルミニウムの変質物の
粒子２５６が存在しても、図１２の（Ｂ）に示すように
、所定の熱処理により、それらの変質物の粒子がチタン
のフッ化物や酸化物として取込まれ、分解される。この
とき、施される熱処理は第２層のアルミニウム配線層７
を形成した後、３００〜４５０℃において１５〜６０分
間程度の熱処理であればよい。また、この熱処理により
、第１層のアルミニウム配線層４の表面のアルミニウム
合金膜３１１とチタン膜１１とが反応させられ、金属間
化合物層２５７が形成される。これにより、この界面２
５５におけるミキシング作用が促進し、密着性が大幅に
高められる。
【００６７】なお、チタン膜１１の上に形成される窒化
チタン膜９は、接続孔６の部分において第１層のアルミ
ニウム合金膜３１１と接するチタン膜１１が第２層のア
ルミニウム合金膜１０と先に反応してしまうのを抑制す
る。これにより、チタン膜１１が第１層のアルミニウム
合金膜３１１と優先的に反応する。
【００６８】また、このチタン膜と窒化チタン膜からな
る積層構造の膜は，第２層のアルミニウム配線層７の上
に形成される保護絶縁膜等の膜応力により配線が断線故
障を起こすという、ストレス・マイグレーションに対す
る耐性をも高める。
【００６９】これらの膜は、図９に示されるように、第
１層のアルミニウム配線層と同様に写真製版技術やエッ
チング技術により、パターニングされる。さらに、接続
孔６において第１層のアルミニウム配線層４と第２層の
アルミニウム配線層７との間の電気的コンタクトをとる
ために、第２層のアルミニウム配線層７を形成した後、
３００〜４５０℃程度の温度で熱処理が行なわれる。
【００７０】最後に、図１０に示すように、外部から浸
入してくる水分等から半導体素子や配線を保護するため
に、シリコン酸化膜やシリコン窒化膜等の保護絶縁膜８
が第２層のアルミニウム配線層７の上にＣＶＤ法を用い
て堆積される。
【００７１】本発明の実施例が従来技術と異なる点は、
微細な接続孔６につながる第１層の太いアルミニウム配
線層４に、接続孔６に流れる電流方向を規制するように
絶縁壁１００を設けた点にある。以下に、この絶縁壁１
００の作用効果について述べる。
【００７２】図４７〜図４９を参照して述べたように、
従来技術の配線接続構造によれば、第１層の太いアルミ
ニウム配線層１３中に点在する欠陥２０２は、たとえば
、電子のエネルギによるアルミニウム原子の移動の過程
において次第に成長し、かつ電子の流れる方向の上流側
へと移動していく。そして、最終的には微細な接続孔１
７の第１層のアルミニウム配線層１３側の領域にボイド
２０１が形成される。これにより、この部分での電気抵
抗値の上昇や断線故障を引き起こしてしまう。
【００７３】これに対して、本発明の実施例によれば、
図１３に示すように、接続孔１７につながる第１層の太
いアルミニウム配線層１３に、接続孔１７に流れる電流
方向を規制するように絶縁壁１００が設けられている。 この絶縁壁１００が、第１層の太いアルミニウム配線層
１３中に点在する欠陥２０２（図４７参照）が接続孔１
７の部分に集まろうとする動きを抑制する作用をする。 ここで、図１４に示すように、電流Ｉ１が第１層の太い
アルミニウム配線層１３から接続孔１７を通じて第２層
の細いアルミニウム配線層１５に流れる場合について考
える。
【００７４】この場合、図１５に示すように、第１層の
太いアルミニウム合金膜３１１中に点在する欠陥２０２
は、たとえば、電子のエネルギによるアルミニウム原子
の移動過程において成長し、比較的大きな欠陥２０５と
なりながら、移動しようとする。しかしながら、絶縁壁
１００が設けられている場合には、図１６に示すように
欠陥２０５が移動して接続孔１７の部分に集まろうとす
る動きが絶縁壁１００によって妨げられる。これは、絶
縁壁１００の存在により、欠陥が接続孔に到達するため
の移動距離が長くなることと、絶縁壁１００に一度トラ
ップされた欠陥が移動しがたくなることによる。
【００７５】そのため、欠陥２０２，２０５は絶縁壁１
００の近傍でトラップされ、接続孔１７の部分には殆ど
集まらない。したがって、図１７に示すように、接続孔
１７の部分に大きなボイドは形成されず、接続孔の近傍
において電気抵抗値の上昇や断線故障の発生が防止され
る。
【００７６】次に、非常に簡単なモデルに基づいて、こ
の絶縁壁の作用を定量的に考えてみる。
【００７７】モデルとしては、アルミニウム配線膜中の
欠陥密度をγ、欠陥の移動距離をａとして、接続孔の部
分に集まることが可能な欠陥の総量Ｄを平面的な面積と
して見積もったモデルを用いる。
【００７８】まず、第１層の太いアルミニウム配線層１
３に絶縁壁が存在しない場合、図１８に示されるように
、接続孔１７の部分に集まることが可能な欠陥の総量Ｄ
１は、 Ｄ１＝π・ａ２　・γ となり、欠陥の移動距離ａの二乗に比例する。
【００７９】これに対し、第１層の太いアルミニウム配
線層１３に絶縁壁１００が存在する場合、図１９に示す
ように、接続孔１７の部分に集まることが可能な欠陥の
総量Ｄ２は以下の式で表わされる。
【００８０】欠陥の移動距離ａが０≦ａ≦Ｌのとき、Ｄ
２≒２・ｗ・ａ・γ となり、接続孔１７の部分に集まることが可能な欠陥の
総量Ｄ２は欠陥の移動距離ａに比例する。
【００８１】また、欠陥の移動距離ａがＬ≦ａ≦２Ｌの
とき、 Ｄ２≒｛２・ｗ・Ｌ＋２・π・（ａ−Ｌ）２　｝γとな
る。
【００８２】ここで、たとえば、ａ＝ＬのときのＤ１と
Ｄ２の値を比較すると、下記のようになる。
【００８３】δ＝Ｄ２／Ｄ１ ＝２・ｗ・Ｌ／π・Ｌ２　＝２・α／π（なお、α＝ｗ
／Ｌである） これにより、δ＝０．５０とする（信頼性レベルを２倍
にすることに相当する）には、 α＝ｗ／Ｌ＝０．７８５ つまり、Ｌ＝１．２７・ｗ（約１．５・ｗ）となる。こ
のことから、絶縁壁１００によって形成される擬似的な
細い配線層のＬをｗの約１．５倍以上にすれば、接続孔
１７の部分における信頼性を従来の構造に比べて約２倍
以上に向上させることができる。
【００８４】なお、絶縁壁１００によって形成される擬
似的な細い配線層の幅ｗの下限値は第１層のアルミニウ
ム配線層の許容電流密度を考慮した設計上の最小線幅ｗ
（ｍｉｎ．）によって決定される。一方、ｗは欠陥の移
動距離ａに比べて十分に小さくなければ、上述のような
効果が発揮されない。ａの値は、条件にもよるが、最大
、数１００μｍ程度であるので、ｗはａの１／５〜１／
１０程度、つまり約３０μｍ以下であれば、十分、本発
明の効果を奏する。したがって、 ｗ（ｍｉｎ．）≦ｗ≦約３０μｍ となる。
【００８５】なお、上記の実施例では、接続孔１７に流
れる電流方向を規制するように第１層の太いアルミニウ
ム配線層１３に２本の溝状の絶縁壁１００を設けること
により、接続孔１７近傍部の第１層のアルミニウム配線
層を擬似的な細い配線層とした場合について述べている
。しかしながら、図２０に示すように、接続孔１７が形
成される部分が第１層の太いアルミニウム配線層１３の
端部付近である場合には、このアルミニウム配線層１３
を擬似的な細い配線層とするための溝状の絶縁壁１００
は１本でもよい。
【００８６】また、上記実施例では、第１層の太いアル
ミニウム配線層１３を擬似的な細い配線層とするための
絶縁壁１００として、細長い矩形状の溝を用いている。 しかしながら、擬似的な細い配線層を形成することがで
きるのであれば、図２１の（Ａ）に示すように矩形以外
の平面的な形状を有する絶縁壁１０１を形成してもよい
。さらに、図２１の（Ｂ）に示すように、複数個の絶縁
壁１０２を組合せて用いることにより、擬似的な細い配
線層を形成してもよい。
【００８７】上記実施例では、たとえば、細長い矩形状
の絶縁壁を接続孔の両側、あるいは片側に設けた場合に
ついて述べている。しかしながら、擬似的な細い配線層
を形成することができるのであれば、図２２の（Ａ）に
示すようにＬ字状の絶縁壁１０３を設けてもよい。図２
２の（Ｂ）に示すように接続孔１７を囲むように３方向
に絶縁壁１０４を設けてもよい。
【００８８】また、上記実施例では絶縁壁は直線状のも
のであるが、曲線状の絶縁壁でもよい。
【００８９】また、上記実施例では、接続孔１７に流れ
る電流方向を規制するように第１層の太いアルミニウム
配線層１３に絶縁壁１００，１０１，１０３，１０４を
設ける場合を示している。しかし、たとえば、第２層の
アルミニウム配線層が太いアルミニウム配線層であり、
接続孔を通じて第１層の細いアルミニウム配線層とつな
がっている場合にも同様の問題が起こる。つまり、この
場合、接続孔の付近の第２層のアルミニウム合金膜にボ
イドが生ずる。このとき、第２層のアルミニウム配線層
の下層部を構成する膜は電気的につながっているので、
第２層のアルミニウム配線層は完全なオープン故障には
至らない。しかし、このボイドが生じた部分において電
気抵抗値が非常に高くなってしまうという問題がある。
【００９０】そこで、図２３に示すように、接続孔１７
に流れる電流方向を規制するように第２層のアルミニウ
ム配線層１９に絶縁壁１０５を設けることにより、上記
の問題の発生を防止することができる。
【００９１】このように、第１層と第２層のアルミニウ
ム配線層が、それぞれの配線層の主たる構成材料と異な
る材料を介在させて接続孔を通じて接続される構造に本
発明は適用される。接続孔につながる第１層と第２層の
いずれかが太いアルミニウム配線層である場合に、太い
アルミニウム配線層に上述のような絶縁壁を設ければよ
い。
【００９２】さらに、図２４に示すように、第１層の太
いアルミニウム配線層１３と第２層の太いアルミニウム
配線層１９とが接続孔１７を通じて接続される場合にも
本発明は適用され得る。この場合、接続孔１７に流れる
電流方向を規制するように両方の太いアルミニウム配線
層１３，１９に絶縁壁１０６，１０７をそれぞれ設けれ
ばよい。
【００９３】また、図２５に示されるように、第１層の
太いアルミニウム配線層１３と第２層の太いアルミニウ
ム配線層１９とが複数個の接続孔１７により接続されて
いる場合にも本発明は適用され得る。この場合、それぞ
れの接続孔１７に対して、図２４に示されたような絶縁
壁１０６，１０７を両方の太いアルミニウム配線層１３
，１９に設ければよい。
【００９４】上記実施例では、アルミニウム２層配線構
造の第１層と第２層のいずれか、あるいは両方に絶縁壁
を設けた場合について述べている。しかし、３層以上の
配線構造にも本発明は適用され得る。たとえば、図２６
に示すように、第２層の細いアルミニウム配線層５２と
第３層の太いアルミニウム配線層５４とを接続孔５７を
通じて接続する構造の場合、接続孔５７に流れる電流方
向を規制するように第３層の太いアルミニウム配線層５
４に絶縁壁１０８を形成すれば、同様の効果を奏する。
【００９５】上記実施例では、上層のアルミニウム配線
層の下層部分として、チタン膜と窒化チタン膜の積層構
造の膜を用いた場合について述べている。しかし、図２
７に示すように、その下層部分は他の種類の膜６０、た
とえば、以下のいずれの膜から構成されてもよい。
【００９６】（ａ）　　高融点金属膜［チタン（Ｔｉ）
膜、モリブデン（Ｍｏ）膜、タングステン（Ｗ）膜、タ
ンタル（Ｔａ）膜など］ （ｂ）　　高融点金属・シリサイド膜［チタン・シリサ
イド（ＴｉＳｉ２　）膜、モリブデン・シリサイド（Ｍ
ｏＳｉ２　）膜、タングステン・シリサイド（ＷＳｉ２
　）膜、タンタル・シリサイド（ＴａＳｉ２　）膜など
］（ｃ）　　高融点金属・化合物膜［高融点金属の窒化
膜（ＴｉＮ，ＭｏＮ，ＷＮ，ＴａＮなど）、高融点金属
の酸化膜（ＴｉＯ，ＭｏＯ，ＷＯ，ＴａＯなど）、高融
点金属の酸窒化膜（ＴｉＯＮ，ＭｏＯＮ，ＷＯＮ，Ｔａ
ＯＮなど）など］ （ｄ）　　高融点金属・合金膜［チタン・タングステン
（Ｔｉ−Ｗ）膜など］ （ｅ）　　アモルファス・シリコン膜 上記のような膜を上層のアルミニウム配線層の下層部分
を構成する膜として用いても、上記実施例と同様に絶縁
壁１００を設ければ、接続孔１７の部分で発生する問題
点に対して効果を奏する。
【００９７】さらに、上記実施例では、下層と上層の配
線層がそれぞれの配線層の主たる構成材料と異なる材料
を介在させて接続孔を通じて接続される場合について述
べている。すなわち、下層や上層の配線層が、アルミニ
ウムと異なる材料からなる下層部とアルミニウム合金か
らなる上層部の２層構造膜である場合について述べてい
る。しかし、下層や上層の配線層が、アルミニウムと異
なる材料からなる上下層部分とアルミニウム合金膜の中
層部分とから構成される３層構造膜であっても、本発明
は適用され得る。
【００９８】たとえば、図２８に示すように、第１層の
アルミニウム配線層４は、バリアメタル膜である窒化チ
タン膜３１０とアルミニウム合金膜３１１と表面膜であ
る窒化チタン膜３１２とからなる３層構造膜である。第
２層のアルミニウム配線層７は、下層部分であるチタン
膜１１、窒化チタン膜９と、上層部分であるアルミニウ
ム合金膜１０とからなる２層構造膜である。このような
構造を有する第１層のアルミニウム配線層４と第２層の
アルミニウム配線層７とが接続孔を通じて電気的に接続
された場合にも、上述のような現象は起こり得る。その
ため、接続孔に流れる電流方向を規制するように第１層
の太いアルミニウム配線層１３に絶縁壁１００を設けれ
ば、上記実施例と同様の効果を奏する。
【００９９】なお、ここで図２９に示すように、上層の
アルミニウム配線層の下層部分６０や、下層のアルミニ
ウム配線層の表面膜６１は次のような他の種類の膜、あ
るいはこれらの膜を組合せた膜であってもよい。
【０１００】（ａ）　　高融点金属膜［チタン（Ｔｉ）
膜、モリブデン（Ｍｏ）膜、タングステン（Ｗ）膜、タ
ンタル（Ｔａ）膜など］ （ｂ）　　高融点金属・シリサイド膜［チタン・シリサ
イド（ＴｉＳｉ２　）膜、モリブデン・シリサイド（Ｍ
ｏＳｉ２　）膜、タングステン・シリサイド（ＷＳｉ２
　）膜、タンタル・シリサイド（ＴａＳｉ２　）膜など
］（ｃ）　　高融点金属・化合物膜［高融点金属の窒化
膜（ＴｉＮ，ＭｏＮ，ＷＮ，ＴａＮなど）、高融点金属
の酸化膜（ＴｉＯ，ＭｏＯ，ＷＯ，ＴａＯなど）、高融
点金属の酸窒化膜（ＴｉＯＮ，ＭｏＯＮ，ＷＯＮ，Ｔａ
ＯＮなど）など］ （ｄ）　　高融点金属・合金膜［チタン・タングステン
（Ｔｉ−Ｗ）膜など］ （ｅ）　　アモルファス・シリコン膜 また、接続孔を通じて接続される下層と上層のアルミニ
ウム配線層があり、この接続孔の部分にアルミニウムと
異なる材料が設けられている構造にも、上述と同様の問
題が起こり得る。そのため、接続孔を通じて接続される
下層と上層のアルミニウム配線層のいずれか一方、ある
いは両方が太い配線層である場合には、その太いアルミ
ニウム配線層に、接続孔に流れる電流方向を規制するよ
うに絶縁壁を設ければ同様の効果を奏する。
【０１０１】このような構造の実施例は図３０に示され
ている。図３０によれば、選択ＣＶＤ法等により、タン
グステン６３等の金属で接続孔６の部分を選択的に埋め
込んだ後に、第２層のアルミニウム配線層７としてアル
ミニウム合金膜１０が形成される。このような構造にお
いても、接続孔１７に流れる電流方向を規制するように
第１層の太いアルミニウム配線層１３に絶縁壁１００を
設ければ、上記実施例と同様の効果を得ることができる
。なお、接続孔６の部分の埋め込みに用いられる金属膜
６３は、たとえば、ＣＶＤ法で全面上に堆積した後にエ
ッチバックするという方法によっても形成され得る。 このような方法でタングステン膜により接続孔を埋め込
む方法を、通常、ブランケット・タングステン法と呼ぶ
。
【０１０２】このような構造の実施例は図３１に示され
る。たとえば、第１層のアルミニウム配線層４として、
図２８、図２９に示すようなバリアメタル膜３１０とア
ルミニウム合金膜３１１と、表面膜６１とからなる３層
構造膜を用いる。さらに、下地との密着性を高めるため
に、窒化チタン膜、チタン膜と窒化チタン膜との積層構
造膜などを、タングステン埋め込み前の下敷き膜６４と
して堆積する。その後、ブランケット・タングステン法
を用いてタングステン膜を全面上に堆積する。このタン
グステン膜をエッチバックすることにより、接続孔６の
みにタングステン膜６５が形成される。さらに、その上
に第２層のアルミニウム配線層７として、窒化チタン膜
、チタン膜と窒化チタン膜との積層構造膜等の下敷き膜
６０とアルミニウム合金膜１０とが堆積される。
【０１０３】以上の実施例では、半導体基板の表面にＤ
ＲＡＭセルを形成した半導体装置に本発明を適用した場
合について述べている。本発明の配線接続構造を他の多
層配線構造を有する半導体装置に適用しても同様の効果
を奏する。
【０１０４】たとえば、半導体基板の表面にＳＲＡＭ（
Ｓｔａｔｉｃ　　Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　Ｍ
ｅｍｏｒｙ）セルを形成したものに本発明の配線接続構
造を適用した実施例は図３２に示される。ＳＲＡＭセル
を有する半導体集積回路装置の構造に関する詳細な説明
を省略し、その主な構成のみを述べるにとどめる。
【０１０５】図３２を参照して、シリコン半導体基板１
の表面にダブルウエル・ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎ
ｔａｒｙ　　Ｍｅｔａｌ　　Ｏｘｉｄｅ　　Ｓｅｍｉ−
Ｃｏｎｄｕｃｔｏｒ）構造を有するＳＲＡＭセル４１０
が形成されている。シリコン半導体基板１には、ｐ型ウ
エル領域４１１とｎ型ウエル領域４１２とが隣接して形
成されている。これらのウエル領域４１１，４１２を電
気的に分離するために、シリコン半導体基板１の上に素
子分離用酸化膜４１３が間隔を隔てて形成されている。 ｐ型ウエル領域４１１には、互いに間隔を隔てたｎ型不
純物拡散層４１５が形成され、それらの間にゲート電極
４１４が形成されている。また、ｎ型ウエル領域４１２
には、互いに間隔を隔てたｐ型不純物拡散層４１６が形
成され、それらの間にゲート電極４１４が消形成されて
いる。ゲート電極４１４を覆うように絶縁膜４０９が形
成されている。この絶縁膜４０９の上には多結晶シリコ
ン配線層４１７が間隔を隔てて形成されている。ＳＲＡ
Ｍセル４１０の上には下地絶縁膜３が堆積されている。 この下地絶縁膜３と絶縁膜４０９には、ｎ型不純物拡散
層４１５またはｐ型不純物拡散層４１６の表面に達する
コンタクト孔４１８が形成されている。このコンタクト
孔４１８を通じて不純物拡散層４１５または４１６に接
触するように第１層のアルミニウム配線層４が下地絶縁
膜３の上に形成されている。第１のアルミニウム配線層
４と第２のアルミニウム配線層７との接続構造について
は、図１に示された構造と同様である。
【０１０６】同様に、シリコン半導体基板１の表面に形
成される素子は、ＤＲＡＭセルやＳＲＡＭセル以外の他
の素子、たとえば、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　　
Ｐｒｏｇｒａｍａｂｌｅ　　Ｒｅａｄ　　Ｏｎｌｙ　　
Ｍｅｍｏｒｙ）セル、Ｅ２　ＰＲＯＭ（Ｅｌｅｃｔｒｉ
ｃａｌ　　Ｅｒａｓａｂｌｅ　　Ｐｒｏｇｒａｍａｂｌ
ｅ　　ＲＯＭ）セル、マイクロ・コンピュータ回路素子
、ＣＭＯＳ論理回路素子、パイポーラ・トランジスタ素
子等の他の構造を有する素子であってもよい。
【０１０７】さらに、上述の実施例では、第１層の配線
層と第２層の配線層とがともにアルミニウムを主な構成
材料とする場合について述べている。しかし、一般的に
、下層と上層の主たる構成材料が同じであり、この主た
る構成材料と異なる材料を介在させて接続孔の部分で接
続されているすべての配線構造の場合に本発明は適用さ
れる。この場合、主たる構成材料の例として以下のもの
が挙げられる。
【０１０８】（ａ）　　銅（Ｃｕ）、金（Ａｕ）、銀（
Ａｇ）などの他の金属 （ｂ）　　モリブデン（Ｍｏ）、タングステン（Ｗ）、
チタン（Ｔｉ）、タンタル（Ｔａ）などの高融点金属（
ｃ）　　（ｂ）の高融点金属のシリサイド（ＭｏＳｉ２
　，ＷＳｉ２　，ＴｉＳｉ２　，ＴａＳｉ２　など）や
合金膜、化合物膜 また、下層と上層の主たる構成材料が異なっている場合
でも、図５０、図５１を参照して説明したように、前述
の接続孔の部分での問題点は起こり得る。そのため、こ
の場合にも、接続孔につながる太い配線層に、接続孔に
流れる電流方向を規制するように絶縁壁を設けるように
すれば、その問題点の発生は防止され得る。
【０１０９】その実施例は図３３に示される。この図に
よれば、図５０に示される従来の構造の問題点を解決す
るために、接続孔６に流れる電流方向を規制するように
第２層の太いアルミニウム配線層２２に絶縁壁１００が
設けられる。
【０１１０】また、この場合、上層の配線層２２は、た
とえば、図３４に示されるように、バリアメタル膜３１
０とアルミニウム合金膜３１１とからなる２層構造膜な
どのように、下層の配線層の主たる構成材料（この実施
例では、タングステン・シリサイドとシリコン）と異な
る材料（この実施例ではアルミニウム）を主成分とする
多層構造膜でもよい。
【０１１１】
【発明の効果】以上のように、この発明によれば、絶縁
壁が、電子のエネルギによる配線構造物質原子の移動を
抑制する働きをする。そのため、貫通孔を通じて接続さ
れる第１と第２の配線層の主導電通路間の境界領域にお
いて互いに異なる２つの導電性物質が接触する界面に、
欠陥がボイドとして集まり、この部分で断線故障や電気
抵抗値の上昇が起こるのが防止され得る。その結果、接
続孔部分での信頼性レベルが向上し、信頼度の高い半導
体装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例による半導体集積回路装
置の配線接続構造を示す部分平面図（Ａ）と部分断面図
（Ｂ）である。
【図２】この発明の第１実施例による半導体集積回路装
置の配線接続構造の製造方法の第１工程における断面を
示す部分断面図である。
【図３】この発明の第１実施例による半導体集積回路装
置の配線接続構造の製造方法の第２工程における断面を
示す部分断面図である。
【図４】この発明の第１実施例による半導体集積回路装
置の配線接続構造の製造方法の第３工程における断面を
示す部分断面図である。
【図５】この発明の第１実施例による半導体集積回路装
置の配線接続構造の製造方法の第４工程における断面を
示す部分断面図である。
【図６】この発明の第１実施例による半導体集積回路装
置の配線接続構造の製造方法の第５工程における断面を
示す部分断面図である。
【図７】この発明の第１実施例による半導体集積回路装
置の配線接続構造の製造方法の第６工程における断面を
示す部分断面図である。
【図８】この発明の第１実施例による半導体集積回路装
置の配線接続構造の製造方法の第７工程における断面を
示す部分断面図である。
【図９】この発明の第１実施例による半導体集積回路装
置の配線接続構造の製造方法の第８工程における断面を
示す部分断面図である。
【図１０】この発明の第１実施例による半導体集積回路
装置の配線接続構造の製造方法の第９工程における断面
を示す部分断面図である。
【図１１】配線接続構造の形成工程において、スパッタ
・エッチング処理が施されるときの状況を示す部分断面
図である。
【図１２】配線接続構造の形成工程において、第１層の
アルミニウム配線層と第２層のアルミニウム配線層との
界面における作用を説明するためにその接続構造を拡大
して示す部分断面図である。
【図１３】この発明の第１実施例による半導体集積回路
装置の配線接続構造の作用を説明するために用いられる
部分平面図（Ａ）と部分断面図（Ｂ）である。
【図１４】この発明の第１実施例による半導体集積回路
装置の配線接続構造に電流を流したときの状態を示す部
分平面図（Ａ）と部分断面図（Ｂ）である。
【図１５】この発明の第１実施例による半導体集積回路
装置の配線接続構造に電流を流したときの欠陥移動の第
１過程を示す部分平面図（Ａ）と部分断面図（Ｂ）であ
る。
【図１６】この発明の第１実施例による半導体集積回路
装置の配線接続構造に電流を流したときの欠陥移動の第
２過程を示す部分平面図（Ａ）と部分断面図（Ｂ）であ
る。
【図１７】この発明の第１実施例による半導体集積回路
装置の配線接続構造に電流を流したときの欠陥移動の第
３過程を示す部分平面図（Ａ）と部分断面図（Ｂ）であ
る。
【図１８】絶縁壁が存在しない場合において、接続孔の
部分に集まることが可能な欠陥の総量をモデルに基づい
て計算するために用いられる部分平面図（Ａ）と、部分
断面図（Ｂ）と、接続孔に集まることが可能な欠陥の総
量と欠陥の移動距離との関係を示すグラフ（Ｃ）である
。
【図１９】絶縁壁が設けられた場合において、接続孔の
部分に集まることが可能な欠陥の総量をモデルに基づい
て計算するために用いられる部分平面図（Ａ）と、部分
断面図（Ｂ）と、接続孔に集まることが可能な欠陥の総
量と欠陥の移動距離との関係を示すグラフ（Ｃ）である
。
【図２０】この発明の第２実施例による半導体集積回路
装置の配線接続構造を示す部分平面図（Ａ）と部分断面
図（Ｂ）である。
【図２１】この発明の第３実施例、第４実施例による半
導体集積回路装置の配線接続構造を示す部分平面図（Ａ
）、（Ｂ）である。
【図２２】この発明の第５実施例、第６実施例による半
導体集積回路装置の配線接続構造を示す部分平面図（Ａ
）、（Ｂ）である。
【図２３】この発明の第７実施例による半導体集積回路
装置の配線接続構造を示す部分平面図（Ａ）と部分断面
図（Ｂ）である。
【図２４】この発明の第８実施例による半導体集積回路
装置の配線接続構造を示す部分平面図（Ａ）と部分断面
図（Ｂ）である。
【図２５】この発明の第９実施例による半導体集積回路
装置の配線接続構造を示す部分平面図（Ａ）と部分断面
図（Ｂ）である。
【図２６】この発明の第１０実施例による半導体集積回
路装置の配線接続構造を示す部分平面図（Ａ）と部分断
面図（Ｂ）である。
【図２７】この発明の第１１実施例による半導体集積回
路装置の配線接続構造を示す部分平面図（Ａ）と部分断
面図（Ｂ）である。
【図２８】この発明の第１２実施例による半導体集積回
路装置の配線接続構造を示す部分平面図（Ａ）と部分断
面図（Ｂ）である。
【図２９】この発明の第１３実施例による半導体集積回
路装置の配線接続構造を示す部分平面図（Ａ）と部分断
面図（Ｂ）である。
【図３０】この発明の第１４実施例による半導体集積回
路装置の配線接続構造を示す部分平面図（Ａ）と部分断
面図（Ｂ）である。
【図３１】この発明の第１５実施例による半導体集積回
路装置の配線接続構造を示す部分平面図（Ａ）と部分断
面図（Ｂ）である。
【図３２】この発明の第１６実施例による半導体集積回
路装置の配線接続構造を示す部分平面図（Ａ）と部分断
面図（Ｂ）である。
【図３３】この発明の第１７実施例による半導体集積回
路装置の配線接続構造を示す部分平面図（Ａ）と部分断
面図（Ｂ）である。
【図３４】この発明の第１８実施例による半導体集積回
路装置の配線接続構造を示す部分平面図（Ａ）と部分断
面図（Ｂ）である。
【図３５】従来の半導体集積回路装置の配線接続構造を
示す部分平面図（Ａ）と部分断面図（Ｂ）である。
【図３６】従来の半導体集積回路装置の配線接続構造の
製造方法の第１工程における断面を示す部分断面図であ
る。
【図３７】従来の半導体集積回路装置の配線接続構造の
製造方法の第２工程における断面を示す部分断面図であ
る。
【図３８】従来の半導体集積回路装置の配線接続構造の
製造方法の第３工程における断面を示す部分断面図であ
る。
【図３９】従来の半導体集積回路装置の配線接続構造の
製造方法の第４工程における断面を示す部分断面図であ
る。
【図４０】従来の半導体集積回路装置の配線接続構造の
製造方法の第５工程における断面を示す部分断面図であ
る。
【図４１】従来の半導体集積回路装置の配線接続構造の
製造方法の第６工程における断面を示す部分断面図であ
る。
【図４２】従来の半導体集積回路装置の配線接続構造の
製造方法の第７工程における断面を示す部分断面図であ
る。
【図４３】従来の半導体集積回路装置の配線接続構造の
製造方法の第８工程における断面を示す部分断面図であ
る。
【図４４】従来の半導体集積回路装置の配線接続構造の
製造方法の第９工程における断面を示す部分断面図であ
る。
【図４５】従来の半導体集積回路装置の配線接続構造に
電流を流したときの作用を説明するために用いられる部
分平面図（Ａ）と部分断面図（Ｂ）である。
【図４６】従来の半導体集積回路装置の配線接続構造に
電流を流したときの状態を示す部分平面図（Ａ）と部分
断面図（Ｂ）である。
【図４７】従来の半導体集積回路装置の配線接続構造に
電流を流したときの欠陥移動の第１過程を示す部分平面
図（Ａ）と部分断面図（Ｂ）である。
【図４８】従来の半導体集積回路装置の配線接続構造に
電流を流したときの欠陥移動の第２過程を示す部分平面
図（Ａ）と部分断面図（Ｂ）である。
【図４９】従来の半導体集積回路装置の配線接続構造に
電流を流したときの欠陥移動の第３過程を示す部分平面
図（Ａ）と部分断面図（Ｂ）である。
【図５０】従来の半導体集積回路装置の配線接続構造の
もう１つの例を示す部分平面図（Ａ）と部分断面図（Ｂ
）である。
【図５１】従来の半導体集積回路装置の配線接続構造の
もう１つの例に電流を流したときの状態を示す部分平面
図（Ａ）と部分断面図（Ｂ）である。
【符号の説明】
１　　シリコン半導体基板 ４　　第１層のアルミニウム配線層 ５　　層間絶縁膜 ６　　接続孔 ７　　第２層のアルミニウム配線層 １００　　絶縁壁

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　少なくとも２層の配線層が接続孔を通
    じて電気的に接続された半導体集積回路装置の配線接続
    構造であって、主表面を有する半導体基板と、主導電通
    路となる導電層を含み、前記半導体基板の主表面上に形
    成された第１の配線層と、前記第１の配線層の表面に達
    する貫通孔を有し、前記第１の配線層の上に形成された
    絶縁層と、主導電通路となる導電層を含み、前記貫通孔
    を通じて前記第１の配線層に電気的に接続された第２の
    配線層とを備え、前記貫通孔を通じて接続される前記第
    １の配線層の主導電通路と前記第２の配線層の主導電通
    路との間の境界領域において、互いに異なる２つの導電
    性物質が接触する界面が存在しており、さらに、前記第
    １の配線層と前記第２の配線層の少なくともいずれか一
    方の主導電通路から前記貫通孔に流れる電流方向を規制
    するための絶縁壁とを備えた、半導体集積回路装置の配
    線接続構造。
  2. 【請求項２】　　少なくとも２層の配線層が接続孔を通
    じて電気的に接続された半導体集積回路装置の配線接続
    構造の製造方法であって、主導電通路となる導電層を含
    む第１の配線層を半導体基板の主表面上に形成する工程
    と、前記第１の配線層の上に絶縁層を形成する工程と、
    前記絶縁層を選択的に除去することにより、少なくとも
    前記第１の配線層の表面を露出させる貫通孔を形成する
    工程と、前記第１の配線層の主導電通路との間の境界領
    域において、互いに異なる２つの導電性物質が接触する
    界面が存在するように主導電通路となる導電層を含む第
    ２の配線層を、前記貫通孔を通じて前記第１の配線層に
    電気的に接続するように前記絶縁体層の上に形成する工
    程と、前記第１の配線層と前記第２の配線層の少なくと
    もいずれか一方の主導電通路から前記貫通孔に流れる電
    流方向を規制するための絶縁壁を形成する工程とを備え
    た、半導体集積回路装置の配線接続構造の製造方法。
JP3100912A 1991-05-02 1991-05-02 半導体集積回路装置の配線接続構造およびその製造方法 Expired - Lifetime JP2811126B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3100912A JP2811126B2 (ja) 1991-05-02 1991-05-02 半導体集積回路装置の配線接続構造およびその製造方法
US07/873,015 US5712509A (en) 1991-05-02 1992-04-24 Semiconductor integrated circuit interconnection structures
DE4214391A DE4214391C2 (de) 1991-05-02 1992-04-30 Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
KR1019920007446A KR950014685B1 (ko) 1991-05-02 1992-05-01 반도체 집적 회로 장치의 배선 접속 구조 및 그의 제조 방법
US08/959,457 US6130481A (en) 1991-05-02 1997-10-28 Semiconductor integrated circuit interconnection structures and method of making the interconnection structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3100912A JP2811126B2 (ja) 1991-05-02 1991-05-02 半導体集積回路装置の配線接続構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH04332152A true JPH04332152A (ja) 1992-11-19
JP2811126B2 JP2811126B2 (ja) 1998-10-15

Family

ID=14286554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3100912A Expired - Lifetime JP2811126B2 (ja) 1991-05-02 1991-05-02 半導体集積回路装置の配線接続構造およびその製造方法

Country Status (4)

Country Link
US (2) US5712509A (ja)
JP (1) JP2811126B2 (ja)
KR (1) KR950014685B1 (ja)
DE (1) DE4214391C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347300A (ja) * 2002-05-29 2003-12-05 Nec Electronics Corp 配線設計方法
JP2004165672A (ja) * 2002-11-14 2004-06-10 Stmicroelectronics Sa 集積回路の２つの線路間を電気的に接続する装置
US9368430B2 (en) 2013-06-17 2016-06-14 Fujitsu Semiconductor Limited Semiconductor device and semiconductor device fabrication method

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2811126B2 (ja) * 1991-05-02 1998-10-15 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US6686288B1 (en) 1996-02-21 2004-02-03 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US5825218A (en) * 1996-10-24 1998-10-20 Stmicroelectronics, Inc. Driver circuit including slew rate control system with improved voltage ramp generator
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US5994780A (en) * 1997-12-16 1999-11-30 Advanced Micro Devices, Inc. Semiconductor device with multiple contact sizes
JP3114864B2 (ja) * 1998-04-16 2000-12-04 日本電気株式会社 半導体基板における微細コンタクトおよびその形成方法
JPH11340228A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd Ａｌ合金配線を有する半導体装置
US6189209B1 (en) * 1998-10-27 2001-02-20 Texas Instruments Incorporated Method for reducing via resistance in small high aspect ratio holes filled using aluminum extrusion
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
KR20010042485A (ko) 1999-02-15 2001-05-25 세야 히로미치 집적회로 디바이스 및 그 제조방법
US6555204B1 (en) * 2000-03-14 2003-04-29 International Business Machines Corporation Method of preventing bridging between polycrystalline micro-scale features
US6586980B1 (en) 2000-03-31 2003-07-01 Stmicroelectronics, Inc. Driver circuit having a slew rate control system with improved linear ramp generator including ground
JP3819670B2 (ja) * 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置
US6743643B2 (en) * 2001-11-29 2004-06-01 Symetrix Corporation Stacked memory cell having diffusion barriers
KR20030085323A (ko) * 2002-04-30 2003-11-05 주식회사 하이닉스반도체 에스렘(ｓｒａｍ) 셀 및 그 제조방법
US20040158291A1 (en) * 2003-02-07 2004-08-12 Polkinghorne Jeannette C. Implantable heart monitors having electrolytic capacitors with hydrogen-getting materials
US20040173803A1 (en) * 2003-03-05 2004-09-09 Advanced Micro Devices, Inc. Interconnect structure having improved stress migration reliability
US6900672B2 (en) 2003-03-28 2005-05-31 Stmicroelectronics, Inc. Driver circuit having a slew rate control system with improved linear ramp generator including ground
JP3954998B2 (ja) * 2003-08-11 2007-08-08 ローム株式会社 半導体装置およびその製造方法
US20050112957A1 (en) * 2003-11-26 2005-05-26 International Business Machines Corporation Partial inter-locking metal contact structure for semiconductor devices and method of manufacture
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
CN114597173B (zh) * 2021-05-11 2023-04-07 英诺赛科(苏州)半导体有限公司 集成半导体器件及其制造方法
CN113552853B (zh) * 2021-06-28 2022-11-15 北京国控天成科技有限公司 一种化工系统多工况的报警管理方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444048A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Semiconductor integrated circuit device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPH0274039A (ja) * 1988-09-09 1990-03-14 Texas Instr Japan Ltd 電子回路装置
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2811126B2 (ja) * 1991-05-02 1998-10-15 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444048A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Semiconductor integrated circuit device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347300A (ja) * 2002-05-29 2003-12-05 Nec Electronics Corp 配線設計方法
JP2004165672A (ja) * 2002-11-14 2004-06-10 Stmicroelectronics Sa 集積回路の２つの線路間を電気的に接続する装置
US9368430B2 (en) 2013-06-17 2016-06-14 Fujitsu Semiconductor Limited Semiconductor device and semiconductor device fabrication method
US9947575B2 (en) 2013-06-17 2018-04-17 Fujitsu Semiconductor Limited Semiconductor device and semiconductor device fabrication method
US10546773B2 (en) 2013-06-17 2020-01-28 Fujitsu Semiconductor Limited Semiconductor device and semiconductor device fabrication method
US10840130B2 (en) 2013-06-17 2020-11-17 Fujitsu Semiconductor Limited Semiconductor device and semiconductor device fabrication method

Also Published As

Publication number Publication date
DE4214391C2 (de) 1997-01-09
US5712509A (en) 1998-01-27
KR950014685B1 (ko) 1995-12-13
JP2811126B2 (ja) 1998-10-15
US6130481A (en) 2000-10-10
DE4214391A1 (de) 1992-11-12

Similar Documents

Publication Publication Date Title
JPH04332152A (ja) 半導体集積回路装置の配線接続構造およびその製造方法
JP2660359B2 (ja) 半導体装置
JP2655213B2 (ja) 半導体装置の配線接続構造およびその製造方法
JP2533414B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
JP2598335B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
US7893535B2 (en) Semiconductor device and method for fabricating the same
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
TWI254350B (en) Fuse structure and method for making the same
JPH1092924A (ja) 半導体装置及びその製造方法
US10535576B2 (en) Semiconductor devices and methods of formation thereof
JP3062464B2 (ja) 半導体装置
JP2004031866A (ja) 半導体集積回路装置
US6200890B1 (en) Method of fabricating copper damascene
JPH11102911A (ja) 半導体装置及びその製造方法
JP2626927B2 (ja) 半導体装置
JP3914281B2 (ja) 半導体集積回路装置の製造方法
JP3029507B2 (ja) 半導体装置の配線層接続構造
JP3533022B2 (ja) 半導体集積回路装置およびその製造方法
JPH07135252A (ja) 半導体集積回路装置の製造方法
JPH11135629A (ja) 半導体デバイスの配線構造並びにその形成方法
JPH04271143A (ja) 半導体装置
JP2004288763A (ja) 半導体装置の製造方法及び半導体装置
JPH0212873A (ja) 半導体装置
JPH02310919A (ja) 半導体装置における配線形成方法
JPH0594960A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070807

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090807

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090807

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100807

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110807

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110807

Year of fee payment: 13