JPH0433332A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0433332A JPH0433332A JP2138319A JP13831990A JPH0433332A JP H0433332 A JPH0433332 A JP H0433332A JP 2138319 A JP2138319 A JP 2138319A JP 13831990 A JP13831990 A JP 13831990A JP H0433332 A JPH0433332 A JP H0433332A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal
- film
- melting point
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は半導体装置の製造方法に係り、特に配線の形
成方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for forming wiring.
(従来の技術)
半導体装置においては、MまたはAI −S i合金に
より配線が形成されるが、このMまたはN−Si合金が
コンタクトホールにおいて直接半導体基板に接して形成
されると、オーミックコンタクトを得るための熱処理時
、N −S i合金中の過飽和のSiが、あるいは−旦
基板からM中に吸い上げられたSiがコンタクトホール
底部の基板面(コンタクト部)にPI層として固相エピ
タキシャル成長してコンタクト抵抗を増大させるという
問題点があった。(Prior Art) In semiconductor devices, wiring is formed using M or AI-Si alloy, but when this M or N-Si alloy is formed in direct contact with a semiconductor substrate in a contact hole, it is difficult to form an ohmic contact. During the heat treatment to obtain N-Si, supersaturated Si in the N-Si alloy, or Si sucked up from the substrate into M, grows solid-phase epitaxially as a PI layer on the substrate surface (contact part) at the bottom of the contact hole. There was a problem that contact resistance increased.
このコンタクト抵抗の増大を防止するため、第2図に示
すように、MまたはAf −3i合金からなる配線金属
lの下にバリアメタルとして高融点金属シリサイド膜(
例えばW S i X膜)2を形成することが行われて
いる。In order to prevent this increase in contact resistance, as shown in FIG. 2, a high melting point metal silicide film (
For example, a WSiX film)2 is formed.
しかるに、この方法では、今度は、オーミックコンタク
トをとるための熱処理時に、高融点金属シリサイド膜2
中のSiが配線金属l中に溶は込み、降温した際にSi
ノジュール3として配線金属l中に散在するという問題
を引き起こし、Siノジュール3は高抵抗であるため、
配線の抵抗を上昇させ、信転性の劣化を招くという問題
点があった。特に、このSiノジニールが多層配線の第
1層配線層内で、しかも第2層配線層との接続部で発生
すると、該接続部の抵抗上昇だけに留まらず、配線の層
間接続不良を引き起こすという問題点があった。However, in this method, during the heat treatment to establish ohmic contact, the high melting point metal silicide film 2
The Si inside melts into the wiring metal, and when the temperature drops, the Si
This causes the problem that the Si nodules 3 are scattered in the wiring metal l, and since the Si nodules 3 have a high resistance,
There was a problem in that it increased the resistance of the wiring, leading to deterioration in reliability. In particular, if this Si inodine occurs in the first wiring layer of a multilayer wiring, and moreover at the connection part with the second wiring layer, it not only increases the resistance of the connection part, but also causes poor interlayer connection of the wiring. There was a problem.
そこで、同出願人は、関連会社と共同して、平成1年8
月11日に特願平1−206880号として特許出願し
たように、Siノジュールの発生防止法を提案した。そ
の方法は、第3図(a)に示すように、半導体基板bl
上に中間絶縁膜12を形成し、コンタクトホール13を
開けた後、高融点金属シリサイドM14を被着し、その
直ぐあとで650″C以上の高温で熱処理を行い、高融
点金属シリサイド膜14を結晶化させ、あるいは結晶化
を促進させ、その後その上に第3図(b)で示すように
配線金属15を被着し、バターニングし、オーミックコ
ンタクトをとるための400℃程度の低温の熱処理を行
う方法である。Therefore, the applicant, jointly with an affiliated company,
We proposed a method for preventing the generation of Si nodules, as we filed a patent application as Japanese Patent Application No. 1-206880 on May 11th. In this method, as shown in FIG. 3(a), the semiconductor substrate bl
After forming an intermediate insulating film 12 thereon and opening a contact hole 13, a high melting point metal silicide M14 is deposited, and immediately thereafter heat treatment is performed at a high temperature of 650''C or higher to form a high melting point metal silicide film 14. After crystallizing or promoting crystallization, a wiring metal 15 is deposited thereon as shown in FIG. 3(b), buttered, and heat treated at a low temperature of about 400°C to establish ohmic contact. This is the way to do it.
この方法は、高融点金属シリサイド1114を予め結晶
化させ、あるいは結晶化を促進させておくことにより、
後のオーミックコンタクトを得るための熱処理時に、配
線金属15内にSiノジュールが発生するのを防止しよ
うとする技術である。In this method, the high melting point metal silicide 1114 is crystallized in advance or the crystallization is accelerated.
This technique attempts to prevent Si nodules from being generated within the wiring metal 15 during subsequent heat treatment to obtain ohmic contact.
(発明が解決しようとする課題)
しかるに、上記提案技術でも、Siノジュールの発生防
止は完全ではなく、時々Siノジュールの発生が見られ
、配線抵抗が増大する問題点があった。(Problems to be Solved by the Invention) However, even with the above-mentioned proposed technology, the prevention of Si nodules from occurring is not completely possible, and Si nodules are sometimes observed to occur, resulting in an increase in wiring resistance.
また、高融点金属シリサイド膜を結晶化させ、あるいは
結晶化を促進させると、オーミックコンタクトが得られ
なくなる問題点が発生した。Furthermore, when the high melting point metal silicide film is crystallized or its crystallization is promoted, a problem arises in that ohmic contact cannot be obtained.
この発明は上記の点に鑑みなされたもので、配線金属の
下に高融点金属シリサイド膜をバリアメタルとして形成
する配線形成法において、Siノジュールの発生を確実
に防止でき、かつ基板との間にオーミックコンタクトを
良好に得ることができる半導体装置の製造方法を提供す
ることを目的とする。This invention was made in view of the above points, and it is possible to reliably prevent the generation of Si nodules in a wiring formation method in which a high melting point metal silicide film is formed as a barrier metal under the wiring metal, and also to It is an object of the present invention to provide a method for manufacturing a semiconductor device that can obtain good ohmic contact.
(課題を解決するための手段)
この発明では、半導体基板上に、配線として、高融点金
属シリサイド膜、配線金属、シリサイドを形成し得る金
属を順に形成し、その後、基板との間にオーミンクコン
タクトを得るための熱処理を行なう。(Means for Solving the Problems) In the present invention, a high melting point metal silicide film, a wiring metal, and a metal capable of forming a silicide are sequentially formed as wiring on a semiconductor substrate, and then an ohmin contact film is formed between the semiconductor substrate and the substrate. Heat treatment is performed to obtain contact.
(作 用)
上記方法においては、オーミックコンタクトを得るため
の熱処理を行った際、高融点金属シリサイド膜からSi
が配線金属中に溶は込むが、このSiは、配線金属上の
シリサイドを形成し得る金属と反応してシリサイド層を
形成することで消費されるので、配線金属中に31ノジ
ユールとして出現することがなくなる。(Function) In the above method, when heat treatment is performed to obtain ohmic contact, Si is removed from the high melting point metal silicide film.
is dissolved into the wiring metal, but this Si is consumed by reacting with the metal that can form silicide on the wiring metal and forming a silicide layer, so it appears as 31 nodules in the wiring metal. disappears.
また、上記方法によれば、高融点金属シリサイド膜を結
晶化、あるいは結晶化への促進をする必要がなく、それ
らが行われていないので、オーミックコンタクトを得る
ための熱処理により良好なオーミックコンタクトが得ら
れる。Furthermore, according to the above method, there is no need to crystallize or promote crystallization of the high melting point metal silicide film, and since these are not performed, good ohmic contact can be achieved by heat treatment to obtain ohmic contact. can get.
(実施例) 以下この発明の一実施例を第1図を参照して説明する。(Example) An embodiment of the present invention will be described below with reference to FIG.
一実施例では、まず第1図(a)に示すように、素子形
成が終了したシリコン基板21上に中間絶縁膜22を形
成し、その一部にコンタクトホール23を開ける1次に
、そのコンタクトホール23でシリコン基121面に接
するように中間絶縁膜22上の全面にスパッタ法などに
より、高融点金属シリサイド膜、例えばWSixM24
を100口儒0厚さに形成する。続いて、その上に配線
金属として例えば/u−1,0%Si合金膜25を同様
にスパッタ法で600r+s+の厚さに形成する。さら
にその上に、シリサイドを形成し得る金属としてW膜2
6をスパッタ法により300nm程度の厚さに形成する
。In one embodiment, as shown in FIG. 1(a), first, an intermediate insulating film 22 is formed on a silicon substrate 21 on which element formation has been completed, and a contact hole 23 is formed in a part of the intermediate insulating film 22. A high melting point metal silicide film, for example, WSixM24, is formed by sputtering or the like on the entire surface of the intermediate insulating film 22 so as to be in contact with the silicon base 121 surface at the hole 23.
Form to a thickness of 100 mm and 0 thickness. Subsequently, a /u-1,0% Si alloy film 25 is similarly formed thereon as a wiring metal to a thickness of 600r+s+ by sputtering. Furthermore, on top of that, a W film 2 is formed as a metal that can form silicide.
6 is formed to a thickness of about 300 nm by sputtering.
続いて、通常のりソグラフィ(ホトリソ・エツチング〕
工程によりW膜26.AZ−1,0%Si合金膜25お
よびW S i X膜24を第1図(blに示すように
バターニングすることにより、3層構造の配線を形成す
る。Next, regular lithography (photolithography and etching)
Depending on the process, the W film 26. By patterning the AZ-1.0% Si alloy film 25 and the WSiX film 24 as shown in FIG. 1 (bl), a three-layer interconnection structure is formed.
その後、基板21とオーミックコンタクトを得るための
熱処理を第1図fC)に示すように400℃程度の低温
で行う。この時、W S i +l膜24から第1図(
C1中に矢印で示すようにSiがAZ−1,0%Si合
金膜25中に溶は込むが、このStは、Al−1,0%
Si合金llI25上のW膜26と反応してシリサイド
層を形成することで消費されるので、・N−1,0%S
i合金膜25中にSiノジュールとして出現することが
なくなる。また、W S i X膜24は結晶化あるい
は結晶化への促進が行われていないので、前記熱処理に
より良好なオーミンクコンタクトを得ることができる。Thereafter, a heat treatment to obtain ohmic contact with the substrate 21 is performed at a low temperature of about 400° C., as shown in FIG. 1 fC). At this time, from the W S i +l film 24 as shown in FIG.
As shown by the arrow in C1, Si melts into the AZ-1.0% Si alloy film 25, but this St
Since it is consumed by reacting with the W film 26 on the Si alloy llI25 to form a silicide layer, ・N-1.0%S
Si nodules no longer appear in the i-alloy film 25. Furthermore, since the W S i
なお、上記一実施例では配線金属としてAf −S i
合金を用いたが、100%Mでもよい。また、シリサイ
ドを形成し得る金属としてタングステン(W)を用いた
が、モリブデン(−〇)、コバルト(Go)などを用い
ることもできる。また、このシリサイドを形成し得る金
属は、下2層の配線金属と高融点金属シリサイド膜を配
線パターンにパターニングした後、選択CVD法などに
より配線金属パターンの全体を覆うように形成すること
もできる。Note that in the above embodiment, Af-Si is used as the wiring metal.
Although an alloy was used, 100% M may also be used. Further, although tungsten (W) was used as a metal capable of forming silicide, molybdenum (-〇), cobalt (Go), etc. can also be used. Furthermore, the metal capable of forming silicide can be formed by patterning the lower two layers of wiring metal and high-melting point metal silicide film into a wiring pattern, and then forming the metal so as to cover the entire wiring metal pattern by selective CVD or the like. .
(発明の効果)
以上詳細に説明したように、この発明の製造方法によれ
ば、オーミックコンタクトを得るための熱処理時に高融
点金属シリサイド膜から配線金属中に溶は出たSiをそ
の上の膜と反応させてシリサイド層を形成することで消
費するようにしたので、配線金属中にSiノジュールが
発生することを確実に防止できる。したがって、抵抗の
小さい、かつ多層配線において層間接続不良のない信鯨
性の高い配線を得ることができる。(Effects of the Invention) As described above in detail, according to the manufacturing method of the present invention, Si dissolved from the high melting point metal silicide film into the wiring metal during heat treatment for obtaining ohmic contact is removed from the overlying film. Since the Si nodules are consumed by reacting with the metal to form a silicide layer, generation of Si nodules in the wiring metal can be reliably prevented. Therefore, it is possible to obtain wiring with low resistance and high reliability without interlayer connection defects in multilayer wiring.
また、バリアメタルとしての高融点金属シリサイド膜は
結晶化、あるいは結晶化への促進をさせる必要がなく、
行われていないので、熱処理により良好なオーミックコ
ンタクトを得ることができる。In addition, the high melting point metal silicide film used as a barrier metal does not need to be crystallized or to promote crystallization.
Since no heat treatment is performed, good ohmic contact can be obtained by heat treatment.
また、シリサイドを形成し得る金属が配線金属の上に形
成されていると、−船釣には反射率を下げることができ
るので、リソグラフィ工程による配線パターンへのパタ
ーニング時に、パターン精度を上げることができる。In addition, if a metal that can form silicide is formed on the wiring metal, it is possible to lower the reflectance and improve the pattern accuracy when patterning the wiring pattern using the lithography process. can.
さらに、シリサイドを形成し得る金属が配線金属上に形
成されていると、配線の加熱に伴うアルミ合金のヒロッ
ク発生を防止でき、より良質の配線を得ることができる
。Furthermore, if a metal capable of forming silicide is formed on the wiring metal, it is possible to prevent the occurrence of hillocks in the aluminum alloy due to heating of the wiring, and it is possible to obtain higher quality wiring.
第1図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第2図は従来の配線形成法を示す断面
図、第3図は同出願人が先に提案した技術を示す断面図
である。
21・・・シリコン基板、24・・・W S i X膜
、25・・・AZ−1,0%51合金膜、26・・・W
膜。
手続補正書
平成 47月17日FIG. 1 is a process cross-sectional view showing an embodiment of the semiconductor device manufacturing method of the present invention, FIG. 2 is a cross-sectional view showing a conventional wiring forming method, and FIG. FIG. 21... Silicon substrate, 24... W S i X film, 25... AZ-1,0%51 alloy film, 26... W
film. Procedural amendment written on 17th November 2016
Claims (1)
膜、配線金属、シリサイドを形成し得る金属を順に形成
し、その後、基板との間にオーミックコンタクトを得る
ための熱処理を行うことを特徴とする半導体装置の製造
方法。A semiconductor characterized in that a high melting point metal silicide film, a wiring metal, and a metal capable of forming silicide are sequentially formed as wiring on a semiconductor substrate, and then heat treatment is performed to obtain ohmic contact with the substrate. Method of manufacturing the device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2138319A JPH0433332A (en) | 1990-05-30 | 1990-05-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2138319A JPH0433332A (en) | 1990-05-30 | 1990-05-30 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433332A true JPH0433332A (en) | 1992-02-04 |
Family
ID=15219120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2138319A Pending JPH0433332A (en) | 1990-05-30 | 1990-05-30 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433332A (en) |
-
1990
- 1990-05-30 JP JP2138319A patent/JPH0433332A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787468B2 (en) | Method of fabricating metal lines in a semiconductor device | |
| CN1057868C (en) | Method of forming metal interconnects in semiconductor devices | |
| KR100303221B1 (en) | Semiconductor devices | |
| JP2770945B2 (en) | Tungsten coating method | |
| US7135399B2 (en) | Deposition method for wiring thin film | |
| US5882992A (en) | Method for fabricating Tungsten local interconnections in high density CMOS circuits | |
| JP3277909B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR0139599B1 (en) | Mechod of forming metal wiring in semiconducotr device | |
| KR930001896B1 (en) | Metal line structure of semiconductor apparatus and building method thereof | |
| JP3263481B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPS62154759A (en) | Semiconductor device and manufacture thereof | |
| JPH0435035A (en) | Semiconductor device | |
| JP3237917B2 (en) | Method for manufacturing semiconductor device | |
| JP2000323477A (en) | Wiring structure of semiconductor device | |
| JPS62291146A (en) | Manufacture of semiconductor device | |
| JPH02156537A (en) | Manufacture of semiconductor device | |
| JPH08213395A (en) | Method for manufacturing semiconductor device | |
| JPH05243229A (en) | Semiconductor integrated circuit device | |
| JPH0582653A (en) | Manufacture of semiconductor device | |
| JPS59189657A (en) | Manufacture of semiconductor device | |
| JPS59155148A (en) | Manufacture of semiconductor device | |
| KR100324020B1 (en) | Metal wiring formation method of semiconductor device | |
| JPH06318594A (en) | Wiring structure of semiconductor integrated circuit and its manufacture | |
| JPH07142476A (en) | Method for manufacturing semiconductor device | |
| JPH04359452A (en) | Formation method of wiring |