JPH04336437A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04336437A
JPH04336437A JP3138166A JP13816691A JPH04336437A JP H04336437 A JPH04336437 A JP H04336437A JP 3138166 A JP3138166 A JP 3138166A JP 13816691 A JP13816691 A JP 13816691A JP H04336437 A JPH04336437 A JP H04336437A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor element
semiconductor device
semiconductor
thermal stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3138166A
Other languages
English (en)
Inventor
Shunichi Abe
俊一 阿部
Katsuyuki Fukutome
勝幸 福留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3138166A priority Critical patent/JPH04336437A/ja
Publication of JPH04336437A publication Critical patent/JPH04336437A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07321—Aligning
    • H10W72/07327—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置に係り、
特に半導体素子の支持構造に関するものである。
【０００２】
【従来の技術】図４および図５は従来の半導体装置のダ
イパッド部分の斜視図および平面図であり、図６は図５
のＢ−Ｂ線の断面図である。図において、１は半導体素
子、２はダイパッド、３はダイパッドに半導体素子を固
定する接合材である。従来、半導体素子は、Ａｕ−Ｓｉ
共晶合金、Ｐｂ−Ｓｎ系はんだや樹脂接着剤などの接合
材を用い、接合時に温度を上げてダイパッドに固定して
いる。
【０００３】従来行われているＰｂ−Ｓｎ系はんだを接
合材として用いる場合、予熱されたリードフレームのダ
イパッド２上に、所定寸法にカットされたはんだを置き
、その後、ダイパッド２をはんだの融点以上まで加熱し
、はんだを溶融状態としてから半導体素子１を押えつけ
、その後、冷却することにより、はんだを凝固させ、半
導体素子１をダイパッド２上に固定していた。その後、
半導体素子１の電極取出口と内部リードの先端部とを熱
圧着方式、超音波方式等のワイヤボンディング方法で金
属細線により接続し、モールド工程、リードカット工程
、リードベンド工程、電気特性検査工程等を経て半導体
装置が完成する。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のような構造であるので、加熱され、その後室温まで
冷却された半導体素子１には、半導体素子１とダイパッ
ド２の熱膨張の差による熱応力がかかり、半導体素子１
にダメージを与える可能性があるという問題点があった
。
【０００５】この発明は上記のような問題点を解決する
ためになされたもので、組立時の熱応力によるダメージ
を皆無にすることができる半導体装置を得ることを目的
とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体素子と支持体との互いに対向する一方の主
面に凸部を設けるとともに、他方の主面に上記凸部に嵌
合する凹部を設けたものである。
【０００７】
【作用】この発明における半導体装置は、半導体素子と
支持体とが凹凸部で互いに嵌合する構造としたため、半
導体素子と支持体を加熱することがなく、半導体素子に
熱応力がかかり、ダメージを与えることがなくなる。
【０００８】
【実施例】
実施例１．図１および図２はこの発明の一実施例による
ダイパッド２上に半導体素子１が固定された状態を示す
斜視図と平面図であり、図３は図２のＡ−Ａ線の断面図
である。図において、１は半導体素子、１ａは半導体素
子１の裏面に十文字に設けられた凹部、２はダイパッド
、２ａは上記凹部１ａに嵌合する様にダイパッド２の表
面に十文字に設けられた凸部である。なおこのダイパッ
ド２はＣｕ合金が用いられ、０．１５ｍｍ程度の厚さに
形成されている。ここで半導体素子１の裏面に設けられ
ている凹部１ａとダイパッド２上に設けられている凸部
２ａを嵌合させることにより、半導体素子１をダイパッ
ド２に熱応力をかけずに固定することができる。その後
、半導体素子１の電極取出口と内部リードの先端とを熱
圧着方式、超音波方式等のワイヤボンディング法で金属
細線により結線する。この際、温度を上昇させるが、温
度を上昇させることにより、ダイパッド２表面に設けら
れた凸部２ａは熱膨張し、半導体素子１をさらにしっか
りとダイパッド２に固定することができる。次にモール
ド工程、リードカット工程、リードベンド工程、電気特
性検査工程等を経て、半導体装置が完成する。
【０００９】実施例２．また上記実施例では、ダイパッ
ド２にＣｕ合金を用いたが、Ｆｅ−Ｎｉ系合金、リン青
銅等で形成しても同様の効果を奏する。
【００１０】実施例３．また上記実施例では、ダイパッ
ド２と半導体素子１間には何も挿入しない例を示したが
、ダイパッド２と半導体素子１にこれらを互いに接合し
ない導電性のあるシートや熱伝導の優れているシートを
挿入することにより、ダイパッド２と半導体素子１間の
電気的導通や熱的抵抗を改善することができる。
【００１１】実施例４．また上記実施例では、半導体素
子１裏面に十文字に凹部１ａを設け、ダイパッド２表面
上にこの凹部１ａに嵌合する凸部２ａを十文字に設けて
いるが、半導体素子１裏面に複数の凹部１ａを設け、そ
れに嵌合する様にダイパッド２表面上に複数の凸部２ａ
を設けても同様の効果を奏する。
【００１２】
【発明の効果】以上のようにこの発明によれば、半導体
素子と支持体との互いに対向する一方の主面に凸部を設
けるとともに、他方の主面に上記凸部に嵌合する凹部を
設け、それらを嵌合させることで、半導体素子の固定を
行うようにしたので、半導体素子にかかる熱応力を低減
でき、半導体装置の信頼性の向上が図れる効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例により半導体素子がダイパ
ッド上に固定された状態を示す斜視図である。
【図２】図１の平面図である。
【図３】図２のＡ−Ａ線の断面図である。
【図４】従来の半導体装置の斜視図である。
【図５】図４の平面図である。
【図６】図４のＢ−Ｂ線の断面図である。
【符号の説明】
１　　　　　　半導体素子 １ａ　　　　凹部 ２　　　　　　ダイパッド ２ａ　　　　凸部 ３　　　　　　接合材

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　半導体素子とこの半導体素子を載置す
    る支持体とを備えたものにおいて、上記半導体素子と支
    持体との互いに対向する一方の主面に凸部を設けるとと
    もに、他方の主面に上記凸部に嵌合する凹部を設けたこ
    とを特徴とする半導体装置。
JP3138166A 1991-05-13 1991-05-13 半導体装置 Pending JPH04336437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3138166A JPH04336437A (ja) 1991-05-13 1991-05-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3138166A JPH04336437A (ja) 1991-05-13 1991-05-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH04336437A true JPH04336437A (ja) 1992-11-24

Family

ID=15215574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3138166A Pending JPH04336437A (ja) 1991-05-13 1991-05-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH04336437A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0669650A3 (de) * 1994-02-22 1997-03-19 Siemens Ag Gehäuste Halbleiteranordnung und Verfahren zu deren Herstellung.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0669650A3 (de) * 1994-02-22 1997-03-19 Siemens Ag Gehäuste Halbleiteranordnung und Verfahren zu deren Herstellung.

Similar Documents

Publication Publication Date Title
JP3572628B2 (ja) 半導体装置及びその製造方法
JP3793628B2 (ja) 樹脂封止型半導体装置
JPH05243457A (ja) 半導体素子構造および金属プレートの作製方法および電流伝達端子の作製方法
JPH10329461A (ja) 半導体装置及びその製造方法
JPS62205653A (ja) リ−ドフレ−ムおよび半導体装置の製造方法
JPH04336437A (ja) 半導体装置
JP3595385B2 (ja) ターミナルとリード線の接合部構造及びターミナルとリード線の接合方法
JP3575945B2 (ja) 半導体装置の製造方法
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP2970111B2 (ja) リードフレーム、半導体装置及びその製造方法
JP3270883B2 (ja) 半導体装置
JPH03283646A (ja) 半導体装置
JP3113560B2 (ja) リードフレームおよびこれを用いた半導体装置
JP2870366B2 (ja) リードフレームへのフィルム貼付け装置
JP2714526B2 (ja) ワイヤーボンディング方法
JPH07201928A (ja) フィルムキャリア及び半導体装置
JP3179397B2 (ja) 半導体装置及びその製造方法
JPH0810207Y2 (ja) 樹脂封止形半導体装置
JPH1056126A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2975783B2 (ja) リードフレームおよび半導体装置
JP3089384B2 (ja) 集積回路素子搭載用基板
JP3097410B2 (ja) 電子部品の熱圧着装置
JP2001351948A (ja) 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
JP2964614B2 (ja) 樹脂封止型半導体装置の製造装置
JP3632663B2 (ja) 自動車用電子回路装置及びリードフレーム組立体