JPH04336818A - 無線通信装置 - Google Patents
無線通信装置Info
- Publication number
- JPH04336818A JPH04336818A JP3138392A JP13839291A JPH04336818A JP H04336818 A JPH04336818 A JP H04336818A JP 3138392 A JP3138392 A JP 3138392A JP 13839291 A JP13839291 A JP 13839291A JP H04336818 A JPH04336818 A JP H04336818A
- Authority
- JP
- Japan
- Prior art keywords
- pll
- channel
- setting
- plls
- setting data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は無線通信装置、より詳し
くは位相同期回路（Ｐｈａｓｅ ｌｏｃｋ ｌｏｏｐ、
以下、「ＰＬＬ」という）を用いて送受信用周波数が設
定される無線通信装置に関する。
くは位相同期回路（Ｐｈａｓｅ ｌｏｃｋ ｌｏｏｐ、
以下、「ＰＬＬ」という）を用いて送受信用周波数が設
定される無線通信装置に関する。
【０００２】
【従来の技術】従来の無線通信装置は、一般に１個又は
１組のＰＬＬを用いて送受信用周波数（以下、「チャネ
ル」という）の設定が行われている。
１組のＰＬＬを用いて送受信用周波数（以下、「チャネ
ル」という）の設定が行われている。
【０００３】そして、この種の無線通信装置においては
、図５に示すように、ＰＬＬによりチャネル設定がなさ
れた後、該チャネルを使用してデータの送受信を行い、
データの送受信が終了した後、再びＰＬＬにより次に使
用するチャネルの設定が行われている。
、図５に示すように、ＰＬＬによりチャネル設定がなさ
れた後、該チャネルを使用してデータの送受信を行い、
データの送受信が終了した後、再びＰＬＬにより次に使
用するチャネルの設定が行われている。
【０００４】このように従来の無線通信装置は、１個又
は１組のＰＬＬを用いることにより多くのチャネルを効
率よく設定することができる。
は１組のＰＬＬを用いることにより多くのチャネルを効
率よく設定することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の無線通信装置においては、上述した如く、多くのチ
ャネルを１つのＰＬＬで設定することができるという長
所を有する一方、ＰＬＬの特性上一つの空チャネルを検
出するのに時間がかかるため、一つのチャネル設定が完
了するのに時間がかかり過ぎるという欠点があった。し
かも、データ送受信が終了した後、次のチャネル設定が
開始されるため、データ送受信が開始するまでにかなり
の待ち時間が生じるという欠点があった（図５中、送受
信時間をｔ１、待ち時間をｔ２で示す）。そして、該待
ち時間ｔ２のために次のような問題点があった。すなわ
ち、 （１）この待ち時間が、基地局（親機）における処理能
力アップを阻んでいる。 （２）データ通信専用の通信システムの場合、送受信時
間が音声系に比べ極端に短いため、チャネル設定時の待
ち時間は無視できない程大きい。 （３）この無駄な待ち時間が、バッテリー駆動の無線タ
ーミナルにおいては、無駄な消費電流を生み、バッテリ
ー寿命に影響を与える。 等の問題点があった。
来の無線通信装置においては、上述した如く、多くのチ
ャネルを１つのＰＬＬで設定することができるという長
所を有する一方、ＰＬＬの特性上一つの空チャネルを検
出するのに時間がかかるため、一つのチャネル設定が完
了するのに時間がかかり過ぎるという欠点があった。し
かも、データ送受信が終了した後、次のチャネル設定が
開始されるため、データ送受信が開始するまでにかなり
の待ち時間が生じるという欠点があった（図５中、送受
信時間をｔ１、待ち時間をｔ２で示す）。そして、該待
ち時間ｔ２のために次のような問題点があった。すなわ
ち、 （１）この待ち時間が、基地局（親機）における処理能
力アップを阻んでいる。 （２）データ通信専用の通信システムの場合、送受信時
間が音声系に比べ極端に短いため、チャネル設定時の待
ち時間は無視できない程大きい。 （３）この無駄な待ち時間が、バッテリー駆動の無線タ
ーミナルにおいては、無駄な消費電流を生み、バッテリ
ー寿命に影響を与える。 等の問題点があった。
【０００６】本発明はこのような問題点に鑑みなされた
ものであって、より高効率で無線通信を行うことができ
る無線通信装置を提供することを目的とする。
ものであって、より高効率で無線通信を行うことができ
る無線通信装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、ＰＬＬを用いて送受信用周波数が設定され
る無線通信装置において、ＰＬＬを複数個備え、前記複
数個のＰＬＬを個別に順次駆動して送受信用周波数を連
続して設定する設定手段を有していることを特徴として
いる。
に本発明は、ＰＬＬを用いて送受信用周波数が設定され
る無線通信装置において、ＰＬＬを複数個備え、前記複
数個のＰＬＬを個別に順次駆動して送受信用周波数を連
続して設定する設定手段を有していることを特徴として
いる。
【０００８】さらに、上記無線通信装置において、複数
個のＰＬＬに対し、個別に異なる送受信用周波数が設定
されることを特徴としている。
個のＰＬＬに対し、個別に異なる送受信用周波数が設定
されることを特徴としている。
【０００９】
【作用】上記構成によれば、複数個のＰＬＬを個別に順
次駆動して送受信用周波数を連続して設定するので、周
波数設定時の待ち時間を無視できる程度にまで短縮する
ことが可能となる。
次駆動して送受信用周波数を連続して設定するので、周
波数設定時の待ち時間を無視できる程度にまで短縮する
ことが可能となる。
【００１０】また、複数個のＰＬＬに対し、個別に異な
る送受信用周波数が設定されるので、異なる送受信用周
波数を使用して無線通信を行うことが可能となる。
る送受信用周波数が設定されるので、異なる送受信用周
波数を使用して無線通信を行うことが可能となる。
【００１１】
【実施例】以下、本発明の実施例を図面に基づき詳説す
る。
る。
【００１２】図１は本発明に係る無線通信装置の一実施
例を示すブロック構成図である。
例を示すブロック構成図である。
【００１３】同図において、１は所定のチャネル制御を
行うＣＰＵ、２ａ，２ｂ，２ｃはチャネルを設定する第
１〜第３のＰＬＬ、３は第１〜第３のＰＬＬ２ａ〜２ｃ
からの出力を選択して、相手通信装置に出力信号を発す
るセレクタである。
行うＣＰＵ、２ａ，２ｂ，２ｃはチャネルを設定する第
１〜第３のＰＬＬ、３は第１〜第３のＰＬＬ２ａ〜２ｃ
からの出力を選択して、相手通信装置に出力信号を発す
るセレクタである。
【００１４】第１〜第３のＰＬＬ２ａ〜２ｃは、いずれ
も同一の構成要素からなり、具体的には図２に示すよう
に、入力信号の位相を比較するＰＬＬ本体４と、不要な
周波数を減衰させるローパスフィルタ（Ｌａｗ ｐａｓ
ｓ ｆｉｌｔｅｒ：以下、「ＬＰＦ」という）５と、チ
ャネル設定を行うＶＣＯ（Ｖｏｌｔａｇｅ−ｃｏｎｔｒ
ｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）６とを備えている
。
も同一の構成要素からなり、具体的には図２に示すよう
に、入力信号の位相を比較するＰＬＬ本体４と、不要な
周波数を減衰させるローパスフィルタ（Ｌａｗ ｐａｓ
ｓ ｆｉｌｔｅｒ：以下、「ＬＰＦ」という）５と、チ
ャネル設定を行うＶＣＯ（Ｖｏｌｔａｇｅ−ｃｏｎｔｒ
ｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）６とを備えている
。
【００１５】しかして、第１〜第３のＰＬＬ２ａ〜２ｃ
においては、所定のクロック信号に同期してストローブ
信号と共にチャネルデータがライン７を介してＰＬＬ本
体４に入力され、このチャネルデータはＬＰＦ５により
低周波数域がカットされてＶＣＯ６に送られる。一方、
送信データはライン８を介してＶＣＯ６に入力される。 そして、ＶＣＯ６において、チャネルの設定がなされ、
該チャネルに対応して送信データが変調される。
においては、所定のクロック信号に同期してストローブ
信号と共にチャネルデータがライン７を介してＰＬＬ本
体４に入力され、このチャネルデータはＬＰＦ５により
低周波数域がカットされてＶＣＯ６に送られる。一方、
送信データはライン８を介してＶＣＯ６に入力される。 そして、ＶＣＯ６において、チャネルの設定がなされ、
該チャネルに対応して送信データが変調される。
【００１６】次いで、ＶＣＯ６からは送信データを変調
した変調データが出力される一方、該変調データはＰＬ
Ｌ本体４に入力され、ＰＬＬ本体４は、変調データが安
定するのを確認した後、ライン９を介してチャネルロッ
ク信号を出力する。これにより、第１〜第３のＰＬＬ２
ａ〜２ｃの外部では、チャネル設定が完了したと認識す
る。
した変調データが出力される一方、該変調データはＰＬ
Ｌ本体４に入力され、ＰＬＬ本体４は、変調データが安
定するのを確認した後、ライン９を介してチャネルロッ
ク信号を出力する。これにより、第１〜第３のＰＬＬ２
ａ〜２ｃの外部では、チャネル設定が完了したと認識す
る。
【００１７】このように構成された無線通信装置では、
図１において例えばＣＰＵ１が１０ｃｈ，１ｃｈ，２ｃ
ｈという順番でこれらのチャネルを使用する場合、ＣＰ
Ｕ１は第１のＰＬＬ２ａに１０ｃｈの設定データ（第１
の設定データ）を送り、次いでセレクタ３の出力が第１
のＰＬＬ２ａからの出力となるようにＰＬＬ選択信号を
セレクタ３に送り、第１のＰＬＬ２ａのチャネル設定が
完了するのを待つ。一方、第１のＰＬＬ２ａのチャネル
設定が完了するまでの時間に次に使用する１ｃｈ，２ｃ
ｈをそれぞれ第２、第３のＰＬＬ２ｂ，２ｃに設定する
。
図１において例えばＣＰＵ１が１０ｃｈ，１ｃｈ，２ｃ
ｈという順番でこれらのチャネルを使用する場合、ＣＰ
Ｕ１は第１のＰＬＬ２ａに１０ｃｈの設定データ（第１
の設定データ）を送り、次いでセレクタ３の出力が第１
のＰＬＬ２ａからの出力となるようにＰＬＬ選択信号を
セレクタ３に送り、第１のＰＬＬ２ａのチャネル設定が
完了するのを待つ。一方、第１のＰＬＬ２ａのチャネル
設定が完了するまでの時間に次に使用する１ｃｈ，２ｃ
ｈをそれぞれ第２、第３のＰＬＬ２ｂ，２ｃに設定する
。
【００１８】すなわち、第２の設定データである１ｃｈ
の設定データ、及び第３の設定データである２ｃｈの設
定データを、夫々第２のＰＬＬ２ｂ及び第３のＰＬＬ２
ｃに順次送り、第２、第３のＰＬＬ２ｂ，２ｃに１ｃｈ
，２ｃｈのチャネル説定を行う。
の設定データ、及び第３の設定データである２ｃｈの設
定データを、夫々第２のＰＬＬ２ｂ及び第３のＰＬＬ２
ｃに順次送り、第２、第３のＰＬＬ２ｂ，２ｃに１ｃｈ
，２ｃｈのチャネル説定を行う。
【００１９】このように３個のＰＬＬを個別に順次パイ
プライン処理的にチャネル設定をしておくことにより、
図３に示すように、第１のＰＬＬ２ａにより設定された
チャネル１０ｃｈの使用が終了した後（図中、送受信時
間をＴ１で示す）、第２のＰＬＬ２ｂによって設定され
たチャネル１ｃｈを待ち時間Ｔ２がほとんど無い程度で
続いて使用できる。さらに、チャネル２ｃｈについても
上述と同様、チャネル１ｃｈの使用後、待ち時間Ｔ２が
ほとんど無い程度で続いて使用できる。さらに、第１の
ＰＬＬ２ａにより設定されたチャネル１０ｃｈによる送
受信が終了した後においても、例えば第３のＰＬＬ２ｃ
により設定されたチャネル２ｃｈの送受信時間を利用し
て、再び第１のＰＬＬ２ａが、次に使用するチャネルの
設定を行うことができ、さらにより一層の効率向上を図
ることができる。
プライン処理的にチャネル設定をしておくことにより、
図３に示すように、第１のＰＬＬ２ａにより設定された
チャネル１０ｃｈの使用が終了した後（図中、送受信時
間をＴ１で示す）、第２のＰＬＬ２ｂによって設定され
たチャネル１ｃｈを待ち時間Ｔ２がほとんど無い程度で
続いて使用できる。さらに、チャネル２ｃｈについても
上述と同様、チャネル１ｃｈの使用後、待ち時間Ｔ２が
ほとんど無い程度で続いて使用できる。さらに、第１の
ＰＬＬ２ａにより設定されたチャネル１０ｃｈによる送
受信が終了した後においても、例えば第３のＰＬＬ２ｃ
により設定されたチャネル２ｃｈの送受信時間を利用し
て、再び第１のＰＬＬ２ａが、次に使用するチャネルの
設定を行うことができ、さらにより一層の効率向上を図
ることができる。
【００２０】このように、上記実施例では、複数個のＰ
ＬＬを有効に使い、ＰＬＬ設定の際に生じる、待ち時間
（送受信できない休止時間）を無視できる程度にまで押
さえられる。したがって、送受信できる回数、及びそれ
に伴う送受信データ量の大幅な増大を可能にしている。
ＬＬを有効に使い、ＰＬＬ設定の際に生じる、待ち時間
（送受信できない休止時間）を無視できる程度にまで押
さえられる。したがって、送受信できる回数、及びそれ
に伴う送受信データ量の大幅な増大を可能にしている。
【００２１】図４は他の実施例を示す無線通信装置のブ
ロック構成図であって、ＰＬＬ制御部１０を設け、該Ｐ
ＬＬ制御部１０でチャネル制御を行うことによりＣＰＵ
１１の負担軽減を図ったものである。
ロック構成図であって、ＰＬＬ制御部１０を設け、該Ｐ
ＬＬ制御部１０でチャネル制御を行うことによりＣＰＵ
１１の負担軽減を図ったものである。
【００２２】すなわち、ＣＰＵ１１からの設定データは
、ＰＬＬ選択信号に基づいて制御されるＰＬＬ制御部１
０からの出力信号により、第１〜第３のＰＬＬ２ａ〜２
ｃのいずれか１個のＰＬＬに設定データが入力され、上
述と同様のチャネル設定が行われる。
、ＰＬＬ選択信号に基づいて制御されるＰＬＬ制御部１
０からの出力信号により、第１〜第３のＰＬＬ２ａ〜２
ｃのいずれか１個のＰＬＬに設定データが入力され、上
述と同様のチャネル設定が行われる。
【００２３】このようにＣＰＵ１１の負担を軽減させる
ことにより、より効率のよい環境を実現することができ
る。
ことにより、より効率のよい環境を実現することができ
る。
【００２４】
【発明の効果】以上説明したように、本発明は位相同期
回路を用いて送受信用周波数が設定される無線通信装置
において、位相同期回路を複数個備え、前記複数個の位
相同期回路を個別に順次駆動して送受信用周波数を連続
して設定する設定手段を有しているので、送受信用周波
数切り換え時間を無私できる程度にすることができ、次
のような効果がある。 （１）実データ送受信時間の比率が高くなるので、無駄
な待ち時間がなくなり消費電力の節約と、実行スピード
の大幅な向上ができる。 （２）この無駄な待ち時間を本来の作業に回すことがで
き、特に基地局（親機）において、子機移動局（子機）
管理可能な台数が大幅に増加する。 （３）システムの能力を高める上でネックであった、Ｐ
ＬＬ設定時の待ち時間から開放されることで、システム
アップが容易に行える。
回路を用いて送受信用周波数が設定される無線通信装置
において、位相同期回路を複数個備え、前記複数個の位
相同期回路を個別に順次駆動して送受信用周波数を連続
して設定する設定手段を有しているので、送受信用周波
数切り換え時間を無私できる程度にすることができ、次
のような効果がある。 （１）実データ送受信時間の比率が高くなるので、無駄
な待ち時間がなくなり消費電力の節約と、実行スピード
の大幅な向上ができる。 （２）この無駄な待ち時間を本来の作業に回すことがで
き、特に基地局（親機）において、子機移動局（子機）
管理可能な台数が大幅に増加する。 （３）システムの能力を高める上でネックであった、Ｐ
ＬＬ設定時の待ち時間から開放されることで、システム
アップが容易に行える。
【００２５】さらに、本発明は複数個の位相同期回路に
対し、個別に異なる送受信用周波数が設定されるので、
待ち時間をほとんど有することなく順次異なる送受信用
周波数を使用して無線通信を行うことができる。
対し、個別に異なる送受信用周波数が設定されるので、
待ち時間をほとんど有することなく順次異なる送受信用
周波数を使用して無線通信を行うことができる。
【図１】本発明に係る無線通信装置の一実施例を示すブ
ロック構成図である。
ロック構成図である。
【図２】位相同期回路（ＰＬＬ）の内部構造を示すブロ
ック図である。
ック図である。
【図３】チャネル設定と送受信時間及び待ち時間との関
係を示すタイムチャートである。
係を示すタイムチャートである。
【図４】他の実施例を示すブロック構成図である。
【図５】従来例のタイムチャートである。
Claims (2)
- 【請求項１】 位相同期回路を用いて送受信用周波数
が設定される無線通信装置において、位相同期回路を複
数個備え、前記複数個の位相同期回路を個別に順次駆動
して送受信用周波数を連続して設定する設定手段を有し
ていることを特徴とする無線通信装置。 - 【請求項２】 複数個の位相同期回路に対し、個別に
異なる送受信用周波数が設定されることを特徴とする請
求項１記載の無線通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3138392A JPH04336818A (ja) | 1991-05-14 | 1991-05-14 | 無線通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3138392A JPH04336818A (ja) | 1991-05-14 | 1991-05-14 | 無線通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04336818A true JPH04336818A (ja) | 1992-11-25 |
Family
ID=15220874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3138392A Pending JPH04336818A (ja) | 1991-05-14 | 1991-05-14 | 無線通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04336818A (ja) |
-
1991
- 1991-05-14 JP JP3138392A patent/JPH04336818A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987010A (en) | System and method for providing FDD and TDD modes of operation for a wireless communications device | |
| US6490329B2 (en) | Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock | |
| JPH01126023A (ja) | 送受同時通信無線機 | |
| JPH11317661A (ja) | 単カウンタ二重係数分周装置 | |
| JPS61294936A (ja) | シンセサイザ− | |
| JP2841989B2 (ja) | 周波数合成器を待機モードにする方法およびその装置 | |
| JPH04336818A (ja) | 無線通信装置 | |
| JP3830225B2 (ja) | ＩｒＤＡ変復調ＩＣ | |
| WO2000031887A1 (en) | Mobile communication terminal | |
| JP2908429B1 (ja) | 簡易型携帯電話機の複数シンセサイザ制御システム及びその複数シンセサイザ制御方法 | |
| US7167685B2 (en) | Frequency division | |
| US6192220B1 (en) | Phase lock loop system with ultrafast lock times for half duplex time division multiple access wireless data applications | |
| JP2001285061A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2001189678A (ja) | シンセサイザー無線機 | |
| JPH0555949A (ja) | ダイレクトデイジタルシンセサイザを用いた局部発振回路 | |
| JP2008092285A (ja) | 移動通信端末及びその制御方法 | |
| JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JP4394255B2 (ja) | 無線機 | |
| JP2001127599A (ja) | 基準クロック生成回路および携帯機 | |
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS60170327A (ja) | シンセサイザ | |
| JP3153187B2 (ja) | 時分割多元接続無線通信用無線制御タイミング発生装置 | |
| JP2001119317A (ja) | 無線通信装置、無線通信装置の周波数切替え方法および記録媒体 | |
| JP3180403B2 (ja) | 送受信装置 | |
| JPS60130218A (ja) | 周波数シンセサイザ |