JPH04337813A - Ｍｏｓ技術における電源回路に特定的な電流制御装置 - Google Patents
Ｍｏｓ技術における電源回路に特定的な電流制御装置Info
- Publication number
- JPH04337813A JPH04337813A JP4030770A JP3077092A JPH04337813A JP H04337813 A JPH04337813 A JP H04337813A JP 4030770 A JP4030770 A JP 4030770A JP 3077092 A JP3077092 A JP 3077092A JP H04337813 A JPH04337813 A JP H04337813A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- circuit
- power supply
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【発明の背景】この発明は特定的にＭＯＳ技術における
電源回路のための電流制御装置に関する。
電源回路のための電流制御装置に関する。
【０００２】ＭＯＳ技術（ＭＯＳは金属酸化膜半導体の
頭文字である）における電力装置は固定されたまたは可
変的なインピーダンスで負荷を駆動するために現在使用
され、前記装置は様々な構成を有し、その最も興味深い
ものは、厳密な応用の観点から、高−側面ドライバおよ
び低−側面ドライバとして当業者には既知であり、すな
わちそれは駆動回路であり、そこでは、負荷またはイン
ピーダンスエレメントがそれぞれに電極または電源の陰
極に接続された端子を有しかつ電源の陽極に接続された
端子を有する固定または可変インピーダンスでの負荷の
駆動のための電力装置は送られた電流を制御するための
回路をしばしば必要とする。この制御回路は、装置を過
負荷から守り、負荷の寿命の持続期間を増やしかつ負荷
をスイッチオンおよび／またはオフするときに電磁放出
を制限するような様々な機能を引き受ける。
頭文字である）における電力装置は固定されたまたは可
変的なインピーダンスで負荷を駆動するために現在使用
され、前記装置は様々な構成を有し、その最も興味深い
ものは、厳密な応用の観点から、高−側面ドライバおよ
び低−側面ドライバとして当業者には既知であり、すな
わちそれは駆動回路であり、そこでは、負荷またはイン
ピーダンスエレメントがそれぞれに電極または電源の陰
極に接続された端子を有しかつ電源の陽極に接続された
端子を有する固定または可変インピーダンスでの負荷の
駆動のための電力装置は送られた電流を制御するための
回路をしばしば必要とする。この制御回路は、装置を過
負荷から守り、負荷の寿命の持続期間を増やしかつ負荷
をスイッチオンおよび／またはオフするときに電磁放出
を制限するような様々な機能を引き受ける。
【０００３】電力回路は通常Ｎ−チャネルまたはＰ−チ
ャネルＭＯＳＦＥＴトランジスタによって構成された最
終の電力段を含む。Ｎ−チャネルＭＯＳＦＥＴトランジ
スタでの高−側面ドライバの場合において、ソース端子
は電源回路の出力を構成し、負荷の端子がそれに接続さ
れる。
ャネルＭＯＳＦＥＴトランジスタによって構成された最
終の電力段を含む。Ｎ−チャネルＭＯＳＦＥＴトランジ
スタでの高−側面ドライバの場合において、ソース端子
は電源回路の出力を構成し、負荷の端子がそれに接続さ
れる。
【０００４】モノリシック集積回路において外部構成要
素の助けなしに電流制御を与えることは解決するのに困
難な問題を必然的に伴い、すなわちそれは周波数安定度
の問題である。ＭＯＳＦＥＴトランジスタのゲート−ソ
ース電圧に作用する電流制御ループにおいて周波数補償
を与えるために２つの異なる可能性がある。第１の可能
性は内部コンデンサから補償された古典的な演算増幅器
を使用して低いインピーダンスで前記電圧を駆動させる
ことである。他方は補償のためにＭＯＳＦＥＴトランジ
スタそれ自身に固有のゲート−ソースコンデンサを使用
して高−インピーダンス駆動を伴う。
素の助けなしに電流制御を与えることは解決するのに困
難な問題を必然的に伴い、すなわちそれは周波数安定度
の問題である。ＭＯＳＦＥＴトランジスタのゲート−ソ
ース電圧に作用する電流制御ループにおいて周波数補償
を与えるために２つの異なる可能性がある。第１の可能
性は内部コンデンサから補償された古典的な演算増幅器
を使用して低いインピーダンスで前記電圧を駆動させる
ことである。他方は補償のためにＭＯＳＦＥＴトランジ
スタそれ自身に固有のゲート−ソースコンデンサを使用
して高−インピーダンス駆動を伴う。
【０００５】第１の解決法は実質的な問題、すなわち優
性極を発生するような十分に高い値の集積コンデンサを
備えるという問題を有する。この場合において、負荷と
してのＭＯＳＦＥＴトランジスタのゲート−ソースコン
デンサの使用はこの目的を非常に困難にし、ゲート−ソ
ースコンデンサの値が集積コンデンサに関して一般的に
非常に高いので、それはせいぜい２、３０ピコファラッ
ドに達することができるが、ゲート−ソースコンデンサ
はＭＯＳＦＥＴトランジスタによって占有された領域に
比例し、それは単に補償コンデンサを提供するために節
約して犠牲にされ得ない。
性極を発生するような十分に高い値の集積コンデンサを
備えるという問題を有する。この場合において、負荷と
してのＭＯＳＦＥＴトランジスタのゲート−ソースコン
デンサの使用はこの目的を非常に困難にし、ゲート−ソ
ースコンデンサの値が集積コンデンサに関して一般的に
非常に高いので、それはせいぜい２、３０ピコファラッ
ドに達することができるが、ゲート−ソースコンデンサ
はＭＯＳＦＥＴトランジスタによって占有された領域に
比例し、それは単に補償コンデンサを提供するために節
約して犠牲にされ得ない。
【０００６】第１の解決法を備えた補償は非常に小さな
ＭＯＳＦＥＴトランジスタの場合においてのみ適用され
、すなわちそれは２、３ミリアンペアの電流のための駆
動回路の場合においてである。
ＭＯＳＦＥＴトランジスタの場合においてのみ適用され
、すなわちそれは２、３ミリアンペアの電流のための駆
動回路の場合においてである。
【０００７】第２の解決法もまた非常に効果的であると
は言えないということがこれまでさらに観察されてきた
。物理的に非常に大きなＭＯＳＦＥＴトランジスタを備
える回路のみが、数ナノファラッドのゲート−ソースコ
ンデンサの値を有して、実際的な応用において安定した
ものであると実際に考えられてきたが、必要な周波数安
定度は中間の大きさのＭＯＳＦＥＴトランジスタを有す
る集積回路に対しては達成されていない。したがって、
現実の技術的な問題は中間のコンデンサ値からなり、そ
れは今までのところ第１の説明された解決法または第２
のそれに包含されてはいない。
は言えないということがこれまでさらに観察されてきた
。物理的に非常に大きなＭＯＳＦＥＴトランジスタを備
える回路のみが、数ナノファラッドのゲート−ソースコ
ンデンサの値を有して、実際的な応用において安定した
ものであると実際に考えられてきたが、必要な周波数安
定度は中間の大きさのＭＯＳＦＥＴトランジスタを有す
る集積回路に対しては達成されていない。したがって、
現実の技術的な問題は中間のコンデンサ値からなり、そ
れは今までのところ第１の説明された解決法または第２
のそれに包含されてはいない。
【０００８】
【発明の概要】この発明の目的は電流制御を、したがっ
て周波数制御を電流値の広い範囲にわたって制御するこ
とを許容する特定的にＭＯＳ技術における電源回路のた
めの電流制御装置を提供することによって既知の型の補
償回路における上で説明された問題を除去しまたは実質
的に減少させることである。
て周波数制御を電流値の広い範囲にわたって制御するこ
とを許容する特定的にＭＯＳ技術における電源回路のた
めの電流制御装置を提供することによって既知の型の補
償回路における上で説明された問題を除去しまたは実質
的に減少させることである。
【０００９】上記の目的の範囲内で、この発明の目的は
現在認められている周波数の不安定性の問題を除去する
電流制御装置を提供することである。
現在認められている周波数の不安定性の問題を除去する
電流制御装置を提供することである。
【００１０】この発明の忘れてはならない目的は製造が
相対的に簡単な電流制御装置を競争コストで提供するこ
とである。
相対的に簡単な電流制御装置を競争コストで提供するこ
とである。
【００１１】以下に明らかになるであろうこの目的、説
明された目的およびその他のものは前掲の特許請求の範
囲に説明されたように、この発明に従って特定的にＭＯ
Ｓ技術における電源回路のための電流制御装置によって
達成される。
明された目的およびその他のものは前掲の特許請求の範
囲に説明されたように、この発明に従って特定的にＭＯ
Ｓ技術における電源回路のための電流制御装置によって
達成される。
【００１２】この発明のさらなる特徴および利点はこの
発明に従う特にＭＯＳ技術における電源回路のための電
流制御装置の、好ましいが排他的ではない実施例の説明
から明らかになるであろうし、かつそれは添付の図面に
おける非制限的な例によって示される。
発明に従う特にＭＯＳ技術における電源回路のための電
流制御装置の、好ましいが排他的ではない実施例の説明
から明らかになるであろうし、かつそれは添付の図面に
おける非制限的な例によって示される。
【００１３】
【好ましい実施例の説明】説明された電力ドライバの型
は図１ａないし図４１ｂにおいて示され、すなわちそれ
ぞれが高−側面ドライバおよび低−側面ドライバである
。第１の場合（高−側面ドライバ）において、負荷は一
方の端子が電源の陰極に接続されるが、他の場合（低−
側面ドライバ）においては、負荷端子は電源の陽極に接
続される。
は図１ａないし図４１ｂにおいて示され、すなわちそれ
ぞれが高−側面ドライバおよび低−側面ドライバである
。第１の場合（高−側面ドライバ）において、負荷は一
方の端子が電源の陰極に接続されるが、他の場合（低−
側面ドライバ）においては、負荷端子は電源の陽極に接
続される。
【００１４】この発明に影響を与える可能な組合せはＮ
−チャネルＭＯＳＦＥＴトランジスタ（ここでＭＯＳＦ
ＥＴは金属酸化膜半導体電界効果トランジスタの頭文字
である）を有する高−側面ドライバおよびＰ−チャネル
ＭＯＳＦＥＴトランジスタを有する低−側面ドライバの
組合せである。
−チャネルＭＯＳＦＥＴトランジスタ（ここでＭＯＳＦ
ＥＴは金属酸化膜半導体電界効果トランジスタの頭文字
である）を有する高−側面ドライバおよびＰ−チャネル
ＭＯＳＦＥＴトランジスタを有する低−側面ドライバの
組合せである。
【００１５】技術的な理由のために、モノリシック集積
回路によって設けられた駆動装置は当該技術においてエ
ンハンスメント（ｅｎｈａｎｃｅｍｅｎｔ）Ｎ−チャネ
ルＭＯＳＦＥＴとして一般的に知られる強化されたＮ−
チャネルを有するＭＯＳＦＥＴトランジスタを使用する
。したがって、既知の技術およびこの発明の説明を簡単
にするために、Ｎ−チャネルＭＯＳＦＥＴトランジスタ
を有する高−側面ドライバは以下に常に説明されるが、
この発明の実施例のみがＰ−チャネルＭＯＳＦＥＴトラ
ンジスタを有する低−側面ドライバに対して説明される
であろう。
回路によって設けられた駆動装置は当該技術においてエ
ンハンスメント（ｅｎｈａｎｃｅｍｅｎｔ）Ｎ−チャネ
ルＭＯＳＦＥＴとして一般的に知られる強化されたＮ−
チャネルを有するＭＯＳＦＥＴトランジスタを使用する
。したがって、既知の技術およびこの発明の説明を簡単
にするために、Ｎ−チャネルＭＯＳＦＥＴトランジスタ
を有する高−側面ドライバは以下に常に説明されるが、
この発明の実施例のみがＰ−チャネルＭＯＳＦＥＴトラ
ンジスタを有する低−側面ドライバに対して説明される
であろう。
【００１６】図２を参照すると、負荷１は一方の端子が
電源の陰極２に接続され、説明を簡単にするために、そ
れは以下に接地として考えられる。ドライバ、というよ
りはむしろＭＯＳＦＥＴトランジスタ４は負荷１の他方
の端子を電源の陽極３に接続し低電圧降下を確実にし、
それはドレイン−ソース電圧ＶＤＳ，４と等しく、負荷
に放散された電力Ｐ３ を最大限にし、したがってＭＯ
ＳＦＥＴトランジスタ４上に放散された電力Ｐ４ を最
小限にするためにＭＯＳＦＥＴトランジスタ４上でなさ
れる。
電源の陰極２に接続され、説明を簡単にするために、そ
れは以下に接地として考えられる。ドライバ、というよ
りはむしろＭＯＳＦＥＴトランジスタ４は負荷１の他方
の端子を電源の陽極３に接続し低電圧降下を確実にし、
それはドレイン−ソース電圧ＶＤＳ，４と等しく、負荷
に放散された電力Ｐ３ を最大限にし、したがってＭＯ
ＳＦＥＴトランジスタ４上に放散された電力Ｐ４ を最
小限にするためにＭＯＳＦＥＴトランジスタ４上でなさ
れる。
【００１７】ＭＯＳＦＥＴトランジスタ４を介する低電
圧降下を確実にするために、前記トランジスタは線形の
範囲において動作しなければならない。したがってゲー
ト−ソース電圧ＶＧＳ，４は以下の不等式に従わなけれ
ばならず、それは、 ＶＧＳ，４−ＶＤＳ，４＞ＶＴＨ であり、ここでＶ
ＴＨはＭＯＳＦＥＴトランジスタ４の活性化しきい値電
圧である。 典型的にＶＧＳ，４はほぼ１０ボルトの範囲内になけれ
ばならない。したがってもしＶＧＳ，４＝１０ボルトな
らば、 ＶＧＯ＝ＶＧＳ，４＋Ｖ１ でありかつ、 Ｖ１ ＝Ｖ３ −ＶＤＳ，４であり、ここから、ドレイ
ン−ソース電圧ＶＤＳ，４を無視することによって、Ｖ
ＧＯ＝Ｖ３ ＋１０ ボルト （Ｒ１）を
得、ＶＧＯは接地に関してＭＯＳＦＥＴトランジスタ４
のゲート端子の電位を示し、Ｖ１ は負荷１を介する電
圧を示しかつＶ３ は電源３によって与えられた電源電
圧を示す。
圧降下を確実にするために、前記トランジスタは線形の
範囲において動作しなければならない。したがってゲー
ト−ソース電圧ＶＧＳ，４は以下の不等式に従わなけれ
ばならず、それは、 ＶＧＳ，４−ＶＤＳ，４＞ＶＴＨ であり、ここでＶ
ＴＨはＭＯＳＦＥＴトランジスタ４の活性化しきい値電
圧である。 典型的にＶＧＳ，４はほぼ１０ボルトの範囲内になけれ
ばならない。したがってもしＶＧＳ，４＝１０ボルトな
らば、 ＶＧＯ＝ＶＧＳ，４＋Ｖ１ でありかつ、 Ｖ１ ＝Ｖ３ −ＶＤＳ，４であり、ここから、ドレイ
ン−ソース電圧ＶＤＳ，４を無視することによって、Ｖ
ＧＯ＝Ｖ３ ＋１０ ボルト （Ｒ１）を
得、ＶＧＯは接地に関してＭＯＳＦＥＴトランジスタ４
のゲート端子の電位を示し、Ｖ１ は負荷１を介する電
圧を示しかつＶ３ は電源３によって与えられた電源電
圧を示す。
【００１８】関係Ｒ１の直接の結果として、ＭＯＳＦＥ
Ｔトランジスタ４のゲート端子に与えられた電圧は電源
電圧Ｖ３ を少なくとも１０ボルト超過しなければなら
ない。電源電圧よりも高いこの電圧を得るために、図３
に概略的に示されるポンプ回路５を取り入れる必要があ
る。
Ｔトランジスタ４のゲート端子に与えられた電圧は電源
電圧Ｖ３ を少なくとも１０ボルト超過しなければなら
ない。電源電圧よりも高いこの電圧を得るために、図３
に概略的に示されるポンプ回路５を取り入れる必要があ
る。
【００１９】ポンプ回路５は電源電圧Ｖ３ によって電
力を与えられかつ電圧ＶＯＳＣ ，６を必要とし、それ
は図３において参照数字６によって示される方形波発振
器から届く。ポンプ回路５からの出力における電圧Ｖ５
はこうして、予想される降下を無視して、以下のもの
と等しくなり、それは、 Ｖ５ ＝Ｖ３ ＋ｎ＊ＶＯＳＣ ，６であり、ここでｎ
は自然数である。もし方形波ＶＯＳＣ ，６の振幅がＶ
３ と等しければ、ポンプ回路５からの出力における電
圧Ｖ５ は電源電圧Ｖ３ の倍数となる。電流Ｉ１ を
制御するために、それを測定しかつＭＯＳＦＥＴトラン
ジスタ４のゲート−ソース電圧ＶＧＳ，４に作用させる
ことが必要である。電流制御が活性化されるとき、ＭＯ
ＳＦＥＴトランジスタ４は飽和領域において動作し、こ
こで前記トランジスタのＮ−チャネルに流れる電流ＩＤ
は以下のものと等しくなり、それは、 ＩＤ ＝ｇｍ ＊ＶＧＳ，４ （Ｒ２）であ
り、ここでｇｍ は飽和ＭＯＳＦＥＴトランジスタ４の
トランスコンダクタンスである。ＭＯＳＦＥＴトランジ
スタ４の飽和動作状態は以下の不等式によって与えられ
、それは、ＶＧＳ，４−ＶＤＳ，４＜ＶＴＨ
（Ｒ３）である。
力を与えられかつ電圧ＶＯＳＣ ，６を必要とし、それ
は図３において参照数字６によって示される方形波発振
器から届く。ポンプ回路５からの出力における電圧Ｖ５
はこうして、予想される降下を無視して、以下のもの
と等しくなり、それは、 Ｖ５ ＝Ｖ３ ＋ｎ＊ＶＯＳＣ ，６であり、ここでｎ
は自然数である。もし方形波ＶＯＳＣ ，６の振幅がＶ
３ と等しければ、ポンプ回路５からの出力における電
圧Ｖ５ は電源電圧Ｖ３ の倍数となる。電流Ｉ１ を
制御するために、それを測定しかつＭＯＳＦＥＴトラン
ジスタ４のゲート−ソース電圧ＶＧＳ，４に作用させる
ことが必要である。電流制御が活性化されるとき、ＭＯ
ＳＦＥＴトランジスタ４は飽和領域において動作し、こ
こで前記トランジスタのＮ−チャネルに流れる電流ＩＤ
は以下のものと等しくなり、それは、 ＩＤ ＝ｇｍ ＊ＶＧＳ，４ （Ｒ２）であ
り、ここでｇｍ は飽和ＭＯＳＦＥＴトランジスタ４の
トランスコンダクタンスである。ＭＯＳＦＥＴトランジ
スタ４の飽和動作状態は以下の不等式によって与えられ
、それは、ＶＧＳ，４−ＶＤＳ，４＜ＶＴＨ
（Ｒ３）である。
【００２０】この飽和状態において、ＭＯＳＦＥＴトラ
ンジスタ４は電圧−制御電流源のように動作する。
ンジスタ４は電圧−制御電流源のように動作する。
【００２１】図４は周波数補償のためのＭＯＳＦＥＴト
ランジスタ４のゲート−ソースコンデンサＣＧＳ，４を
使用する従来の電流制御装置の図である。
ランジスタ４のゲート−ソースコンデンサＣＧＳ，４を
使用する従来の電流制御装置の図である。
【００２２】電流Ｉ１ は抵抗器７を介して電圧降下Ｖ
７ を測定することによって検出され、その抵抗器はＭ
ＯＳＦＥＴトランジスタ４のドレイン端子にかつロード
１に直列に配置される。電圧Ｖ７ は制御回路８におい
て電圧源９によって発生される基準電圧Ｖ９ と比較さ
れる。
７ を測定することによって検出され、その抵抗器はＭ
ＯＳＦＥＴトランジスタ４のドレイン端子にかつロード
１に直列に配置される。電圧Ｖ７ は制御回路８におい
て電圧源９によって発生される基準電圧Ｖ９ と比較さ
れる。
【００２３】もし電圧Ｖ７ が基準電圧Ｖ９ よりも低
ければ、電流制御は不活性化しかつＭＯＳＦＥＴトラン
ジスタ４はその線形領域において動作する。
ければ、電流制御は不活性化しかつＭＯＳＦＥＴトラン
ジスタ４はその線形領域において動作する。
【００２４】もしその代わりに、電圧Ｖ７ が基準電圧
Ｖ９ を超えようとすると、すなわちもし電流Ｉ１ が
最大設定値に向かうと、電流制御はエラー電圧Ｖ７ な
いしＶ９ に比例する電流でＭＯＳＦＥＴトランジスタ
４のコンデンサＣＧＳ，４を放電させることによって電
圧ＶＧＳ，４に介在しかつそれを調整する。ＭＯＳＦＥ
Ｔトランジスタ４は上の関係Ｒ２およびＲ３で示される
ように飽和領域に入り、かつ電流Ｉ１ はこうしてＶ９
に比例する値に設定される。
Ｖ９ を超えようとすると、すなわちもし電流Ｉ１ が
最大設定値に向かうと、電流制御はエラー電圧Ｖ７ な
いしＶ９ に比例する電流でＭＯＳＦＥＴトランジスタ
４のコンデンサＣＧＳ，４を放電させることによって電
圧ＶＧＳ，４に介在しかつそれを調整する。ＭＯＳＦＥ
Ｔトランジスタ４は上の関係Ｒ２およびＲ３で示される
ように飽和領域に入り、かつ電流Ｉ１ はこうしてＶ９
に比例する値に設定される。
【００２５】ポンプ回路５が一時的に不活性状態になる
、すなわちＶＯＳＣ，６＝０であると仮定しよう。図５
は図４の開ループ調整回路の小さな信号の電気的分析の
ための単純化されたモデルを示す。ＭＯＳＦＥＴトラン
ジスタ４はこの特定の状況において、キャパシタンスＣ
ＧＳ，４を有する入力コンデンサ１１を有する電圧制御
電流源１０を使用してモデル化され、かつ電流１１ は
関係Ｒ２によって与えられる。調整回路は差動段８によ
って接近させられ、それは伝達関数ＧＯ （ｓ）および
その値がＲ１２である出力インピーダンス１２を有する
。
、すなわちＶＯＳＣ，６＝０であると仮定しよう。図５
は図４の開ループ調整回路の小さな信号の電気的分析の
ための単純化されたモデルを示す。ＭＯＳＦＥＴトラン
ジスタ４はこの特定の状況において、キャパシタンスＣ
ＧＳ，４を有する入力コンデンサ１１を有する電圧制御
電流源１０を使用してモデル化され、かつ電流１１ は
関係Ｒ２によって与えられる。調整回路は差動段８によ
って接近させられ、それは伝達関数ＧＯ （ｓ）および
その値がＲ１２である出力インピーダンス１２を有する
。
【００２６】差動段に入力する電流Ｉ０ は以下のもの
に等しく、それは、 ＩＯ ＝ＧＯ （ｓ）＊Ｖ９ であり、かつもしｇＯ
が差動段８の直流トランスコンダクタンスを示すなら、
前記トランスコンダクタンスは以下の式によって与えら
れ、それは、 ｇＯ ＝ＧＯ （ｓ＝０）である。
に等しく、それは、 ＩＯ ＝ＧＯ （ｓ）＊Ｖ９ であり、かつもしｇＯ
が差動段８の直流トランスコンダクタンスを示すなら、
前記トランスコンダクタンスは以下の式によって与えら
れ、それは、 ｇＯ ＝ＧＯ （ｓ＝０）である。
【００２７】電圧ＶＧＯはそれから開ループ制御回路の
周知の理論から得られた以下の関係によって与えられ、
それは、 ＶＧＯ＝ＩＯ ＊（Ｒ１２＊（１＋ｓ＊Ｒ１ ＊ＣＧＳ
，４））／（１＋Ｓ＊ＣＧＳ，４＊（Ｒ１２＋Ｒ１ ）
）であり、かつＲ１２＞＞Ｒ１ であるので、先行の関
係における分母の中のＲ１ は無視することができる。 さらに、分子の数学ゼロ、すなわち（１＋ｓ＊Ｒ１ ＊
ＣＧＳ，４）は非常に高い周波数であり、以下の関係は
先行のものから得られ、すなわち、 ＶＧＯ＝ＩＯ ＊Ｒ１２／（１＋Ｓ＊ＣＧＳ，４＊Ｒ１
２） （Ｒ４）である。
周知の理論から得られた以下の関係によって与えられ、
それは、 ＶＧＯ＝ＩＯ ＊（Ｒ１２＊（１＋ｓ＊Ｒ１ ＊ＣＧＳ
，４））／（１＋Ｓ＊ＣＧＳ，４＊（Ｒ１２＋Ｒ１ ）
）であり、かつＲ１２＞＞Ｒ１ であるので、先行の関
係における分母の中のＲ１ は無視することができる。 さらに、分子の数学ゼロ、すなわち（１＋ｓ＊Ｒ１ ＊
ＣＧＳ，４）は非常に高い周波数であり、以下の関係は
先行のものから得られ、すなわち、 ＶＧＯ＝ＩＯ ＊Ｒ１２／（１＋Ｓ＊ＣＧＳ，４＊Ｒ１
２） （Ｒ４）である。
【００２８】関係Ｒ２は以下の式を導き、それは、Ｉ１
＝ｇｍ ＊ＶＧＳ，４＝ｇｍ ＊（ＶＧＯ−Ｉ１ ＊
Ｒ１ ）すなわち、 Ｉ１ ＝ｇｍ ／（１＋ｇｍ ＊Ｒ１ ） （Ｒ５）
である。
＝ｇｍ ＊ＶＧＳ，４＝ｇｍ ＊（ＶＧＯ−Ｉ１ ＊
Ｒ１ ）すなわち、 Ｉ１ ＝ｇｍ ／（１＋ｇｍ ＊Ｒ１ ） （Ｒ５）
である。
【００２９】抵抗器７を介する電圧降下は以下のものに
よってさらに与えられ、すなわち、 Ｖ７ ＝Ｉ１ ＊Ｒ７ （Ｒ６）である。
よってさらに与えられ、すなわち、 Ｖ７ ＝Ｉ１ ＊Ｒ７ （Ｒ６）である。
【００３０】関係Ｒ４、Ｒ５およびＲ６を組合せること
によって、以下の式が得られ、それは、Ｖ７ ＝Ｖ９
＊ＧＯ （ｓ）＊ｇｍ ＊Ｒ７ ＊Ｒ１２／（（１＋ｇ
ｍ ＊Ｒ１ ）（１＋Ｓ＊ＣＧＳ，４＊Ｒ１２））
（Ｒ７）である。
によって、以下の式が得られ、それは、Ｖ７ ＝Ｖ９
＊ＧＯ （ｓ）＊ｇｍ ＊Ｒ７ ＊Ｒ１２／（（１＋ｇ
ｍ ＊Ｒ１ ）（１＋Ｓ＊ＣＧＳ，４＊Ｒ１２））
（Ｒ７）である。
【００３１】関係Ｒ７において、Ａ（ｓ）で示されるＶ
９ の乗数は、図５の回路の開ループ伝達関数であり、
かつしたがって図４の回路の開ループ伝達関数である。 伝達関数はしたがって、 Ａ（ｓ）＝ＧＯ （ｓ）＊ｇｍ ＊Ｒ７ ＊Ｒ１２／（
（１＋ｇｍ ＊Ｒ１ ）（１＋Ｓ＊ＣＧＳ，４＊Ｒ１２
））である。
９ の乗数は、図５の回路の開ループ伝達関数であり、
かつしたがって図４の回路の開ループ伝達関数である。 伝達関数はしたがって、 Ａ（ｓ）＝ＧＯ （ｓ）＊ｇｍ ＊Ｒ７ ＊Ｒ１２／（
（１＋ｇｍ ＊Ｒ１ ）（１＋Ｓ＊ＣＧＳ，４＊Ｒ１２
））である。
【００３２】開ループ回路の直流利得は以下の式によっ
て与えられ、すなわち、 Ａ（ｓ＝０）＝ｇｏ ＊ｇｍ ＊Ｒ７ ＊Ｒ１２／
（１＋ｇｍ ＊Ｒ１ ） （Ｒ８）であり、
かつこの最後の値は閉ループ制御の精度を決定する。正
確な電流制御手段はゼロに向かう非常に小さなエラー電
圧Ｖ７ ないしＶ９ を得る。この事実はＡ（ｓ＝０）
の高い値で達成される。関係Ｒ８において、値ｇｍ 、
Ｒ７ 、Ｒ１２およびＲ１ は既知であり、したがって
伝達関数におけるＡ（ｓ＝０）の高い値を得るために、
ｇｏ に作用することが必要であり、すなわち差動段８
の直流トランスコンダクタンスが高くなければならない
。
て与えられ、すなわち、 Ａ（ｓ＝０）＝ｇｏ ＊ｇｍ ＊Ｒ７ ＊Ｒ１２／
（１＋ｇｍ ＊Ｒ１ ） （Ｒ８）であり、
かつこの最後の値は閉ループ制御の精度を決定する。正
確な電流制御手段はゼロに向かう非常に小さなエラー電
圧Ｖ７ ないしＶ９ を得る。この事実はＡ（ｓ＝０）
の高い値で達成される。関係Ｒ８において、値ｇｍ 、
Ｒ７ 、Ｒ１２およびＲ１ は既知であり、したがって
伝達関数におけるＡ（ｓ＝０）の高い値を得るために、
ｇｏ に作用することが必要であり、すなわち差動段８
の直流トランスコンダクタンスが高くなければならない
。
【００３３】周波数安定度は帯域幅ｗｂ に依存し、そ
れは、以下の式に等しく、すなわち、 ｗｂ ＝ｇｏ ＊ｇｍ ＊Ｒ７ ／（ＣＧＳ，４＊
（１＋ｇｍ ＊Ｒ１ ）） （Ｒ９）であり
、すなわち、回路の通過域ｗｂ はＭＯＳＦＥＴトラン
ジスタ４のキャパシタンスＣＧＳ，４に依存し、かつま
た差動段８の直流トランスコンダクタンスｇｏ に依存
する。
れは、以下の式に等しく、すなわち、 ｗｂ ＝ｇｏ ＊ｇｍ ＊Ｒ７ ／（ＣＧＳ，４＊
（１＋ｇｍ ＊Ｒ１ ）） （Ｒ９）であり
、すなわち、回路の通過域ｗｂ はＭＯＳＦＥＴトラン
ジスタ４のキャパシタンスＣＧＳ，４に依存し、かつま
た差動段８の直流トランスコンダクタンスｇｏ に依存
する。
【００３４】したがって、周波数安定度を改良するため
に、帯域すなわちｗｂ を減少させることが必要であり
かつこのことはキャパシタンスＣＧＳ，４の増加を伴う
。
に、帯域すなわちｗｂ を減少させることが必要であり
かつこのことはキャパシタンスＣＧＳ，４の増加を伴う
。
【００３５】しかしながら、関係Ｒ９から明らかである
ように、通過域ｗｂがトランスコンダクタンスｇｏ に
比例するので、高い直流トランスコンダクタンスｇｏ
は閉ループ回路を不安定なものへと導く。
ように、通過域ｗｂがトランスコンダクタンスｇｏ に
比例するので、高い直流トランスコンダクタンスｇｏ
は閉ループ回路を不安定なものへと導く。
【００３６】関係Ｒ８およびＲ９に対して上でなされた
説明の結論によって、電流制御および周波数安定度にお
ける精度を得るために対照的な要求を有する状況に直面
する。
説明の結論によって、電流制御および周波数安定度にお
ける精度を得るために対照的な要求を有する状況に直面
する。
【００３７】いずれの場合においても、通過域ｗｂ が
抵抗器Ｒ１によって構成された負荷１が減少するにつれ
て増加することが注目されるべきである。したがって、
帯域は負荷１が短絡されるときに最大値となり、不安定
性の問題をさらに悪化させる。
抵抗器Ｒ１によって構成された負荷１が減少するにつれ
て増加することが注目されるべきである。したがって、
帯域は負荷１が短絡されるときに最大値となり、不安定
性の問題をさらに悪化させる。
【００３８】ポンプ回路５はその概念図が図６に与えら
れ、ＭＯＳＦＥＴトランジスタ４のコンデンサＣＧＳ，
４を調整回路から独立する電流で充電する。この電流は
以下にＩ５ で示され、非線形係数を構成しかつ周波数
安定度のさらなる損害に対する正確な電流制御のための
Ａ（ｓ＝０）の値におけるさらなる増加を必要とする。
れ、ＭＯＳＦＥＴトランジスタ４のコンデンサＣＧＳ，
４を調整回路から独立する電流で充電する。この電流は
以下にＩ５ で示され、非線形係数を構成しかつ周波数
安定度のさらなる損害に対する正確な電流制御のための
Ａ（ｓ＝０）の値におけるさらなる増加を必要とする。
【００３９】図６に示されるポンプ回路は第１のダイオ
ード１３を含み、その陽極はポンプ回路５の入力端子を
構成する。第１のダイオード１３の陰極は第２のダイオ
ード１４の陽極にかつコンデンサ１５の端子に接続され
る。コンデンサ１５の他方の端子は電圧源／方形波発振
器６の出力端子に接続される。
ード１３を含み、その陽極はポンプ回路５の入力端子を
構成する。第１のダイオード１３の陰極は第２のダイオ
ード１４の陽極にかつコンデンサ１５の端子に接続され
る。コンデンサ１５の他方の端子は電圧源／方形波発振
器６の出力端子に接続される。
【００４０】出力端子の陰極はＭＯＳＦＥＴトランジス
タ４のゲート端子に接続されそれはキャパシタンスＣＧ
Ｓ，４を有するコンデンサによって図６において示され
る。ポンプ回路５からの出力における電圧はこうして、
以下のものと等しくなり、すなわち、ＶＧＯ＝ＶＩＮ＋
ＶＯＳＣ ，６であり、それはダイオード１３および１
４を介する電圧降下を無視しかつＶＩＮで第１のダイオ
ード１３の陽極への入力における電圧を示す。
タ４のゲート端子に接続されそれはキャパシタンスＣＧ
Ｓ，４を有するコンデンサによって図６において示され
る。ポンプ回路５からの出力における電圧はこうして、
以下のものと等しくなり、すなわち、ＶＧＯ＝ＶＩＮ＋
ＶＯＳＣ ，６であり、それはダイオード１３および１
４を介する電圧降下を無視しかつＶＩＮで第１のダイオ
ード１３の陽極への入力における電圧を示す。
【００４１】幾つかの応用において、必要とされる精度
に必要な開ループ利得Ａ（ｓ＝０）を減少させるために
、電流制御が活性化されるときにポンプ回路５の電源を
スイッチオフする試みがなされてきた。この試みは、モ
ノリシック集積回路の範囲内で行なわれたが実際には失
敗した。
に必要な開ループ利得Ａ（ｓ＝０）を減少させるために
、電流制御が活性化されるときにポンプ回路５の電源を
スイッチオフする試みがなされてきた。この試みは、モ
ノリシック集積回路の範囲内で行なわれたが実際には失
敗した。
【００４２】実際に、図７を参照して、もし入力電流が
除去されると、電源ＶＩＮが浮動することを可能にし、
明白にポンプ回路５はスイッチオフしなければならない
。 実際に、値ＶＯＳＣ ，６を有する発振器６によって発
生された方形波は、図７に示されるノードＡが発振の半
分の期間の間接地の値よりも下に降下することを引き起
こし、それによって寄生ダイオード１６の導通を引き起
こし、それはいずれのモノリシックに集積された構成要
素もが基板と相関のそれぞれの寄生ダイオードを有する
からである。コンデンサＣＧＳ，４を充電するのに必要
な電流は接地によって与えられ、かつポンプ回路はこう
して動作し続ける。
除去されると、電源ＶＩＮが浮動することを可能にし、
明白にポンプ回路５はスイッチオフしなければならない
。 実際に、値ＶＯＳＣ ，６を有する発振器６によって発
生された方形波は、図７に示されるノードＡが発振の半
分の期間の間接地の値よりも下に降下することを引き起
こし、それによって寄生ダイオード１６の導通を引き起
こし、それはいずれのモノリシックに集積された構成要
素もが基板と相関のそれぞれの寄生ダイオードを有する
からである。コンデンサＣＧＳ，４を充電するのに必要
な電流は接地によって与えられ、かつポンプ回路はこう
して動作し続ける。
【００４３】図８を参照して、この発明に従う制御装置
はＮ−チャネルＭＯＳＦＥＴトランジスタ４０を含み、
そのソース端子は放散負荷４１の端子に接続され、それ
は集積回路の外側にありかつ接続ピン４２によってそこ
に接続されている。放散負荷４１の他方の端子は接地に
接続される。
はＮ−チャネルＭＯＳＦＥＴトランジスタ４０を含み、
そのソース端子は放散負荷４１の端子に接続され、それ
は集積回路の外側にありかつ接続ピン４２によってそこ
に接続されている。放散負荷４１の他方の端子は接地に
接続される。
【００４４】Ｎ−チャネルＭＯＳＦＥＴトランジスタ４
０のゲート端子はポンプ回路４３に接続され、かつドレ
イン端子は抵抗器４５によって電源４４に接続される。 ポンプ回路４３は入力において直流電源電圧ＶＩＮおよ
び電源電圧ＶＯＳＣ ，４６を受け、それは方形波形を
有する電圧の源４６によって発生された方形波形を有す
る。
０のゲート端子はポンプ回路４３に接続され、かつドレ
イン端子は抵抗器４５によって電源４４に接続される。 ポンプ回路４３は入力において直流電源電圧ＶＩＮおよ
び電源電圧ＶＯＳＣ ，４６を受け、それは方形波形を
有する電圧の源４６によって発生された方形波形を有す
る。
【００４５】装置はさらに制御回路４７を含み、その入
力は抵抗器４５によって検出された電圧Ｖ４５でありか
つ基準電圧源４８によって発生された基準電圧Ｖ４８で
ある。
力は抵抗器４５によって検出された電圧Ｖ４５でありか
つ基準電圧源４８によって発生された基準電圧Ｖ４８で
ある。
【００４６】装置は最終的には調整回路４９を含み、そ
れはたとえば差動増幅器であり得、その入力は制御回路
４７によって発生されたエラー電圧Ｖ４７でありかつ電
気接続によってＮ−チャネルＭＯＳＦＥＴトランジスタ
４０のゲート端子から届けられる調整電流Ｉ４３である
。ＭＯＳＦＥＴトランジスタ４０のゲート端子から到達
する電流Ｉ４３はコンデンサＣＧＳ，４０の放電電流で
あり、すなわちそれは前記トランジスタ４０において呈
される固有（ｉｎｔｒｉｎｓｉｃ）コンデンサの放電電
流である。
れはたとえば差動増幅器であり得、その入力は制御回路
４７によって発生されたエラー電圧Ｖ４７でありかつ電
気接続によってＮ−チャネルＭＯＳＦＥＴトランジスタ
４０のゲート端子から届けられる調整電流Ｉ４３である
。ＭＯＳＦＥＴトランジスタ４０のゲート端子から到達
する電流Ｉ４３はコンデンサＣＧＳ，４０の放電電流で
あり、すなわちそれは前記トランジスタ４０において呈
される固有（ｉｎｔｒｉｎｓｉｃ）コンデンサの放電電
流である。
【００４７】調整回路４９はポンプ回路４３の直流電源
電圧および方形波形電源電圧ＶＯＳＣ ，４６を調整す
るための信号を発生する。
電圧および方形波形電源電圧ＶＯＳＣ ，４６を調整す
るための信号を発生する。
【００４８】図９を参照すると、ポンプ回路４３は第１
のダイオード５０を含み、その陽極は電流Ｉ４９の形状
で調整回路４９から到達する直流電源電圧ＶＩＮを受け
、第２のダイオード５１を含み、その陽極は第１のダイ
オード５０の陰極によってかつ第１のコンデンサ５２の
端子によって構成されたノードに接続され、かつ第３の
ダイオード５３を含み、その陽極は第２のダイオード５
１の陰極によってかつ第２のコンデンサ５４の端子によ
って構成されるノードに接続される。
のダイオード５０を含み、その陽極は電流Ｉ４９の形状
で調整回路４９から到達する直流電源電圧ＶＩＮを受け
、第２のダイオード５１を含み、その陽極は第１のダイ
オード５０の陰極によってかつ第１のコンデンサ５２の
端子によって構成されたノードに接続され、かつ第３の
ダイオード５３を含み、その陽極は第２のダイオード５
１の陰極によってかつ第２のコンデンサ５４の端子によ
って構成されるノードに接続される。
【００４９】第１のコンデンサ５２の他方の端子は第１
の反転論理ゲート５５に接続され、それは入力において
方形波形電源電圧ＶＯＳＣ ，４６を受信し、前記コン
デンサ５２には直流電源電圧ＶＩＮが供給される。
の反転論理ゲート５５に接続され、それは入力において
方形波形電源電圧ＶＯＳＣ ，４６を受信し、前記コン
デンサ５２には直流電源電圧ＶＩＮが供給される。
【００５０】第２のコンデンサ５４はその他方の端子が
第２の反転論理ゲート５６に接続されそれにはまた直流
電源電圧ＶＩＮが供給される。第２の反転論理ゲート５
６はその入力端子が第３の反転論理ゲート５７の出力端
子に接続され、それには５ボルト電源電圧が供給されか
つそれは入力として方形波形電源電圧ＶＯＳＣ ，４６
を有する。第１の反転論理ゲート５５、第２の反転論理
ゲート５６および第３の反転論理ゲート５７は源４６と
共に、方形波形電圧の源を形成する。
第２の反転論理ゲート５６に接続されそれにはまた直流
電源電圧ＶＩＮが供給される。第２の反転論理ゲート５
６はその入力端子が第３の反転論理ゲート５７の出力端
子に接続され、それには５ボルト電源電圧が供給されか
つそれは入力として方形波形電源電圧ＶＯＳＣ ，４６
を有する。第１の反転論理ゲート５５、第２の反転論理
ゲート５６および第３の反転論理ゲート５７は源４６と
共に、方形波形電圧の源を形成する。
【００５１】上記の調整信号は第１のダイオード５０と
同様に前記第１の反転ゲート５５および前記第２の反転
ゲート５６を供給する電流によって構成される。前記電
流Ｉ４９は第１の反転ゲート５５および第２の反転ゲー
ト５６からの出力における発振電圧の振幅を絶えまなく
変化させる。
同様に前記第１の反転ゲート５５および前記第２の反転
ゲート５６を供給する電流によって構成される。前記電
流Ｉ４９は第１の反転ゲート５５および第２の反転ゲー
ト５６からの出力における発振電圧の振幅を絶えまなく
変化させる。
【００５２】図９において、基準電圧源４８、制御回路
４７および調整回路４９に関連の部分が例として与えら
れ、なぜならそれらが実際に回路の特定の遂行の仕様に
依存するからである。
４７および調整回路４９に関連の部分が例として与えら
れ、なぜならそれらが実際に回路の特定の遂行の仕様に
依存するからである。
【００５３】基準電圧源４８は定電流源５８を含み、そ
れは一方の端子が接地に接続されかつ他方の端子が抵抗
器５９によって電源電圧４４に接続される。
れは一方の端子が接地に接続されかつ他方の端子が抵抗
器５９によって電源電圧４４に接続される。
【００５４】制御回路４７は第１のＮＰＮトランジスタ
６０（ＮＰＮは負・正・負（Ｎｅｇａｔｉｖｅ Ｐｏ
ｓｉｔｉｖｅ Ｎｅｇａｔｉｖｅ）の頭文字である）
を含み、それはそのコレクタ端子が電源４４に接続され
、そのベース端子がＭＯＳＦＥＴトランジスタ４０のド
レイン端子に接続されかつそのエミッタ端子が第２のＰ
ＮＰトランジスタ６１（ＰＮＰは正・負・正（Ｐｏｓｉ
ｔｉｖｅ Ｎｅｇａｔｉｖｅ Ｐｏｓｉｔｉｖｅ）
の頭文字である）に接続される。第２のＰＮＰトランジ
スタ６１のベース端子は第３のＰＮＰトランジスタ６２
のベース端子に接続され、そのエミッタ端子は第４のＮ
ＰＮトランジスタ６３のエミック端子に接続される。第
４のＮＰＮトランジスタ６３のコレクタ端子は電源４４
に接続されるが、ベース端子は定電流源５８と抵抗器５
９との間に接続される。
６０（ＮＰＮは負・正・負（Ｎｅｇａｔｉｖｅ Ｐｏ
ｓｉｔｉｖｅ Ｎｅｇａｔｉｖｅ）の頭文字である）
を含み、それはそのコレクタ端子が電源４４に接続され
、そのベース端子がＭＯＳＦＥＴトランジスタ４０のド
レイン端子に接続されかつそのエミッタ端子が第２のＰ
ＮＰトランジスタ６１（ＰＮＰは正・負・正（Ｐｏｓｉ
ｔｉｖｅ Ｎｅｇａｔｉｖｅ Ｐｏｓｉｔｉｖｅ）
の頭文字である）に接続される。第２のＰＮＰトランジ
スタ６１のベース端子は第３のＰＮＰトランジスタ６２
のベース端子に接続され、そのエミッタ端子は第４のＮ
ＰＮトランジスタ６３のエミック端子に接続される。第
４のＮＰＮトランジスタ６３のコレクタ端子は電源４４
に接続されるが、ベース端子は定電流源５８と抵抗器５
９との間に接続される。
【００５５】第２のＰＮＰトランジスタ６１および第３
のＰＮＰトランジスタ６２のベース端子によって構成さ
れるノードはさらに第５のＮＰＮトランジスタ６４のコ
レクタ端子に接続され、そのエミッタ端子は接地に接続
されるが、そのベース端子は第６のＮＰＮトランジスタ
６５のベースおよびコレクタ端子に接続される。前記Ｎ
ＰＮトランジスタ６５はそのコレクタおよびベース端子
がダイオード接続されたトランジスタを構成するために
ともに短くされ、かつそのエミッタ端子が接地に接続さ
れる。第６のＮＰＮトランジスタ６５のベースおよびコ
レクタ端子はさらに定電流源６６に接続され、それは２
０マイクロアンペアの値を有しかつ５ボルト電源によっ
て駆動される。
のＰＮＰトランジスタ６２のベース端子によって構成さ
れるノードはさらに第５のＮＰＮトランジスタ６４のコ
レクタ端子に接続され、そのエミッタ端子は接地に接続
されるが、そのベース端子は第６のＮＰＮトランジスタ
６５のベースおよびコレクタ端子に接続される。前記Ｎ
ＰＮトランジスタ６５はそのコレクタおよびベース端子
がダイオード接続されたトランジスタを構成するために
ともに短くされ、かつそのエミッタ端子が接地に接続さ
れる。第６のＮＰＮトランジスタ６５のベースおよびコ
レクタ端子はさらに定電流源６６に接続され、それは２
０マイクロアンペアの値を有しかつ５ボルト電源によっ
て駆動される。
【００５６】調整回路４９は第７のＮＰＮトランジスタ
６７を含み、それはそのベース端子が第２のＰＮＰトラ
ンジスタ６１のコレクタ端子に接続され、そのエミッタ
端子が第８のＮＰＮトランジスタ６８のエミッタ端子に
接続されかつそのコレクタ端子が第９のダイオード接続
されたＰＮＰトランジスタ６９のコレクタおよびベース
端子に接続される。第７のＮＰＮトランジスタ６７およ
び第８のＮＰＮトランジスタ６８のベース端子は第４の
ダイオード７０ａおよび第５のダイオード７０ｂに接続
され、それらの陽極はお互いの陰極にそれぞれ接続され
る。第１０のＮＰＮトランジスタ７１のコレクタ端子は
第７のＮＰＮトランジスタ６７および第８のＮＰＮトラ
ンジスタ６８の相互接続されたエミッタ端子によって構
成されたノードに接続され、前記第１０のＮＰＮトラン
ジスタ７１のベース端子は第５のＮＰＮトランジスタ６
４のベース端子に接続され、かつそのエミッタ端子は接
地に接続される。
６７を含み、それはそのベース端子が第２のＰＮＰトラ
ンジスタ６１のコレクタ端子に接続され、そのエミッタ
端子が第８のＮＰＮトランジスタ６８のエミッタ端子に
接続されかつそのコレクタ端子が第９のダイオード接続
されたＰＮＰトランジスタ６９のコレクタおよびベース
端子に接続される。第７のＮＰＮトランジスタ６７およ
び第８のＮＰＮトランジスタ６８のベース端子は第４の
ダイオード７０ａおよび第５のダイオード７０ｂに接続
され、それらの陽極はお互いの陰極にそれぞれ接続され
る。第１０のＮＰＮトランジスタ７１のコレクタ端子は
第７のＮＰＮトランジスタ６７および第８のＮＰＮトラ
ンジスタ６８の相互接続されたエミッタ端子によって構
成されたノードに接続され、前記第１０のＮＰＮトラン
ジスタ７１のベース端子は第５のＮＰＮトランジスタ６
４のベース端子に接続され、かつそのエミッタ端子は接
地に接続される。
【００５７】第１１のＮＰＮトランジスタ７２はそのコ
レクタ端子が第７のＮＰＮトランジスタ６７のベース端
子に接続され、そのエミッタ端子が接地に接続されかつ
そのベース端子が第１０のＮＰＮトランジスタ７１のコ
レクタ端子に接続される。第１２のＮＰＮトランジスタ
７３はそのコレクタ端子が第８のＮＰＮトランジスタ６
８のベース端子に接続され、そのエミッタ端子が接地に
接続されかつそのベース端子が第１０のＮＰＮトランジ
スタ７１のコレクタ端子に接続される。
レクタ端子が第７のＮＰＮトランジスタ６７のベース端
子に接続され、そのエミッタ端子が接地に接続されかつ
そのベース端子が第１０のＮＰＮトランジスタ７１のコ
レクタ端子に接続される。第１２のＮＰＮトランジスタ
７３はそのコレクタ端子が第８のＮＰＮトランジスタ６
８のベース端子に接続され、そのエミッタ端子が接地に
接続されかつそのベース端子が第１０のＮＰＮトランジ
スタ７１のコレクタ端子に接続される。
【００５８】第８のＮＰＮトランジスタ６８のベース端
子はさらに第３のＰＮＰトランジスタ６２のコレクタ端
子に接続されるが、コレクタ端子はＮ−チャネルＭＯＳ
ＦＥＴトランジスタ４０のゲート端子に接続される。コ
ンデンサＣＧＳ，４０の放電電流Ｉ４３はＮ−チャネル
ＭＯＳＦＥＴトランジスタ４０のゲート端子と第８のＮ
ＰＮトランジスタ６８のコレクタ端子との間の接続に流
れる。
子はさらに第３のＰＮＰトランジスタ６２のコレクタ端
子に接続されるが、コレクタ端子はＮ−チャネルＭＯＳ
ＦＥＴトランジスタ４０のゲート端子に接続される。コ
ンデンサＣＧＳ，４０の放電電流Ｉ４３はＮ−チャネル
ＭＯＳＦＥＴトランジスタ４０のゲート端子と第８のＮ
ＰＮトランジスタ６８のコレクタ端子との間の接続に流
れる。
【００５９】第９のＰＮＰトランジスタ６９はそのエミ
ッタ端子が電源４４に接続されるが、そのベース端子は
そのコレクタ端子と共に短絡され、第１３のＰＮＰトラ
ンジスタ７４のベース端子に接続され、そのコレクタ端
子は電源４４に接続されるがそのエミッタ端子は第１の
ダイオード５０の陽極に、第５の反転ゲート５５の電源
にかつ第２の反転ゲート５６の電源に接続される。反転
ゲート５５および５６の電源へのこの接続は電圧ＶＯＳ
Ｃ ，４６の振幅の調整を許容し、その波形は前記反転
ゲート５５および５６の電源そのものを絶えまなく修正
することによって前記反転ゲートによって修正される。 記述されかつ以下にさらに説明されるように電流Ｉ４９
はこの最後の接続に流れかつポンプ回路４３の動作を制
御する。
ッタ端子が電源４４に接続されるが、そのベース端子は
そのコレクタ端子と共に短絡され、第１３のＰＮＰトラ
ンジスタ７４のベース端子に接続され、そのコレクタ端
子は電源４４に接続されるがそのエミッタ端子は第１の
ダイオード５０の陽極に、第５の反転ゲート５５の電源
にかつ第２の反転ゲート５６の電源に接続される。反転
ゲート５５および５６の電源へのこの接続は電圧ＶＯＳ
Ｃ ，４６の振幅の調整を許容し、その波形は前記反転
ゲート５５および５６の電源そのものを絶えまなく修正
することによって前記反転ゲートによって修正される。 記述されかつ以下にさらに説明されるように電流Ｉ４９
はこの最後の接続に流れかつポンプ回路４３の動作を制
御する。
【００６０】図８および図９に関連して上で述べられて
きたことから、ポンプ回路４３に与えられる電流、すな
わち電流Ｉ４９および源４６が前記ポンプ回路へと送る
方形波の振幅の双方が制御され、かつこのことは電流を
制御し、理論的な観点からの現象についての先の検討の
間に明らかになった反対の要求に対する有効な応答を得
るためにコンデンサＣＧＳ，４０の充電電流を減少させ
ることを有利に許容する。
きたことから、ポンプ回路４３に与えられる電流、すな
わち電流Ｉ４９および源４６が前記ポンプ回路へと送る
方形波の振幅の双方が制御され、かつこのことは電流を
制御し、理論的な観点からの現象についての先の検討の
間に明らかになった反対の要求に対する有効な応答を得
るためにコンデンサＣＧＳ，４０の充電電流を減少させ
ることを有利に許容する。
【００６１】実際に、電流Ｉ４３によってコンデンサＣ
ＧＳ，４０を放電させる古典的な型の制御に加えて、負
荷４１内を流れる電流Ｉ４１がしきい値に接近するとき
、すなわち抵抗器４５を介する電圧降下Ｖ４５が電圧源
４８によって発生された基準電圧Ｖ４８に到達する傾向
があるとき、電流Ｉ４９もまた同時に制限され、そうし
てポンプ回路の電源電圧ＶＩＮを減少させ、かつ同時に
ＭＯＳＦＥＴトランジスタ４０に対する入力電圧ＶＧＯ
の振幅が制限される。
ＧＳ，４０を放電させる古典的な型の制御に加えて、負
荷４１内を流れる電流Ｉ４１がしきい値に接近するとき
、すなわち抵抗器４５を介する電圧降下Ｖ４５が電圧源
４８によって発生された基準電圧Ｖ４８に到達する傾向
があるとき、電流Ｉ４９もまた同時に制限され、そうし
てポンプ回路の電源電圧ＶＩＮを減少させ、かつ同時に
ＭＯＳＦＥＴトランジスタ４０に対する入力電圧ＶＧＯ
の振幅が制限される。
【００６２】負荷４１のインピーダンスが最小値よりも
下に降下するとき、電圧ＶＯＳＣ ，４６は０に降下し
、かつポンプ回路４３はオフとなり、なぜなら、ＶＧＯ
＝ＶＩＮ＋ＶＯＳＣ ，４６だからである。
下に降下するとき、電圧ＶＯＳＣ ，４６は０に降下し
、かつポンプ回路４３はオフとなり、なぜなら、ＶＧＯ
＝ＶＩＮ＋ＶＯＳＣ ，４６だからである。
【００６３】図１０を参照すると、Ｐ−チャネルＭＯＳ
ＦＥＴトランジスタを有する低−側面ドライバのための
電流制御装置は図８の回路の補足的なものである。以下
の説明において、解説における簡潔さおよび上で説明さ
れた公式ならびに動作の明晰さのために、明白な変化を
除いて、現在説明される回路の構成要素は図８の図面に
おけるものと同じ数字をとる。
ＦＥＴトランジスタを有する低−側面ドライバのための
電流制御装置は図８の回路の補足的なものである。以下
の説明において、解説における簡潔さおよび上で説明さ
れた公式ならびに動作の明晰さのために、明白な変化を
除いて、現在説明される回路の構成要素は図８の図面に
おけるものと同じ数字をとる。
【００６４】この発明に従う装置は実際にＰ−チャネル
ＭＯＳＦＥＴトランジスタ８０を含み、そのソース端子
は放散負荷４１の一方の端子に接続され、その他方の端
子は電源電圧８１に接続される。Ｐ−チャネルＭＯＳＦ
ＥＴトランジスタ８０のゲート端子はポンプ回路４３に
接続されかつドレイン端子は抵抗器４５によって負の電
源４４に接続される。ポンプ回路４３は入力において直
流電源電圧ＶＩＮ（Ｉ４９によって）および方形波形電
源電圧ＶＯＳＣ ，４６を受信する。
ＭＯＳＦＥＴトランジスタ８０を含み、そのソース端子
は放散負荷４１の一方の端子に接続され、その他方の端
子は電源電圧８１に接続される。Ｐ−チャネルＭＯＳＦ
ＥＴトランジスタ８０のゲート端子はポンプ回路４３に
接続されかつドレイン端子は抵抗器４５によって負の電
源４４に接続される。ポンプ回路４３は入力において直
流電源電圧ＶＩＮ（Ｉ４９によって）および方形波形電
源電圧ＶＯＳＣ ，４６を受信する。
【００６５】装置はさらに制御回路４７を含み、その入
力は抵抗器４５から引き出された電圧Ｖ４５および基準
電圧源４８から発生された基準電圧Ｖ４８である。装置
は最終的には調整回路４９を含み、その入力は制御回路
４７によって発生されたエラー電圧および電気接続によ
ってＮ−チャネルＭＯＳＦＥＴトランジスタ８０のゲー
ト端子から到達した調整電流Ｉ４３である。
力は抵抗器４５から引き出された電圧Ｖ４５および基準
電圧源４８から発生された基準電圧Ｖ４８である。装置
は最終的には調整回路４９を含み、その入力は制御回路
４７によって発生されたエラー電圧および電気接続によ
ってＮ−チャネルＭＯＳＦＥＴトランジスタ８０のゲー
ト端子から到達した調整電流Ｉ４３である。
【００６６】調整回路４９は調整信号、すなわち前に説
明されたように直流電源電圧ＶＩＮおよびポンプ回路４
３の方形波形電源電圧ＶＯＳＣ ，４６に対して電流Ｉ
４９を発生する。
明されたように直流電源電圧ＶＩＮおよびポンプ回路４
３の方形波形電源電圧ＶＯＳＣ ，４６に対して電流Ｉ
４９を発生する。
【００６７】高−側面ドライバおよび低−側面ドライバ
の双方に対して説明された実施例は以下のような重要な
結果を導き、それは正確な制御を確実にするために必要
とされる開ループ利得Ａ（ｓ＝０）が古典的な制御に関
してさらに減少され、それはなぜなら電流Ｉ４９が電圧
ＶＯＳＣ ，４６のように制限され、それによってポン
プ回路によって供給された電流をＭＯＳＦＥＴトランジ
スタのゲート端子へと制限するからであり、言い換えれ
ば、調整回路はこうして周波数における安定度を得ると
いうことである。最後に、放散負荷が或る値よりも下に
降下するとき、利得を増加させ、ポンプ回路は完全にオ
フとなり、すなわちＶＯＳＣ ，４６＝０となる。
の双方に対して説明された実施例は以下のような重要な
結果を導き、それは正確な制御を確実にするために必要
とされる開ループ利得Ａ（ｓ＝０）が古典的な制御に関
してさらに減少され、それはなぜなら電流Ｉ４９が電圧
ＶＯＳＣ ，４６のように制限され、それによってポン
プ回路によって供給された電流をＭＯＳＦＥＴトランジ
スタのゲート端子へと制限するからであり、言い換えれ
ば、調整回路はこうして周波数における安定度を得ると
いうことである。最後に、放散負荷が或る値よりも下に
降下するとき、利得を増加させ、ポンプ回路は完全にオ
フとなり、すなわちＶＯＳＣ ，４６＝０となる。
【００６８】この最後の事実は特定的には有利であり、
なぜならポンプ回路がコンデンサＣＧＳ，４０またはＣ
ＧＳ，８０の値にかかわらずオフとなり、高い利得値に
正確に接近しかつそれは安定度に最も重要な状態におい
てであるからである。
なぜならポンプ回路がコンデンサＣＧＳ，４０またはＣ
ＧＳ，８０の値にかかわらずオフとなり、高い利得値に
正確に接近しかつそれは安定度に最も重要な状態におい
てであるからである。
【００６９】こうして考慮されたこの発明は多数の修正
および変形が可能であり、そのすべてはこの発明の概念
の範囲内にある。すべての詳細はさらに他の技術的に均
等な要素に置換わり得る。
および変形が可能であり、そのすべてはこの発明の概念
の範囲内にある。すべての詳細はさらに他の技術的に均
等な要素に置換わり得る。
【００７０】実際に、用いられた材料および大きさは必
要とされるもののいずれにも従い得る。
要とされるもののいずれにも従い得る。
【図１】ａおよびｂは既知の高−側面ドライバおよび低
−側面ドライバ回路のそれぞれの概略図である。
−側面ドライバ回路のそれぞれの概略図である。
【図２】既知の高−側面ドライバの最終電力段の回路図
である。
である。
【図３】既知のポンプ回路の回路図である。
【図４】既知の電流調整回路の回路図である。
【図５】既知の開ループ調整回路のモデルである。
【図６】既知の基本のポンプ回路の例である。
【図７】既知のモノリシックに集積されたポンプ回路の
例である。
例である。
【図８】この発明に従う高−側面ドライバのための電流
制御装置の回路図である。
制御装置の回路図である。
【図９】図８の回路の実施例である。
【図１０】この発明に従う低−側面ドライバのための電
流制御装置の回路図である。
流制御装置の回路図である。
４０ Ｎ−チャネルＭＯＳＦＥＴトランジスタ４３
ポンプ回路 ４７ 制御回路
ポンプ回路 ４７ 制御回路
Claims (4)
- 【請求項１】 ＭＯＳ技術における電源回路に特定的
な電流制御装置であって、Ｎ−チャネルＭＯＳＦＥＴト
ランジスタ（４０）を含み、そのソース端子は放散負荷
（４１）の一方の端子に接続され、その他方の端子は接
地に接続され、そのゲート端子はポンプ回路（４３）に
接続されかつそのドレイン端子は電源（４４）に接続さ
れ、前記ポンプ回路（４３）は入力において電源電圧（
ＶＩＮ）および方形波形電圧（ＶＯＳＣ ，４６）を受
け、制御回路（４７）をさらに含み、それは少なくとも
１つの入力が電気接続によって前記Ｎ−チャネルＭＯＳ
ＦＥＴトランジスタ（４０）に結合されかつ前記ＭＯＳ
ＦＥＴトランジスタ（４０）の前記ゲート端子と前記ソ
ース端子との間での電圧を調整するために適当であり、
前記制御回路（４７）が前記ポンプ回路（４３）の入力
に与えられた前記電源電圧（ＶＩＮ）および前記方形波
形電圧（ＶＯＳＣ，４６）を調整するための信号を発生
するのに適当である、電流制御装置。 - 【請求項２】 前記調整信号が前記ポンプ回路（４３
）の電源電圧（ＶＩＮ）を制御するために適当な電流（
Ｉ４９）によってかつ前記方形波形電圧（ＶＯＳＣ ，
４６）の振幅を絶えまなく変化させるために適当である
信号によって構成されることを特徴とする、請求項１に
記載の制御装置。 - 【請求項３】 ＭＯＳ技術における電源回路に特定的
な電流制御装置であって、Ｐ−チャネルＭＯＳＦＥＴト
ランジスタ（８０）を含み、そのソース端子は放散負荷
（４１）の一方の端子に接続され、その他方の端子は電
源電圧（８１）に接続され、そのゲート端子はポンプ回
路（４３）に接続されかつそのドレイン端子は負の電源
（４４）に接続され、前記ポンプ回路（４３）は入力に
おいて電源電圧（ＶＩＮ）および方形波形電圧（ＶＯＳ
Ｃ ，４６）を受け、制御回路（４７）をさらに含み、
それは少なくとも１つの入力が電気接続によって前記Ｐ
−チャネルＭＯＳＦＥＴトランジスタ（８０）に結合さ
れかつ前記ＭＯＳＦＥＴトランジスタ（８０）の前記ゲ
ート端子と前記ソース端子との間の電圧を調整するため
に適当であり、前記制御回路は前記ポンプ回路（４３）
の入力に与えられた前記電源電圧（ＶＩＮ）および前記
方形波形電圧（ＶＯＳＣ ，４６）を調整するための信
号を発生するために適当である、電流制御装置。 - 【請求項４】 前記調整信号が前記ポンプ回路（４３
）の電源電圧（ＶＩＮ）を制御するために適当である電
流（Ｉ４９）によってかつ前記方形波形電圧（ＶＯＳＣ
，４６）の振幅を絶えまなく変化させるために適当で
ある信号によって構成されることを特徴とする、請求項
３に記載の制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITMI910408A IT1251011B (it) | 1991-02-18 | 1991-02-18 | Dispositivo di controllo di corrente particolarmente per circuiti di potenza in tecnologia mos |
| IT91A000408 | 1991-06-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04337813A true JPH04337813A (ja) | 1992-11-25 |
Family
ID=11358616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4030770A Pending JPH04337813A (ja) | 1991-02-18 | 1992-02-18 | Ｍｏｓ技術における電源回路に特定的な電流制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5172018A (ja) |
| EP (1) | EP0499921B1 (ja) |
| JP (1) | JPH04337813A (ja) |
| DE (1) | DE69220690T2 (ja) |
| IT (1) | IT1251011B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1248607B (it) * | 1991-05-21 | 1995-01-19 | Cons Ric Microelettronica | Circuito di pilotaggio di un transistore di potenza con una corrente di base funzione predeterminata di quella di collettore |
| JPH05215791A (ja) * | 1992-02-06 | 1993-08-24 | Rohm Co Ltd | 電圧低下検出回路 |
| DE69320464T2 (de) * | 1992-03-10 | 1998-12-24 | Analog Devices Inc., Norwood, Mass. | Schaltungsanordnung zur kontrolle der sättigung eines transistors. |
| US5500619A (en) * | 1992-03-18 | 1996-03-19 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP3111424B2 (ja) * | 1992-09-01 | 2000-11-20 | 株式会社鷹山 | 信号統合処理回路 |
| DE59307905D1 (de) * | 1993-03-24 | 1998-02-05 | Siemens Ag | Schaltungsanordnung zum Schutz eines ein- und auschaltbaren Leistungshalbleiterschalters vor Überspannungen |
| US6288602B1 (en) * | 1993-06-25 | 2001-09-11 | International Business Machines Corporation | CMOS on-chip precision voltage reference scheme |
| US6476667B1 (en) * | 1993-10-29 | 2002-11-05 | Texas Instruments Incorporated | Adjustable current limiting/sensing circuitry and method |
| DE69428884T2 (de) * | 1994-03-22 | 2002-06-20 | Stmicroelectronics S.R.L., Agrate Brianza | Überlastschutzschaltkreis für MOS-Leistungstreiber |
| KR0145758B1 (ko) * | 1994-08-24 | 1998-08-01 | 김주용 | 반도체 소자의 전압 조정 회로 |
| DE69523936T2 (de) * | 1995-12-29 | 2002-05-29 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Verfahren zum Schutz von Leistungstransistoren und übereinstimmende Schaltung |
| JPH1014099A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | 過電流検出回路 |
| US5815028A (en) * | 1996-09-16 | 1998-09-29 | Analog Devices, Inc. | Method and apparatus for frequency controlled bias current |
| EP0846996B1 (en) * | 1996-12-05 | 2003-03-26 | STMicroelectronics S.r.l. | Power transistor control circuit for a voltage regulator |
| US5973547A (en) * | 1997-06-27 | 1999-10-26 | Sun Microsystems, Inc | Self-biasing, offset-nulling power supply monitor circuit |
| DE19830356C1 (de) * | 1998-07-07 | 1999-11-11 | Siemens Ag | Verfahren zum Abgleichen eines Widerstands in einer integrierten Schaltung und Vorrichtung zur Durchführung dieses Verfahrens |
| US6459248B2 (en) | 2000-01-27 | 2002-10-01 | Primarion, Inc. | Microelectronic current regulator |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4527074A (en) * | 1982-10-07 | 1985-07-02 | Ncr Corporation | High voltage pass circuit |
| EP0201878A3 (de) * | 1985-05-10 | 1987-04-15 | Siemens Aktiengesellschaft | Schaltungsanordnung mit einem p-schaltenden n-Kanal MOS-Transistor |
| US4736121A (en) * | 1985-09-10 | 1988-04-05 | Sos Microelettronica S.p.A. | Charge pump circuit for driving N-channel MOS transistors |
| US4785207A (en) * | 1987-01-21 | 1988-11-15 | Hughes Aircraft Company | Leakage regulator circuit for a field effect transistor |
| GB2207315B (en) * | 1987-06-08 | 1991-08-07 | Philips Electronic Associated | High voltage semiconductor with integrated low voltage circuitry |
| US4808839A (en) * | 1988-04-04 | 1989-02-28 | Motorola, Inc. | Power field effect transistor driver circuit for protection from overvoltages |
| FR2642240B1 (fr) * | 1989-01-23 | 1994-07-29 | Sgs Thomson Microelectronics | Circuit a transistor mos de puissance commande par un dispositif a deux pompes de charge symetriques |
-
1991
- 1991-02-18 IT ITMI910408A patent/IT1251011B/it active IP Right Grant
-
1992
- 1992-02-10 DE DE69220690T patent/DE69220690T2/de not_active Expired - Fee Related
- 1992-02-10 EP EP92102150A patent/EP0499921B1/en not_active Expired - Lifetime
- 1992-02-13 US US07/835,654 patent/US5172018A/en not_active Expired - Lifetime
- 1992-02-18 JP JP4030770A patent/JPH04337813A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0499921A2 (en) | 1992-08-26 |
| DE69220690T2 (de) | 1998-01-02 |
| EP0499921A3 (ja) | 1994-03-30 |
| US5172018A (en) | 1992-12-15 |
| IT1251011B (it) | 1995-04-28 |
| ITMI910408A0 (it) | 1991-02-18 |
| DE69220690D1 (de) | 1997-08-14 |
| EP0499921B1 (en) | 1997-07-09 |
| ITMI910408A1 (it) | 1992-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04337813A (ja) | Ｍｏｓ技術における電源回路に特定的な電流制御装置 | |
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| KR100283012B1 (ko) | 전하 펌프회로 | |
| US5640084A (en) | Integrated switch for selecting a fixed and an adjustable voltage reference at a low supply voltage | |
| KR20190141868A (ko) | 발진기 | |
| US12153459B2 (en) | Low output impedance driver circuits and systems | |
| CN115167591B (zh) | 一种基于齐纳二极管的浮动高端电源地产生电路 | |
| CN115549465A (zh) | 一种电荷泵电路 | |
| US7528633B2 (en) | Current sensing circuit and boost converter having the same | |
| US12028078B2 (en) | Load dependent discharge for voltage controlled oscillator-based charge pump regulator | |
| EP1604453A1 (en) | Amplitude level control circuit for an oscillator | |
| US20030132803A1 (en) | Differential amplifier | |
| US6111456A (en) | Semiconductor circuit | |
| JP2743853B2 (ja) | 電流源回路 | |
| KR100337282B1 (ko) | 4층다이오드의cmos등가회로를사용하는복잡도가감소된이완발진기 | |
| US7633276B2 (en) | Switching control in DC-DC-converters | |
| JPH10154931A (ja) | チャージポンプ回路 | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| JP4211369B2 (ja) | Ａｇｃ回路 | |
| US20250357843A1 (en) | Boost converter with bypass transistor | |
| JP3470517B2 (ja) | 半導体回路 | |
| JPH06197445A (ja) | トランジスタ保護回路 | |
| US11962276B2 (en) | Input current trim for chopper operational amplifier | |
| KR20240090187A (ko) | 구동기 회로부 및 전력 시스템들 | |
| JP2000165214A (ja) | クロックドコンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020312 |