JPH04340232A - ヘテロ接合型半導体装置及びその製造方法 - Google Patents
ヘテロ接合型半導体装置及びその製造方法Info
- Publication number
- JPH04340232A JPH04340232A JP729391A JP729391A JPH04340232A JP H04340232 A JPH04340232 A JP H04340232A JP 729391 A JP729391 A JP 729391A JP 729391 A JP729391 A JP 729391A JP H04340232 A JPH04340232 A JP H04340232A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- inalas
- substrate
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明はＩｎＧａＡｓを用いたヘ
テロ接合型半導体装置及びその製造方法の改良に関する
。
テロ接合型半導体装置及びその製造方法の改良に関する
。
【０００２】
【従来の技術】ｎ型である半導体層とこれよりバンドギ
ャップが狭くかつ不純物濃度が低い第二の半導体層との
ヘテロ接合界面は真空準位が連続であることから伝導帯
のエネルギーレベルに不連続を生じ、バンドギャップの
大きい第一の半導体層の電子がバンドギャップの小さい
第二の層側に移り、いわゆる２次元的な電子ガス分布を
生じる。この電子は第二の層中では不純物濃度が低いこ
とから高い電子移動度を有し、これを利用して高速の電
界効果トランジスタを形成できる。高速性を追求するた
めには電流密度を上げることが有効であり、２次元電子
ガスを構成する半導体層の組合せとして大きな伝導帯不
連続を有しかつ電界効果トランジスタのチェンネル層に
は電子移動度あるいは電子飽和速度の大きな材料を選ぶ
ことが有利である。この観点から、従来、電子供給層を
ＡｌＧａＡｓとした際に、チャンネル層をＧａＡｓとす
るよりも電子飽和速度の大きなＩｎＧａＡｓを使うこと
が行われてきた。図６にＩｎＧａＡｓをチャンネル層と
する従来の電界効果トランジスタの断面図を示す。この
場合、ＩｎＰを基板１とし、電子供給層はＩｎＰ基板１
に格子整合しかつ適当な大きさのショットキ障壁高さを
有するＩｎＡｌＡｓ層６が使われることが一般的である
。この構造ではＩｎＰ基板１への電子の広がりと素子分
離を目的として残留キャリア濃度の低いＩｎＧａＡｓよ
りバンドギャップの大きいノンドープＩｎＡｌＡｓ層あ
るいはノンドープＩｎＰ層をバッファ層６０として使う
ことが必要である。ここで、４はｉ型ＩｎＧａＡｓのチ
ャンネル層、５はｉ型ＩｎＡｌＡｓのスペーサ層、６は
ｎ型ＩｎＡｌＡｓの電子供給層、７はｉ型ＩｎＡｌＡｓ
のショットキーコンタクト層、８１ ，８２ はｎ型Ｉ
ｎＧａＡｓのオーミックコンタクト層であり、特にこの
オーミックコンタクト層はソース・ドレイン領域として
働く。これらの層は順次積層して形成されている。１０
はＴｉ／Ｐｔ／Ａｕのショットキーゲート電極であり、
また９１ ，９２ はＡｕＧｅ系のソース・ドレイン電
極である。しかしながらこの構造を実際に分子線エピタ
キシャル法あるいは有機金属気相成長法などで成長し電
界効果トランジスタに形成した場合、いくつかの問題点
を抱えている。まず有機金属気相成長法で成長したバッ
ファ層６０であるＩｎＰあるいはＩｎＡｌＡｓのアンド
ープ層はｎ型であり、電子の閉じ込め効果は不十分であ
り、電界効果トランジスタを動作させた場合のピンチオ
フ特性が悪い。ＩｎＰにたいしてはＦｅをドーピングし
て抵抗の高い層を形成できるが、この場合、ＦｅがＩｎ
ＧａＡｓ層内に拡散により侵入してくるためチャンネル
層内の電子移動度の低下を招く。一方、分子線エピタキ
シャル成長法では抵抗の高いＩｎＡｌＡｓ層を成長でき
るのでバッファ層として使用できるが、この高抵抗化は
不純物及び欠陥の補償に基づくものでありＩｎＡｌＡｓ
層自体の結晶品質が充分とはいい難い。このように、Ｉ
ｎＧａＡｓをチャンネル層にした構造ではバッファ層に
おいて問題を残している。
ャップが狭くかつ不純物濃度が低い第二の半導体層との
ヘテロ接合界面は真空準位が連続であることから伝導帯
のエネルギーレベルに不連続を生じ、バンドギャップの
大きい第一の半導体層の電子がバンドギャップの小さい
第二の層側に移り、いわゆる２次元的な電子ガス分布を
生じる。この電子は第二の層中では不純物濃度が低いこ
とから高い電子移動度を有し、これを利用して高速の電
界効果トランジスタを形成できる。高速性を追求するた
めには電流密度を上げることが有効であり、２次元電子
ガスを構成する半導体層の組合せとして大きな伝導帯不
連続を有しかつ電界効果トランジスタのチェンネル層に
は電子移動度あるいは電子飽和速度の大きな材料を選ぶ
ことが有利である。この観点から、従来、電子供給層を
ＡｌＧａＡｓとした際に、チャンネル層をＧａＡｓとす
るよりも電子飽和速度の大きなＩｎＧａＡｓを使うこと
が行われてきた。図６にＩｎＧａＡｓをチャンネル層と
する従来の電界効果トランジスタの断面図を示す。この
場合、ＩｎＰを基板１とし、電子供給層はＩｎＰ基板１
に格子整合しかつ適当な大きさのショットキ障壁高さを
有するＩｎＡｌＡｓ層６が使われることが一般的である
。この構造ではＩｎＰ基板１への電子の広がりと素子分
離を目的として残留キャリア濃度の低いＩｎＧａＡｓよ
りバンドギャップの大きいノンドープＩｎＡｌＡｓ層あ
るいはノンドープＩｎＰ層をバッファ層６０として使う
ことが必要である。ここで、４はｉ型ＩｎＧａＡｓのチ
ャンネル層、５はｉ型ＩｎＡｌＡｓのスペーサ層、６は
ｎ型ＩｎＡｌＡｓの電子供給層、７はｉ型ＩｎＡｌＡｓ
のショットキーコンタクト層、８１ ，８２ はｎ型Ｉ
ｎＧａＡｓのオーミックコンタクト層であり、特にこの
オーミックコンタクト層はソース・ドレイン領域として
働く。これらの層は順次積層して形成されている。１０
はＴｉ／Ｐｔ／Ａｕのショットキーゲート電極であり、
また９１ ，９２ はＡｕＧｅ系のソース・ドレイン電
極である。しかしながらこの構造を実際に分子線エピタ
キシャル法あるいは有機金属気相成長法などで成長し電
界効果トランジスタに形成した場合、いくつかの問題点
を抱えている。まず有機金属気相成長法で成長したバッ
ファ層６０であるＩｎＰあるいはＩｎＡｌＡｓのアンド
ープ層はｎ型であり、電子の閉じ込め効果は不十分であ
り、電界効果トランジスタを動作させた場合のピンチオ
フ特性が悪い。ＩｎＰにたいしてはＦｅをドーピングし
て抵抗の高い層を形成できるが、この場合、ＦｅがＩｎ
ＧａＡｓ層内に拡散により侵入してくるためチャンネル
層内の電子移動度の低下を招く。一方、分子線エピタキ
シャル成長法では抵抗の高いＩｎＡｌＡｓ層を成長でき
るのでバッファ層として使用できるが、この高抵抗化は
不純物及び欠陥の補償に基づくものでありＩｎＡｌＡｓ
層自体の結晶品質が充分とはいい難い。このように、Ｉ
ｎＧａＡｓをチャンネル層にした構造ではバッファ層に
おいて問題を残している。
【０００３】
【発明が解決しようとする課題】従来のヘテロ接合型電
界効果トランジスタ（ＦＥＴ）はチャンネル層から基板
側に電子が漏れるのを有効に防止するＩｎＡｌＡｓ層を
備えておらず、そのためにトランジスタ特性が低下する
という問題があった。
界効果トランジスタ（ＦＥＴ）はチャンネル層から基板
側に電子が漏れるのを有効に防止するＩｎＡｌＡｓ層を
備えておらず、そのためにトランジスタ特性が低下する
という問題があった。
【０００４】本発明は上記問題点に鑑みなされたもので
、チャンネル層からの電子の漏れを防止するための層を
ヘテロ接合型ＦＥＴ中に形成する事を第１の目的とする
ものであり、また、Ｐ型ＩｎＡｌＡｓ層中の不純物を回
りの層に拡散させてこの層以外の層もＰ型にする心配の
ないヘテロ接合型半導体装置の製造方法を提供する事を
第２の目的とする。 ［発明の構成］
、チャンネル層からの電子の漏れを防止するための層を
ヘテロ接合型ＦＥＴ中に形成する事を第１の目的とする
ものであり、また、Ｐ型ＩｎＡｌＡｓ層中の不純物を回
りの層に拡散させてこの層以外の層もＰ型にする心配の
ないヘテロ接合型半導体装置の製造方法を提供する事を
第２の目的とする。 ［発明の構成］
【０００５】
【課題を解決するための手段】上記問題を解決するため
に、第１の発明は半絶縁性ＩｎＰ基板上に形成されたＩ
ｎＧａＡｓのチャンネル層と、このチャンネル層上に形
成されたＩｎＡｌＡｓの電子供給層と、この電子供給層
上に形成された制御ゲートと、この制御ゲートの両側の
前記チャンネル層に電気的に接続して形成されたソース
・ドレイン領域とを備え、前記基板中或いは、前記基板
と前記チャンネル層間に形成されたｐ型ＩｎＡｌＡｓ層
或いはアンドープＩｎＡｓ／ｐ型ＡｌＡｓ超格子の有機
金属気相成長層を具備することを特徴とするヘテロ接合
型半導体装置を提供するものである。また、第２の発明
はＩｎＡｌＡｓ層及びＩｎＧａＡｓ層を含む積層構造を
備えたヘテロ接合型半導体装置の前記ＩｎＡｌＡｓ層を
形成するに当たり、原料に有機金属を用いて気相成長す
ることにより、前記原料中の炭素を前記ＩｎＡｌＡｓ層
に残置してＰ型を呈する様にした事を特徴とするヘテロ
接合型半導体装置の製造方法を提供するものである。本
発明では、この様にＡｌＡｓを含む化合物半導体を、Ｐ
型を呈する様にする際に、ドーパントとしてＣを使用す
るのである。
に、第１の発明は半絶縁性ＩｎＰ基板上に形成されたＩ
ｎＧａＡｓのチャンネル層と、このチャンネル層上に形
成されたＩｎＡｌＡｓの電子供給層と、この電子供給層
上に形成された制御ゲートと、この制御ゲートの両側の
前記チャンネル層に電気的に接続して形成されたソース
・ドレイン領域とを備え、前記基板中或いは、前記基板
と前記チャンネル層間に形成されたｐ型ＩｎＡｌＡｓ層
或いはアンドープＩｎＡｓ／ｐ型ＡｌＡｓ超格子の有機
金属気相成長層を具備することを特徴とするヘテロ接合
型半導体装置を提供するものである。また、第２の発明
はＩｎＡｌＡｓ層及びＩｎＧａＡｓ層を含む積層構造を
備えたヘテロ接合型半導体装置の前記ＩｎＡｌＡｓ層を
形成するに当たり、原料に有機金属を用いて気相成長す
ることにより、前記原料中の炭素を前記ＩｎＡｌＡｓ層
に残置してＰ型を呈する様にした事を特徴とするヘテロ
接合型半導体装置の製造方法を提供するものである。本
発明では、この様にＡｌＡｓを含む化合物半導体を、Ｐ
型を呈する様にする際に、ドーパントとしてＣを使用す
るのである。
【０００６】
【作用】本発明によれば、ｐ型層をチャンネル層より下
例えばバッファ層内に有する構造においては、フェルミ
レベルの連続性から伝導帯が持ち上がりチャンネル内の
電子に対して有効な障壁となる。従ってチャンネル層内
に電子が有効に閉じ込められ、ゲート電圧が高くなった
場合でも電子がバッファ層内に流れ込むのを少なくさせ
る効果をもつ。この結果、チャンネルのピンチオフ特性
を向上させることができる。
例えばバッファ層内に有する構造においては、フェルミ
レベルの連続性から伝導帯が持ち上がりチャンネル内の
電子に対して有効な障壁となる。従ってチャンネル層内
に電子が有効に閉じ込められ、ゲート電圧が高くなった
場合でも電子がバッファ層内に流れ込むのを少なくさせ
る効果をもつ。この結果、チャンネルのピンチオフ特性
を向上させることができる。
【０００７】さらに、本発明は有機金属気相成長法によ
りＩｎＧａＡｓをチャンネル層にする電界効果トランジ
スタ構造を形成する際にチャンネル層より下例えばバッ
ファ層に対してｐ型のＩｎＡｌＡｓ層をキャリアが空乏
化する程度の厚さに加えることにある。これに当たる条
件として、この層の厚さと濃度は例えば１００Ａ、また
Ｃの濃度は１×１０１７ｃｍ−３である事が好ましい。 この際、ｐ型ドーパントはＣである事が必要である。有
機金属気相成長方法において通常使われるｐ型ドーパン
トとしてＢｅ、Ｍｇ、Ｚｎ、Ｃｄなどがあるがこれらの
元素は拡散係数が大きいためにチャンネル層内に拡散し
てチャンネル層の品質を低下させる可能性があるほか、
一般的にこれらの元素の供給原料となるアルキル化合物
は気相成長装置の配管壁に付着しやすく、ドーピング遅
れを生じると共にいわゆるメモリ効果を来しこのＩｎＡ
ｌＡｓ層の後に続く層内に取り込まれ膜質を劣化させる
可能性がある。さてＣはこれらの元素に比較して拡散が
小さく、さらに最も有利なことはＣが万一、ＩｎＰもし
くはＩｎＧａＡｓ層に入ったとしても一般的にはドナー
になる。このため、Ｃがチャンネル層内に拡散したとし
ても、成長層の補償比を大きくして電子移動度を下げる
ようなことは少ない。ここではＰ型ＩｎＡｌＡｓ層をバ
ッファ層中に形成した場合について説明したが、チャン
ネル層より下であれば良く、例えば基板中に形成しても
全く問題ない。
りＩｎＧａＡｓをチャンネル層にする電界効果トランジ
スタ構造を形成する際にチャンネル層より下例えばバッ
ファ層に対してｐ型のＩｎＡｌＡｓ層をキャリアが空乏
化する程度の厚さに加えることにある。これに当たる条
件として、この層の厚さと濃度は例えば１００Ａ、また
Ｃの濃度は１×１０１７ｃｍ−３である事が好ましい。 この際、ｐ型ドーパントはＣである事が必要である。有
機金属気相成長方法において通常使われるｐ型ドーパン
トとしてＢｅ、Ｍｇ、Ｚｎ、Ｃｄなどがあるがこれらの
元素は拡散係数が大きいためにチャンネル層内に拡散し
てチャンネル層の品質を低下させる可能性があるほか、
一般的にこれらの元素の供給原料となるアルキル化合物
は気相成長装置の配管壁に付着しやすく、ドーピング遅
れを生じると共にいわゆるメモリ効果を来しこのＩｎＡ
ｌＡｓ層の後に続く層内に取り込まれ膜質を劣化させる
可能性がある。さてＣはこれらの元素に比較して拡散が
小さく、さらに最も有利なことはＣが万一、ＩｎＰもし
くはＩｎＧａＡｓ層に入ったとしても一般的にはドナー
になる。このため、Ｃがチャンネル層内に拡散したとし
ても、成長層の補償比を大きくして電子移動度を下げる
ようなことは少ない。ここではＰ型ＩｎＡｌＡｓ層をバ
ッファ層中に形成した場合について説明したが、チャン
ネル層より下であれば良く、例えば基板中に形成しても
全く問題ない。
【０００８】
【実施例】以下、実施例に基づき本発明を説明する。
【０００９】図１は本発明の第１の実施例に基づく電界
効果トランジスタの断面図である。Ｆｅドープ半絶縁性
ＩｎＰ基板（１） 上に２０Ａ（以下、オングストロー
ムをこの様に略す）程度の厚さのＣドープＰ型ＩｎＡｌ
Ａｓ層（２） ，ｉ型ＩｎＰバッファ層（３） ，ｉ型
ＩｎＧａＡｓチャンネル層 （４），アンドープＩｎＡ
ｌＡｓスペーサ層（５），ｎ型ＩｎＡｌＡｓ電子供給層
（６），ｉ型ＩｎＡｌＡｓショットキーコンタクト層
（７），ｎ型ＩｎＧａＡｓオーミックコンタクト層（
８１ ，８２ ）が順に積層した構造である。以下、従
来例と同一部分は同一番号を付し、その詳しい説明を略
す。この構造は有機金属気相成長方法でトリメチルガリ
ウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、
トリメチルインディウム（ＴＭＩ）、アルシン（ＡｓＨ
３ ）、ジシラン（Ｓｉ２ Ｈ６ ）を用いてエピタキ
シャル成長する。ＣドープＰ型ＩｎＡｌＡｓ層（２）
の形成については以下の様な種々の方法が挙げられる。
効果トランジスタの断面図である。Ｆｅドープ半絶縁性
ＩｎＰ基板（１） 上に２０Ａ（以下、オングストロー
ムをこの様に略す）程度の厚さのＣドープＰ型ＩｎＡｌ
Ａｓ層（２） ，ｉ型ＩｎＰバッファ層（３） ，ｉ型
ＩｎＧａＡｓチャンネル層 （４），アンドープＩｎＡ
ｌＡｓスペーサ層（５），ｎ型ＩｎＡｌＡｓ電子供給層
（６），ｉ型ＩｎＡｌＡｓショットキーコンタクト層
（７），ｎ型ＩｎＧａＡｓオーミックコンタクト層（
８１ ，８２ ）が順に積層した構造である。以下、従
来例と同一部分は同一番号を付し、その詳しい説明を略
す。この構造は有機金属気相成長方法でトリメチルガリ
ウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、
トリメチルインディウム（ＴＭＩ）、アルシン（ＡｓＨ
３ ）、ジシラン（Ｓｉ２ Ｈ６ ）を用いてエピタキ
シャル成長する。ＣドープＰ型ＩｎＡｌＡｓ層（２）
の形成については以下の様な種々の方法が挙げられる。
【００１０】ａ） ＡｓＨの供給量がＴＭＩ，ＴＭＡ
の供給量より小さくなるような条件で成長し、メチル基
からのＣの混入を増やす。この際ＩＩＩ 族原料ＴＭＩ
，ＴＭＡに対するＡｓＨ３ の供給比を減らしていくこ
とでＣの取り込みを増やすことができる。 ｂ） ＡｓＨ３ の代わりに有機金属Ａｓを使う、こ
の際の他の有機金属Ａｓ原料としてはトリメチル砒素な
どが挙げられる。 ｃ） ＣＣｌ４ などの新たなドーパントガスを使う
。
の供給量より小さくなるような条件で成長し、メチル基
からのＣの混入を増やす。この際ＩＩＩ 族原料ＴＭＩ
，ＴＭＡに対するＡｓＨ３ の供給比を減らしていくこ
とでＣの取り込みを増やすことができる。 ｂ） ＡｓＨ３ の代わりに有機金属Ａｓを使う、こ
の際の他の有機金属Ａｓ原料としてはトリメチル砒素な
どが挙げられる。 ｃ） ＣＣｌ４ などの新たなドーパントガスを使う
。
【００１１】図２は図１に示したトランジスタのＡ−Ａ
´断面のエネルギー準位図（図２（ｂ） ）を従来例（
図２（ａ） ）と比較して示す。ｐ型ＩｎＡｌＡｓがあ
るため、従来例と比較すると、伝導帯が持ち上がり、Ｉ
ｎＧａＡｓチャンネルの電流が基板側への浸み出しを減
少させることに有効である。
´断面のエネルギー準位図（図２（ｂ） ）を従来例（
図２（ａ） ）と比較して示す。ｐ型ＩｎＡｌＡｓがあ
るため、従来例と比較すると、伝導帯が持ち上がり、Ｉ
ｎＧａＡｓチャンネルの電流が基板側への浸み出しを減
少させることに有効である。
【００１２】次ぎに、図３は本発明の第２の実施例を示
す断面図である。この実施例が第１の実施例と異なる点
は、ｐ型ＩｎＡｌＡｓの代わりにアンドープＩｎＡｓ／
ＣドープＰ型ＡｌＡｓ層（２つの層を交互に積層したも
のであり、この様に記す）を採用した事である。ＡｌＡ
ｓとＩｎＡｓの厚さはそれぞれ２原子層ずつ、また周期
数は５であり、超格子の平均の格子定数はＩｎＰ基板に
整合しており、不整合転位などの結晶欠陥は生じない。 ＩｎＡｓ，ＡｌＡｓの厚さは不整合転位を生じる臨界厚
さ以下であれば変化させることができる。なお本発明に
基づく電界効果トランジスタ構造は分子線エピタキシャ
ル成長法によっても形成できる。また、アンドープＩｎ
ＧａＡｓ２次元電子ガス構造のかわりにドーピングされ
たＩｎＧａＡｓ層を活性層とする電界効果トランジスタ
構造においてもｐ型ＩｎＡｌＡｓ層もしくはアンドープ
ＩｎＡｓ／ＣドープＡｌＡｓ層を採用することで同様な
改良効果が期待できる。
す断面図である。この実施例が第１の実施例と異なる点
は、ｐ型ＩｎＡｌＡｓの代わりにアンドープＩｎＡｓ／
ＣドープＰ型ＡｌＡｓ層（２つの層を交互に積層したも
のであり、この様に記す）を採用した事である。ＡｌＡ
ｓとＩｎＡｓの厚さはそれぞれ２原子層ずつ、また周期
数は５であり、超格子の平均の格子定数はＩｎＰ基板に
整合しており、不整合転位などの結晶欠陥は生じない。 ＩｎＡｓ，ＡｌＡｓの厚さは不整合転位を生じる臨界厚
さ以下であれば変化させることができる。なお本発明に
基づく電界効果トランジスタ構造は分子線エピタキシャ
ル成長法によっても形成できる。また、アンドープＩｎ
ＧａＡｓ２次元電子ガス構造のかわりにドーピングされ
たＩｎＧａＡｓ層を活性層とする電界効果トランジスタ
構造においてもｐ型ＩｎＡｌＡｓ層もしくはアンドープ
ＩｎＡｓ／ＣドープＡｌＡｓ層を採用することで同様な
改良効果が期待できる。
【００１３】図４は図３に示したトランジスタのＢ−Ｂ
´断面でのエネルギー準位図を示す。第２の実施例にお
いてもｐ−ＡｌＡｓ／ｉ型ＩｎＡｓ超格子は等価的にｐ
型ＩｎＡｌＡｓと同じ効果をもちチャンネル電流の浸み
出しの抑制に有効である。
´断面でのエネルギー準位図を示す。第２の実施例にお
いてもｐ−ＡｌＡｓ／ｉ型ＩｎＡｓ超格子は等価的にｐ
型ＩｎＡｌＡｓと同じ効果をもちチャンネル電流の浸み
出しの抑制に有効である。
【００１４】図５は、本発明の第３の実施例を示す断面
図である。これも各層を有機金属気相成長法で形成した
。本実施例はｎ＋ 型ＩｎＰ基板５０上に整合したダブ
ルヘテロレーザー構造である。ｐ型ＩｎＡｌＡｓクラッ
ド層５４，５５のうち、ＩｎＧａＡｓ活性層５３に近い
部分のドーパント元素をＺｎではなくＣにすることで、
成長中にｐ型ドーパントが活性層中に拡散する量を抑え
ることに有効である。その他、５１はｎ＋ 型ＩｎＡｌ
ＧａＡｓのバッファ層、５２はｎ型ＩｎＡｌＡｓのクラ
ッド層、５６はオーミックコンタクト層である。
図である。これも各層を有機金属気相成長法で形成した
。本実施例はｎ＋ 型ＩｎＰ基板５０上に整合したダブ
ルヘテロレーザー構造である。ｐ型ＩｎＡｌＡｓクラッ
ド層５４，５５のうち、ＩｎＧａＡｓ活性層５３に近い
部分のドーパント元素をＺｎではなくＣにすることで、
成長中にｐ型ドーパントが活性層中に拡散する量を抑え
ることに有効である。その他、５１はｎ＋ 型ＩｎＡｌ
ＧａＡｓのバッファ層、５２はｎ型ＩｎＡｌＡｓのクラ
ッド層、５６はオーミックコンタクト層である。
【００１５】尚、本発明は上記実施例に限定されるもの
ではなく、基板を他の材料例えばＧａＡｓにしたり、或
いは他のデバイス例えばＬＥＤ等に適用しても良く、そ
の主旨を逸脱しない範囲内で種々変形して実施する事が
できるのはいうまでもない。
ではなく、基板を他の材料例えばＧａＡｓにしたり、或
いは他のデバイス例えばＬＥＤ等に適用しても良く、そ
の主旨を逸脱しない範囲内で種々変形して実施する事が
できるのはいうまでもない。
【００１６】
【発明の効果】上記構成により、回りに悪影響を与える
ことなくこのねらった層のみをＰ型にすることができ、
またこの層は電界効果トランジスタ中で、基板側への電
子のしみ出しを抑えることができる。
ことなくこのねらった層のみをＰ型にすることができ、
またこの層は電界効果トランジスタ中で、基板側への電
子のしみ出しを抑えることができる。
【図１】 本発明の第１の実施例を示す断面図。
【図２】 本発明の第１の実施例を説明する図。
【図３】 本発明の第２の実施例を示す断面図。
【図４】 本発明の第２の実施例を説明する図。
【図５】 本発明の第３の実施例を示す断面図。
【図６】 従来例の断面図。
１…ＩｎＰ基板、２…Ｐ型ＩｎＡｌＡｓ層、３…アンド
ープｉ型ＩｎＰバッファ層、４…ｉ型ＩｎＧａＡｓチャ
ンネル層、５…アンドープｉ型ＩｎＡｌＡｓスペーサ層
、６…ｎ型ＩｎＡｌＡｓ電子供給層、７…アンドープｉ
型ＩｎＡｌＡｓショットキコンタクト層、８１ ，８２
…ｎ型ＩｎＧａＡｓオーミックコンタクト層、９１
，９２ …ソース・ドレイン電極、１０…ショットキー
ゲート電極
ープｉ型ＩｎＰバッファ層、４…ｉ型ＩｎＧａＡｓチャ
ンネル層、５…アンドープｉ型ＩｎＡｌＡｓスペーサ層
、６…ｎ型ＩｎＡｌＡｓ電子供給層、７…アンドープｉ
型ＩｎＡｌＡｓショットキコンタクト層、８１ ，８２
…ｎ型ＩｎＧａＡｓオーミックコンタクト層、９１
，９２ …ソース・ドレイン電極、１０…ショットキー
ゲート電極
Claims (2)
- 【請求項１】 半絶縁性ＩｎＰ基板上に形成されたＩ
ｎＧａＡｓのチェンネル層と、このチャンネル層上に形
成されたＩｎＡｌＡｓの電子供給層と、この電子供給層
上に形成された制御ゲートと、この制御ゲートの両側の
前記チャンネル層に電気的に接続して形成されたソース
・ドレイン領域とを備え、前記基板中或いは前記基板と
前記チャンネル層間に形成されたｐ型ＩｎＡｌＡｓ或い
はアンドープＩｎＡｓ／ｐ型ＡｌＡｓ超格子の有機金属
気相成長層を具備することを特徴とするヘテロ接合型半
導体装置。 - 【請求項２】 ＩｎＡｌＡｓ層及びＩｎＧａＡｓ層を
含む積層構造を備えたヘテロ整合型半導体装置の前記Ｉ
ｎＡｌＡｓ層を形成するに当たり、原料に有機金属を用
いて気相成長することにより、前記原料中の炭素を前記
ＩｎＡｌＡｓ層に残置してＰ型を呈する様にした事を特
徴とするヘテロ接合型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP729391A JPH04340232A (ja) | 1991-01-24 | 1991-01-24 | ヘテロ接合型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP729391A JPH04340232A (ja) | 1991-01-24 | 1991-01-24 | ヘテロ接合型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340232A true JPH04340232A (ja) | 1992-11-26 |
Family
ID=11661988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP729391A Pending JPH04340232A (ja) | 1991-01-24 | 1991-01-24 | ヘテロ接合型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340232A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236753A (ja) * | 1995-02-22 | 1996-09-13 | Nec Corp | ヘテロ接合電界効果トランジスタ |
| JPH08236752A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | ヘテロ接合電界効果トランジスタ |
| JP2005216967A (ja) * | 2004-01-27 | 2005-08-11 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウエハ |
| JPWO2005015642A1 (ja) * | 2003-08-08 | 2006-10-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| JP2011171549A (ja) * | 2010-02-19 | 2011-09-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体薄膜の形成方法 |
| WO2020084858A1 (ja) * | 2018-10-23 | 2020-04-30 | 三菱電機株式会社 | 半導体光集積素子 |
-
1991
- 1991-01-24 JP JP729391A patent/JPH04340232A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236753A (ja) * | 1995-02-22 | 1996-09-13 | Nec Corp | ヘテロ接合電界効果トランジスタ |
| JPH08236752A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | ヘテロ接合電界効果トランジスタ |
| JPWO2005015642A1 (ja) * | 2003-08-08 | 2006-10-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| JP4530171B2 (ja) * | 2003-08-08 | 2010-08-25 | サンケン電気株式会社 | 半導体装置 |
| JP2005216967A (ja) * | 2004-01-27 | 2005-08-11 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウエハ |
| JP2011171549A (ja) * | 2010-02-19 | 2011-09-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体薄膜の形成方法 |
| WO2020084858A1 (ja) * | 2018-10-23 | 2020-04-30 | 三菱電機株式会社 | 半導体光集積素子 |
| WO2020084687A1 (ja) * | 2018-10-23 | 2020-04-30 | 三菱電機株式会社 | 半導体光集積素子 |
| JPWO2020084858A1 (ja) * | 2018-10-23 | 2021-02-15 | 三菱電機株式会社 | 半導体光集積素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521404A (en) | Group III-V interdiffusion prevented hetero-junction semiconductor device | |
| JP3790500B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| EP0740350B1 (en) | Compound semiconductor device having reduced resistance | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US5907164A (en) | InAlAs/InGaAs heterojunction field effect type semiconductor device | |
| US7902571B2 (en) | III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal | |
| JPH04340232A (ja) | ヘテロ接合型半導体装置及びその製造方法 | |
| JPH081955B2 (ja) | 反転変調ドープされたヘテロ構造の製造方法 | |
| JP2539268B2 (ja) | 半導体装置 | |
| JP2004221363A (ja) | 高速電子移動度トランジスタ用エピタキシャルウェハ | |
| US6797996B1 (en) | Compound semiconductor device and method for fabricating the same | |
| EP0715357A1 (en) | Carbon-doped GaAsSb semiconductor | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2001111037A (ja) | 半導体ウェハ及び電界効果トランジスタ | |
| JPH0260225B2 (ja) | ||
| JP4347919B2 (ja) | 半導体装置 | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP5119644B2 (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| US9564525B2 (en) | Compound semiconductor device | |
| JP3158467B2 (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| JPH09246529A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2001244455A (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| JPH11354451A (ja) | 半導体装置 | |
| JPH07235665A (ja) | 電界効果トランジスタ |