JPH04340628A - ファジィ推論処理コンパイルシステム - Google Patents
ファジィ推論処理コンパイルシステムInfo
- Publication number
- JPH04340628A JPH04340628A JP3113154A JP11315491A JPH04340628A JP H04340628 A JPH04340628 A JP H04340628A JP 3113154 A JP3113154 A JP 3113154A JP 11315491 A JP11315491 A JP 11315491A JP H04340628 A JPH04340628 A JP H04340628A
- Authority
- JP
- Japan
- Prior art keywords
- inference
- fuzzy inference
- asynchronous
- synchronous
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ファジィ推論処理コン
パイルシステムに関し、特にファジィ推論推論知識をマ
イクロコンピュータ用アセンブリソースに変換するファ
ジィ推論処理コンパイルシステムに関するものである。
パイルシステムに関し、特にファジィ推論推論知識をマ
イクロコンピュータ用アセンブリソースに変換するファ
ジィ推論処理コンパイルシステムに関するものである。
【０００２】
【従来の技術】ファジィ推論処理をマイクロコンピュー
タにより実行するために、ファジィ推論ルール、ファジ
ィ推論ルールにて使用するラベル等の入出力情報、ラベ
ルに対応するメンバジップ関数等のファジィ推論推論知
識をマイクロコンピュータ用アセンブリソースに変換す
るファジィ推論処理コンパイラは既に知られている。
タにより実行するために、ファジィ推論ルール、ファジ
ィ推論ルールにて使用するラベル等の入出力情報、ラベ
ルに対応するメンバジップ関数等のファジィ推論推論知
識をマイクロコンピュータ用アセンブリソースに変換す
るファジィ推論処理コンパイラは既に知られている。
【０００３】ファジィ推論には、推論の入力データは推
論処理開始時に一括してバッファメモリ等に対し受渡し
を行う同期方式と、推論処理中に各推論ルールに従いそ
の都度必要な推論の入力データのみをバッファメモリ等
に対し受渡しするオンディマンド的な非同期方式とがあ
り、これは応用分野に応じて使い分けられることが好ま
しい。
論処理開始時に一括してバッファメモリ等に対し受渡し
を行う同期方式と、推論処理中に各推論ルールに従いそ
の都度必要な推論の入力データのみをバッファメモリ等
に対し受渡しするオンディマンド的な非同期方式とがあ
り、これは応用分野に応じて使い分けられることが好ま
しい。
【０００４】例えば、制御の分野に於いては、制御対象
の応答周波数に比べ、サンプリング周期Ｔｓの逆数１／
Ｔｓが充分に大きい場合は同期方式と非同期方式のいず
れのファジィ推論によっても制御性能に大きい差異は生
じないが、しかし１／Ｔｓが制御対象の応答周波数に近
付くに従いファジィ推論が同期方式であるか、非同期方
式であるか、換言すれば、一つ前の周期の情報を用いる
か、実行中の最新の周期の情報を用いるがで、制御性能
に差異が生じ、実行中の最新の周期の情報を用いること
ができる非同期方式のファジィ推論である方が良好な制
御性能が得られる。
の応答周波数に比べ、サンプリング周期Ｔｓの逆数１／
Ｔｓが充分に大きい場合は同期方式と非同期方式のいず
れのファジィ推論によっても制御性能に大きい差異は生
じないが、しかし１／Ｔｓが制御対象の応答周波数に近
付くに従いファジィ推論が同期方式であるか、非同期方
式であるか、換言すれば、一つ前の周期の情報を用いる
か、実行中の最新の周期の情報を用いるがで、制御性能
に差異が生じ、実行中の最新の周期の情報を用いること
ができる非同期方式のファジィ推論である方が良好な制
御性能が得られる。
【０００５】これに対し、各種の認識の分野に於いては
、推論処理に用いる入力情報の同時性が重要であるから
、同期方式のファジィ推論であることが要求される。
、推論処理に用いる入力情報の同時性が重要であるから
、同期方式のファジィ推論であることが要求される。
【０００６】また同期方式と非同期方式はファジィ推論
の出力データについても同等に存在する。
の出力データについても同等に存在する。
【０００７】
【発明が解決しようとする課題】上述の如くファジィ推
論の実行方式はファジィ推論の応用分野に応じて臨機応
変に使い分けらるべきであるが、作成されたファジィ推
論推論知識をマイクロコンピュータ用アセンブリソース
に変換する際、ファジィ推論の実行方式の違いによりア
センブリソースの処理手順が異なり、このため同期方式
のファジィ推論の実行に適合したマイクロコンピュータ
用アセンブリソースを作成するコンパイラと、非同期方
式のファジィ推論の実行に適合したマイクロコンピュー
タ用アセンブリソースを作成するコンパイラとは互いに
異なった内容ものになり、一つのコンパイラによりその
両方を行える選択的に行えるものはない。
論の実行方式はファジィ推論の応用分野に応じて臨機応
変に使い分けらるべきであるが、作成されたファジィ推
論推論知識をマイクロコンピュータ用アセンブリソース
に変換する際、ファジィ推論の実行方式の違いによりア
センブリソースの処理手順が異なり、このため同期方式
のファジィ推論の実行に適合したマイクロコンピュータ
用アセンブリソースを作成するコンパイラと、非同期方
式のファジィ推論の実行に適合したマイクロコンピュー
タ用アセンブリソースを作成するコンパイラとは互いに
異なった内容ものになり、一つのコンパイラによりその
両方を行える選択的に行えるものはない。
【０００８】本発明は、従来のファジィ推論処理用のコ
ンパイラに於ける上述の如き問題点に着目してなされた
ものであり、同期方式のファジィ推論の実行に適合した
マイクロコンピュータ用アセンブリソースの作成と非同
期方式のファジィ推論の実行に適合したマイクロコンピ
ュータ用アセンブリソースの作成の何れをもユーザによ
る選択設定により行うファジィ推論処理コンパイルシス
テムを提供することを目的としている。
ンパイラに於ける上述の如き問題点に着目してなされた
ものであり、同期方式のファジィ推論の実行に適合した
マイクロコンピュータ用アセンブリソースの作成と非同
期方式のファジィ推論の実行に適合したマイクロコンピ
ュータ用アセンブリソースの作成の何れをもユーザによ
る選択設定により行うファジィ推論処理コンパイルシス
テムを提供することを目的としている。
【０００９】
【課題を解決するための手段】上述の如き目的は、本発
明によれば、ファジィ推論知識をマイクロコンピュータ
用アセンブリソースに変換するファジィ推論処理コンパ
イルシステムに於いて、推論の入力データを推論処理開
始時に一括して受渡す同期方式ファジィ推論の実行に適
合したマイクロコンピュータ用アセンブリソースを作成
する同期方式用コンパイルモードと、推論処理中に各推
論ルールに従いその都度必要な推論の入力データのみを
受渡す非同期方式ファジィ推論の実行に適合したマイク
ロコンピュータ用アセンブリソースを作成する非同期方
式用コンパイルモードと、前記同期方式用コンパイルモ
ードと前記非同期方式用コンパイルモードのいずれかの
実行を選択設定する実行モード選択設定部とを有してい
ることを特徴とするファジィ推論処理コンパイルシステ
ムによって達成される。
明によれば、ファジィ推論知識をマイクロコンピュータ
用アセンブリソースに変換するファジィ推論処理コンパ
イルシステムに於いて、推論の入力データを推論処理開
始時に一括して受渡す同期方式ファジィ推論の実行に適
合したマイクロコンピュータ用アセンブリソースを作成
する同期方式用コンパイルモードと、推論処理中に各推
論ルールに従いその都度必要な推論の入力データのみを
受渡す非同期方式ファジィ推論の実行に適合したマイク
ロコンピュータ用アセンブリソースを作成する非同期方
式用コンパイルモードと、前記同期方式用コンパイルモ
ードと前記非同期方式用コンパイルモードのいずれかの
実行を選択設定する実行モード選択設定部とを有してい
ることを特徴とするファジィ推論処理コンパイルシステ
ムによって達成される。
【００１０】
【作用】上述の如き構成によれば、実行モード選択設定
部によりコンパイルの実行モードが同期方式用コンパイ
ルモードと非同期方式用コンパイルモードのいずれかに
任意に設定され、この設定に応じて同期方式用コンパイ
ルモードと非同期方式用コンパイルモードのいずれかの
実行によりファジィ推論推論知識をマイクロコンピュー
タ用アセンブリソースに変換することが行われ、同期方
式ファジィ推論の実行に適合したマイクロコンピュータ
用アセンブリソースと非同期方式ファジィ推論の実行に
適合したマイクロコンピュータ用アセンブリソースのい
ずれかが選択的に作成される。
部によりコンパイルの実行モードが同期方式用コンパイ
ルモードと非同期方式用コンパイルモードのいずれかに
任意に設定され、この設定に応じて同期方式用コンパイ
ルモードと非同期方式用コンパイルモードのいずれかの
実行によりファジィ推論推論知識をマイクロコンピュー
タ用アセンブリソースに変換することが行われ、同期方
式ファジィ推論の実行に適合したマイクロコンピュータ
用アセンブリソースと非同期方式ファジィ推論の実行に
適合したマイクロコンピュータ用アセンブリソースのい
ずれかが選択的に作成される。
【００１１】
【実施例】以下に添付の図を参照して本発明を実施例に
ついて詳細に説明する。
ついて詳細に説明する。
【００１２】本発明によるファジィ推論処理コンパイル
システムは、図１に示されて如く、推論の入力データを
推論処理開始時に一括して受渡す同期方式ファジィ推論
の実行に適合したマイクロコンピュータ用アセンブリソ
ースを作成する同期方式用コンパイル部１と、推論処理
中に各推論ルールに従いその都度必要な推論の入力デー
タのみを受渡す非同期方式ファジィ推論の実行に適合し
たマイクロコンピュータ用アセンブリソースを作成する
非同期方式用コンパイル部２と、同期方式用コンパイル
部１と非同期方式用コンパイル部２のいずれかの実行を
選択設定する実行モード選択設定部３とを含んでいる。
システムは、図１に示されて如く、推論の入力データを
推論処理開始時に一括して受渡す同期方式ファジィ推論
の実行に適合したマイクロコンピュータ用アセンブリソ
ースを作成する同期方式用コンパイル部１と、推論処理
中に各推論ルールに従いその都度必要な推論の入力デー
タのみを受渡す非同期方式ファジィ推論の実行に適合し
たマイクロコンピュータ用アセンブリソースを作成する
非同期方式用コンパイル部２と、同期方式用コンパイル
部１と非同期方式用コンパイル部２のいずれかの実行を
選択設定する実行モード選択設定部３とを含んでいる。
【００１３】このファジィ推論処理コンパイルシステム
は、一般的なマイクロコンピュータ、或は専用のコンパ
イルマシンにより実行され、適当なエディタ、ファジィ
推論知識作成ツール等により作成されたファジィ推論知
識を与えられ、ファジィ推論知識をマイクロコンピュー
タ用アセンブリソースに変換する際には、先ず実行モー
ド選択設定部３を実行し、実行マシンのＣＲＴに同期方
式用コンパイルモードと非同期方式用コンパイルモード
のいずれのモードによりコンパイルするかを選択設定す
るための画面表示を行う。このモード選択は、キーボー
ド、マウス、ディプスイッチ等によるマニュアル操作に
より行われ、同期方式コンパイルモードが選ばれると、
同期方式用コンパイル部１が実行され、推論の入力デー
タを推論処理開始時に一括して受渡す同期方式ファジィ
推論の実行に適合したマイクロコンピュータ用アセンブ
リソースを作成することが行われる。これに対し非同期
方式コンパイルモードが選ばれると、非同期方式用コン
パイル部２が実行され、推論処理中に各推論ルールに従
いその都度必要な推論の入力データのみを受渡す非同期
方式ファジィ推論の実行に適合したマイクロコンピュー
タ用アセンブリソースを作成することが行われる。この
モード選択とコンパイル実行のフローは図２に示されて
いる。
は、一般的なマイクロコンピュータ、或は専用のコンパ
イルマシンにより実行され、適当なエディタ、ファジィ
推論知識作成ツール等により作成されたファジィ推論知
識を与えられ、ファジィ推論知識をマイクロコンピュー
タ用アセンブリソースに変換する際には、先ず実行モー
ド選択設定部３を実行し、実行マシンのＣＲＴに同期方
式用コンパイルモードと非同期方式用コンパイルモード
のいずれのモードによりコンパイルするかを選択設定す
るための画面表示を行う。このモード選択は、キーボー
ド、マウス、ディプスイッチ等によるマニュアル操作に
より行われ、同期方式コンパイルモードが選ばれると、
同期方式用コンパイル部１が実行され、推論の入力デー
タを推論処理開始時に一括して受渡す同期方式ファジィ
推論の実行に適合したマイクロコンピュータ用アセンブ
リソースを作成することが行われる。これに対し非同期
方式コンパイルモードが選ばれると、非同期方式用コン
パイル部２が実行され、推論処理中に各推論ルールに従
いその都度必要な推論の入力データのみを受渡す非同期
方式ファジィ推論の実行に適合したマイクロコンピュー
タ用アセンブリソースを作成することが行われる。この
モード選択とコンパイル実行のフローは図２に示されて
いる。
【００１４】次に具体例として、４つの入力データｉｎ
１、ｉｎ２、ｉｎ３、ｉｎ４と、下記の如き５つの推論
ルールｒｕｌｅ１、ｒｕｌｅ２、ｒｕｌｅ３、ｒｕｌｅ
４、ｒｕｌｅ５と、２つの出力データｏｕｔ１、ｏｕｔ
２とによるファジィ推論を図３に示されている如きマイ
クロコンピュータにより実行する場合の同期方式ファジ
ィ推論に於ける処理手順と非同期方式ファジィ推論に於
ける処理手順を図４と図５を用いて順に説明する。
１、ｉｎ２、ｉｎ３、ｉｎ４と、下記の如き５つの推論
ルールｒｕｌｅ１、ｒｕｌｅ２、ｒｕｌｅ３、ｒｕｌｅ
４、ｒｕｌｅ５と、２つの出力データｏｕｔ１、ｏｕｔ
２とによるファジィ推論を図３に示されている如きマイ
クロコンピュータにより実行する場合の同期方式ファジ
ィ推論に於ける処理手順と非同期方式ファジィ推論に於
ける処理手順を図４と図５を用いて順に説明する。
【００１５】先ず、上述の推論ルールを記述する。
（ｒｕｌｅ１）
Ｉｆ ｉｎ１＝Ｐ ａｎｄ ｉｎ２＝Ｐｔｈｅｎ
ｏｕｔ１＝Ｐ，ｏｕｔ２＝Ｎ（ｒｕｌｅ２） Ｉｆ ｉｎ１＝Ｎ ａｎｄ ｉｎ２＝Ｎｔｈｅｎ
ｏｕｔ１＝Ｎ，ｏｕｔ２＝Ｐ（ｒｕｌｅ３） Ｉｆ ｉｎ２＝Ｐ ａｎｄ ｉｎ３＝Ｐｔｈｅｎ
ｏｕｔ２＝Ｎ （ｒｕｌｅ４） Ｉｆ ｉｎ３＝Ｐ ａｎｄ ｉｎ４＝Ｐｔｈｅｎ
ｏｕｔ２＝Ｐ （ｒｕｌｅ５） Ｉｆ ｉｎ３＝Ｎ ａｎｄ ｉｎ４＝Ｎｔｈｉｎ
ｏｕｔ２＝Ｎ 次に図３のマイクロコンピュータについて説明する。こ
のマイクロコンピュータは、入力バッファと出力バッフ
ァを含むＣＰＵ１０と、入力データｉｎ１、ｉｎ２、ｉ
ｎ３、ｉｎ４をＡ／Ｄ変換するＡ／Ｄ変換器１１と、出
力データｏｕｔ１、ｏｕｔ２をＤ／Ａ変換するＤ／Ａ変
換器１２と、システムプログラム、ファジィ推論処理の
アセンブリソースのファイル等を格納されたメモリ１３
とを有している。
ｏｕｔ１＝Ｐ，ｏｕｔ２＝Ｎ（ｒｕｌｅ２） Ｉｆ ｉｎ１＝Ｎ ａｎｄ ｉｎ２＝Ｎｔｈｅｎ
ｏｕｔ１＝Ｎ，ｏｕｔ２＝Ｐ（ｒｕｌｅ３） Ｉｆ ｉｎ２＝Ｐ ａｎｄ ｉｎ３＝Ｐｔｈｅｎ
ｏｕｔ２＝Ｎ （ｒｕｌｅ４） Ｉｆ ｉｎ３＝Ｐ ａｎｄ ｉｎ４＝Ｐｔｈｅｎ
ｏｕｔ２＝Ｐ （ｒｕｌｅ５） Ｉｆ ｉｎ３＝Ｎ ａｎｄ ｉｎ４＝Ｎｔｈｉｎ
ｏｕｔ２＝Ｎ 次に図３のマイクロコンピュータについて説明する。こ
のマイクロコンピュータは、入力バッファと出力バッフ
ァを含むＣＰＵ１０と、入力データｉｎ１、ｉｎ２、ｉ
ｎ３、ｉｎ４をＡ／Ｄ変換するＡ／Ｄ変換器１１と、出
力データｏｕｔ１、ｏｕｔ２をＤ／Ａ変換するＤ／Ａ変
換器１２と、システムプログラム、ファジィ推論処理の
アセンブリソースのファイル等を格納されたメモリ１３
とを有している。
【００１６】次に図４に従って同期方式ファジィ推論に
於ける処理手順を説明する。先ず最初に４つの入力デー
タｉｎ１、ｉｎ２、ｉｎ３、ｉｎ４のすべてをＡ／Ｄ変
換器１１より読み込み、これを入力バッファにストアす
る（ステップ１０）。このストアが完了すると、入力バ
ッファより入力データｉｎ１、ｉｎ２を読み取り（ステ
ップ２０）、推論ルールｒｕｌｅ１とｒｕｌｅ２とを順
次実行する（ステップ３０）。次に推論ルールｒｕｌｅ
１とｒｕｌｅ２の実行により得られた出力データｏｕｔ
１の確定値を求める処理を行い（ステップ４０）、これ
を出力バッファに書き込む（ステップ５０）。
於ける処理手順を説明する。先ず最初に４つの入力デー
タｉｎ１、ｉｎ２、ｉｎ３、ｉｎ４のすべてをＡ／Ｄ変
換器１１より読み込み、これを入力バッファにストアす
る（ステップ１０）。このストアが完了すると、入力バ
ッファより入力データｉｎ１、ｉｎ２を読み取り（ステ
ップ２０）、推論ルールｒｕｌｅ１とｒｕｌｅ２とを順
次実行する（ステップ３０）。次に推論ルールｒｕｌｅ
１とｒｕｌｅ２の実行により得られた出力データｏｕｔ
１の確定値を求める処理を行い（ステップ４０）、これ
を出力バッファに書き込む（ステップ５０）。
【００１７】次に入力バッファより入力データｉｎ３を
読み取り（ステップ６０）、推論ルールｒｕｌｅ３を実
行する（ステップ７０）。そして入力バッファより入力
データｉｎ４を読み取り（ステップ８０）、推論ルール
ｒｕｌｅ４、５を実行する（ステップ９０）。次に推論
ルールｒｕｌｅ１〜５の実行により得られた出力データ
ｏｕｔ２の確定値を求める処理を行い（ステップ１００
）、これを出力バッファに書き込む（ステップ１１０）
。
読み取り（ステップ６０）、推論ルールｒｕｌｅ３を実
行する（ステップ７０）。そして入力バッファより入力
データｉｎ４を読み取り（ステップ８０）、推論ルール
ｒｕｌｅ４、５を実行する（ステップ９０）。次に推論
ルールｒｕｌｅ１〜５の実行により得られた出力データ
ｏｕｔ２の確定値を求める処理を行い（ステップ１００
）、これを出力バッファに書き込む（ステップ１１０）
。
【００１８】最後に出力バッファの出力データｏｕｔ１
、２をＤ／Ａ変換器１２に書き込む（ステップ１２０）
。
、２をＤ／Ａ変換器１２に書き込む（ステップ１２０）
。
【００１９】次に図５に従って非同期方式ファジィ推論
に於ける処理手順を説明する。この場合は、先ず推論ル
ールｒｕｌｅ１とｒｕｌｅ２の実行に必要な入力データ
ｉｎ１、ｉｎ２をＡ／Ｄ変換器１１より読み込み、これ
を入力バッファにストアする（ステップ１０）。このス
トアが完了すると、入力バッファより入力データｉｎ１
、ｉｎ２を読み取り（ステップ２０）、推論ルールｒｕ
ｌｅ１とｒｕｌｅ２とを順次実行する（ステップ３０）
。次に推論ルールｒｕｌｅ１とｒｕｌｅ２の実行により
得られた出力データｏｕｔ１の確定値を求める処理を行
い（ステップ４０）、これを出力バッファに書き込み（
ステップ５０）、そして出力データｏｕｔ１を即座にＤ
／Ａ変換器１２に書き込む。（ステップ６０）。
に於ける処理手順を説明する。この場合は、先ず推論ル
ールｒｕｌｅ１とｒｕｌｅ２の実行に必要な入力データ
ｉｎ１、ｉｎ２をＡ／Ｄ変換器１１より読み込み、これ
を入力バッファにストアする（ステップ１０）。このス
トアが完了すると、入力バッファより入力データｉｎ１
、ｉｎ２を読み取り（ステップ２０）、推論ルールｒｕ
ｌｅ１とｒｕｌｅ２とを順次実行する（ステップ３０）
。次に推論ルールｒｕｌｅ１とｒｕｌｅ２の実行により
得られた出力データｏｕｔ１の確定値を求める処理を行
い（ステップ４０）、これを出力バッファに書き込み（
ステップ５０）、そして出力データｏｕｔ１を即座にＤ
／Ａ変換器１２に書き込む。（ステップ６０）。
【００２０】次に推論ルールｒｕｌｅ３の実行に必要な
入力データｉｎ３をＡ／Ｄ変換器１１より読み込み、こ
れを入力バッファにストアする（ステップ７０）。この
ストアが完了すると、入力バッファより入力データｉｎ
３を読み取り（ステップ８０）、推論ルールｒｕｌｅ３
を実行する（ステップ９０）。
入力データｉｎ３をＡ／Ｄ変換器１１より読み込み、こ
れを入力バッファにストアする（ステップ７０）。この
ストアが完了すると、入力バッファより入力データｉｎ
３を読み取り（ステップ８０）、推論ルールｒｕｌｅ３
を実行する（ステップ９０）。
【００２１】次に推論ルールｒｕｌｅ４とｒｕｌｅ５の
実行に必要な入力データｉｎ４をＡ／Ｄ変換器１１より
読み込み、これを入力バッファにストアする（ステップ
１００）。このストアが完了すると、入力バッファより
入力データｉｎ４を読み取り（ステップ１１０）、推論
ルールｒｕｌｅ４とｒｕｌｅ５とを順次実行する（ステ
ップ１２０）。次に推論ルールｒｕｌｅ１〜ｒｕｌｅ５
の実行により得られた出力データｏｕｔ２の確定値を求
める処理を行い（ステップ１３０）、これを出力バッフ
ァに書き込み（ステップ１４０）、そして出力データｏ
ｕｔ２を即座にＤ／Ａ変換器１２に書き込む。（ステッ
プ１５０）。
実行に必要な入力データｉｎ４をＡ／Ｄ変換器１１より
読み込み、これを入力バッファにストアする（ステップ
１００）。このストアが完了すると、入力バッファより
入力データｉｎ４を読み取り（ステップ１１０）、推論
ルールｒｕｌｅ４とｒｕｌｅ５とを順次実行する（ステ
ップ１２０）。次に推論ルールｒｕｌｅ１〜ｒｕｌｅ５
の実行により得られた出力データｏｕｔ２の確定値を求
める処理を行い（ステップ１３０）、これを出力バッフ
ァに書き込み（ステップ１４０）、そして出力データｏ
ｕｔ２を即座にＤ／Ａ変換器１２に書き込む。（ステッ
プ１５０）。
【００２２】上述の如き同期方式、非同期方式のいずれ
のファジィ推論処理も入力データのサンプリング周期、
例えば図６に示されている如きサンプリング周期Ｔｓ毎
に実行される。同期方式のファジィ推論処理に於いては
、例えばＴｎの周期に於けるファジィ推論処理ではＴｎ
−１の同一周期に於ける入力データｉｎ１、ｉｎ２、ｉ
ｎ３、ｉｎ４が用いられ、これに対し非同期方式のファ
ジィ推論処理に於いては、Ｔｎ−１のファジィ推論処理
では推論ルールの実行タイミング次第で、その実行時の
最新の入力データとしてＴｎ−１或はＴｎの周期に於け
る入力データｉｎ１、ｉｎ２、ｉｎ３、ｉｎ４が用いら
れることになる。
のファジィ推論処理も入力データのサンプリング周期、
例えば図６に示されている如きサンプリング周期Ｔｓ毎
に実行される。同期方式のファジィ推論処理に於いては
、例えばＴｎの周期に於けるファジィ推論処理ではＴｎ
−１の同一周期に於ける入力データｉｎ１、ｉｎ２、ｉ
ｎ３、ｉｎ４が用いられ、これに対し非同期方式のファ
ジィ推論処理に於いては、Ｔｎ−１のファジィ推論処理
では推論ルールの実行タイミング次第で、その実行時の
最新の入力データとしてＴｎ−１或はＴｎの周期に於け
る入力データｉｎ１、ｉｎ２、ｉｎ３、ｉｎ４が用いら
れることになる。
【００２３】上述の実施例に於いては、同期方式と非同
期方式は各々、入力データが同期方式であれば出力デー
タも同期方式、入力データが非同期方式であれば出力デ
ータも非同期方式としたが、出力データの同期性と非同
期性は入力データのそれと必ずしも一致している必要は
なく、例えば入力データについては同期方式で、出力デ
ータについては非同期方式であってもよく、この場合は
、実行モード選択設定部３は入力データに関するモード
選択設定機能と出力データに関するモード選択設定機能
とを個別に有していればよい。
期方式は各々、入力データが同期方式であれば出力デー
タも同期方式、入力データが非同期方式であれば出力デ
ータも非同期方式としたが、出力データの同期性と非同
期性は入力データのそれと必ずしも一致している必要は
なく、例えば入力データについては同期方式で、出力デ
ータについては非同期方式であってもよく、この場合は
、実行モード選択設定部３は入力データに関するモード
選択設定機能と出力データに関するモード選択設定機能
とを個別に有していればよい。
【００２４】
【発明の効果】以上の説明から理解される如く、本発明
によるファジィ推論処理コンパイルシステムによれば、
実行モード選択設定部によりコンパイルの実行モードが
同期方式用コンパイルモードと非同期方式用コンパイル
モードのいずれかに任意に設定され、この設定に応じて
同期方式用コンパイルモードと非同期方式用コンパイル
モードのいずれかの実行によりファジィ推論推論知識を
マイクロコンピュータ用アセンブリソースに変換するこ
とが行われ、同期方式ファジィ推論の実行に適合したマ
イクロコンピュータ用アセンブリソースと非同期方式フ
ァジィ推論の実行に適合したマイクロコンピュータ用ア
センブリソースのいずれかが選択的に作成され、これに
より同期方式のファジィ推論の実行に適合したマイクロ
コンピュータ用アセンブリソースの作成と非同期方式の
ファジィ推論の実行に適合したマイクロコンピュータ用
アセンブリソースの作成の何れもがユーザによる選択設
定により行われるようになる。
によるファジィ推論処理コンパイルシステムによれば、
実行モード選択設定部によりコンパイルの実行モードが
同期方式用コンパイルモードと非同期方式用コンパイル
モードのいずれかに任意に設定され、この設定に応じて
同期方式用コンパイルモードと非同期方式用コンパイル
モードのいずれかの実行によりファジィ推論推論知識を
マイクロコンピュータ用アセンブリソースに変換するこ
とが行われ、同期方式ファジィ推論の実行に適合したマ
イクロコンピュータ用アセンブリソースと非同期方式フ
ァジィ推論の実行に適合したマイクロコンピュータ用ア
センブリソースのいずれかが選択的に作成され、これに
より同期方式のファジィ推論の実行に適合したマイクロ
コンピュータ用アセンブリソースの作成と非同期方式の
ファジィ推論の実行に適合したマイクロコンピュータ用
アセンブリソースの作成の何れもがユーザによる選択設
定により行われるようになる。
【図１】本発明によるファジィ推論処理コンパイルシス
テムの構成例を示すブロック線図。
テムの構成例を示すブロック線図。
【図２】本発明によるファジィ推論処理コンパイルシス
テムの作動を示すフローチャート。
テムの作動を示すフローチャート。
【図３】本発明によるファジィ推論処理コンパイルシス
テムにより作成されたアセンブリソースによりファジィ
推論処理を実行するマイクロコンピュータの一例を示す
ブロック線図。
テムにより作成されたアセンブリソースによりファジィ
推論処理を実行するマイクロコンピュータの一例を示す
ブロック線図。
【図４】同期方式ファジィ推論に於ける処理手順例を示
すフローチャート。
すフローチャート。
【図５】非同期方式ファジィ推論に於ける処理手順をを
示すフローチャート。
示すフローチャート。
【図６】ファジィ推論処理に於ける入力データのサンプ
リング周期と入力データのサンプリングタイミングとを
示すタイムチャート。
リング周期と入力データのサンプリングタイミングとを
示すタイムチャート。
１ 同期方式用コンパイル部
２ 非同期方式用コンパイル部
３ 実行モード選択設定部
１０ ＣＰＵ
１１ Ａ／Ｄ変換器
１２ Ｄ／Ａ変換器
１３ メモリ１３
Claims (1)
- 【請求項１】 ファジィ推論知識をマイクロコンピュ
ータ用アセンブリソースに変換するファジィ推論処理コ
ンパイルシステムに於いて、推論の入力データを推論処
理開始時に一括して受渡す同期方式ファジィ推論の実行
に適合したマイクロコンピュータ用アセンブリソースを
作成する同期方式用コンパイルモードと、推論処理中に
各推論ルールに従いその都度必要な推論の入力データの
みを受渡す非同期方式ファジィ推論の実行に適合したマ
イクロコンピュータ用アセンブリソースを作成する非同
期方式用コンパイルモードと、前記同期方式用コンパイ
ルモードと前記非同期方式用コンパイルモードのいずれ
かの実行を選択設定する実行モード選択設定部とを有し
ていることを特徴とするファジィ推論処理コンパイルシ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03113154A JP3114884B2 (ja) | 1991-05-17 | 1991-05-17 | ファジィ推論処理コンパイルシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03113154A JP3114884B2 (ja) | 1991-05-17 | 1991-05-17 | ファジィ推論処理コンパイルシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04340628A true JPH04340628A (ja) | 1992-11-27 |
| JP3114884B2 JP3114884B2 (ja) | 2000-12-04 |
Family
ID=14604936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03113154A Expired - Fee Related JP3114884B2 (ja) | 1991-05-17 | 1991-05-17 | ファジィ推論処理コンパイルシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3114884B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5229291B2 (ja) | 2010-09-29 | 2013-07-03 | ブラザー工業株式会社 | 地図作成装置および地図作成プログラム |
-
1991
- 1991-05-17 JP JP03113154A patent/JP3114884B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3114884B2 (ja) | 2000-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504902A (en) | Multi-language generation of control program for an industrial controller | |
| JPH08202545A (ja) | ターゲット言語コードを生成するためのオブジェクト指向システム及びその方法 | |
| JPH0721033A (ja) | 言語処理装置及びその方法 | |
| US6874148B1 (en) | System and method for exporting a graphical program to a shared library | |
| JPH09259153A (ja) | バッチ実行制御プログラム作成装置及び方法 | |
| JP2000122886A (ja) | 半導体試験装置のプログラム作成方式 | |
| JPH05100833A (ja) | コード生成手段を有するデータ処理装置及びコード生成方法 | |
| JPH11250112A (ja) | ハードウェア合成方法およびハードウェア合成装置並びにハードウェア合成プログラムを記録した記録媒体 | |
| JPH04340628A (ja) | ファジィ推論処理コンパイルシステム | |
| JP4168224B2 (ja) | プログラマブルコントローラのプログラミング装置 | |
| JPH10187461A (ja) | 言語処理方式 | |
| JPH06161773A (ja) | 並列処理プログラムの作成装置 | |
| JP2827724B2 (ja) | プログラムデバッグ処理方法 | |
| JPH0272407A (ja) | ラダー・プログラム変換装置 | |
| JPH07334358A (ja) | 手順編集装置 | |
| JPS62135958A (ja) | シミユレ−シヨン方式 | |
| JPH0561662A (ja) | プログラム部品実行制御方法及びその装置 | |
| Varga et al. | PROCONSUL: an SDL tool set | |
| JPH04257028A (ja) | プログラム生成／合成装置および方法 | |
| JPH01270137A (ja) | コンパイル変数引継方式 | |
| JPS62140143A (ja) | プログラム変換用プログラム作成装置 | |
| JPS6162141A (ja) | 論理型情報処理装置 | |
| JPH01282651A (ja) | 網羅度管理のための制御項目自動管理方式 | |
| JPH064348A (ja) | プログラムデバッグ方式 | |
| US20070282891A1 (en) | Hierarchical protocol representation for data acquisition and control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |