JPH04340750A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04340750A JPH04340750A JP3112091A JP11209191A JPH04340750A JP H04340750 A JPH04340750 A JP H04340750A JP 3112091 A JP3112091 A JP 3112091A JP 11209191 A JP11209191 A JP 11209191A JP H04340750 A JPH04340750 A JP H04340750A
- Authority
- JP
- Japan
- Prior art keywords
- plastic
- lccs
- mother board
- lcc
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はプラスチックＬＣＣの製
造方法に関するものである。
造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路のパッケージには、ＤＩ
Ｐ（ｄｕａｌ ｉｎ−ｌｉｎｅ ｐａｃｋａｇｅ）
、ＳＩＰ（ｓｉｎｇｌｅ ｉｎ−ｌｉｎｅ ｐａｃ
ｋａｇｅ）、ＰＧＡ（ｐｉｎ ｇｒｉｄ ａｒｒａ
ｙ ｐａｃｋａｇｅ）のようなマザーボードスルーホ
ールに端子を挿入するものと、ＳＯＰ（ｓｍａｌｌ
ｏｕｔｌｉｎｅｐａｃｋａｇｅ）、ＱＦＰ（ｑｕａｄ
ｆｌａｔ ｐａｃｋａｇｅ）、ＬＣＣ（ｌｅａｄｌ
ｅｓｓ ｃｈｉｐ ｃａｒｒｉｅｒ）のような表面
実装タイプのパッケージとがある。
Ｐ（ｄｕａｌ ｉｎ−ｌｉｎｅ ｐａｃｋａｇｅ）
、ＳＩＰ（ｓｉｎｇｌｅ ｉｎ−ｌｉｎｅ ｐａｃ
ｋａｇｅ）、ＰＧＡ（ｐｉｎ ｇｒｉｄ ａｒｒａ
ｙ ｐａｃｋａｇｅ）のようなマザーボードスルーホ
ールに端子を挿入するものと、ＳＯＰ（ｓｍａｌｌ
ｏｕｔｌｉｎｅｐａｃｋａｇｅ）、ＱＦＰ（ｑｕａｄ
ｆｌａｔ ｐａｃｋａｇｅ）、ＬＣＣ（ｌｅａｄｌ
ｅｓｓ ｃｈｉｐ ｃａｒｒｉｅｒ）のような表面
実装タイプのパッケージとがある。
【０００３】最近は特に小型軽量化、高密度化に適した
表面実装型が増えている。プラスチックを材料とするパ
ッケージは小型化、軽量化に適している。表面実装型パ
ッケージの中でも特にプラスチックＬＣＣ（ＰＬＣＣ）
はさらに小型化ができる。
表面実装型が増えている。プラスチックを材料とするパ
ッケージは小型化、軽量化に適している。表面実装型パ
ッケージの中でも特にプラスチックＬＣＣ（ＰＬＣＣ）
はさらに小型化ができる。
【０００４】従来のプラスチックＬＣＣについて、図３
（ａ）の破砕平面図およびそのＡ−Ｂ断面図である図３
（ｂ）を参照して説明する。
（ａ）の破砕平面図およびそのＡ−Ｂ断面図である図３
（ｂ）を参照して説明する。
【０００５】導体パターン９が形成された複数のプラス
チックＬＣＣ２となるプリント基板（図示せず）を切削
してＩＣチップマウント用の凹みを形成してから、個別
に分割する。分割したプラスチックＬＣＣ２にＩＣチッ
プ保護コーティング樹脂７の流れ止め用樹脂枠８を貼り
つけてプラスチックＬＣＣパッケージ２となる。
チックＬＣＣ２となるプリント基板（図示せず）を切削
してＩＣチップマウント用の凹みを形成してから、個別
に分割する。分割したプラスチックＬＣＣ２にＩＣチッ
プ保護コーティング樹脂７の流れ止め用樹脂枠８を貼り
つけてプラスチックＬＣＣパッケージ２となる。
【０００６】このプラスチックＬＣＣパッケージ２にＩ
Ｃベアチップ５を搭載（マウント）し、金線６で接続（
ワイヤボンディング）したのち、ＩＣチップ保護コーテ
ィング樹脂７を形成する。ＩＣチップ保護コーティング
樹脂７がプラスチックＬＣＣ２の外側にあふれないよう
に、流れ止め用樹脂枠８で抑えている。
Ｃベアチップ５を搭載（マウント）し、金線６で接続（
ワイヤボンディング）したのち、ＩＣチップ保護コーテ
ィング樹脂７を形成する。ＩＣチップ保護コーティング
樹脂７がプラスチックＬＣＣ２の外側にあふれないよう
に、流れ止め用樹脂枠８で抑えている。
【０００７】
【発明が解決しようとする課題】従来はチップ保護コー
ティングの流れ止め枠を貼りつけるための領域を確保す
る必要があった。流れ止め枠の幅とその位置ずれ誤差の
余裕が必要である。
ティングの流れ止め枠を貼りつけるための領域を確保す
る必要があった。流れ止め枠の幅とその位置ずれ誤差の
余裕が必要である。
【０００８】そのためＩＣチップ寸法に対して過大なプ
ラスチックＬＣＣが用いられ、小型化の要求に応えるこ
とができなかった。
ラスチックＬＣＣが用いられ、小型化の要求に応えるこ
とができなかった。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、複数個のプラスチックＬＣＣが連結されたマ
ザーボードに、ＩＣベアチップをマウントする工程と、
前記ＩＣベアチップのボンディングパッドと前記プラス
チックＬＣＣの内部リードとをワイヤボンディングする
工程と、前記ＩＣベアチップを保護コーティングする工
程と、前記マザーボードを個別のプラスチックＬＣＣに
分割する工程とを含むものである。
造方法は、複数個のプラスチックＬＣＣが連結されたマ
ザーボードに、ＩＣベアチップをマウントする工程と、
前記ＩＣベアチップのボンディングパッドと前記プラス
チックＬＣＣの内部リードとをワイヤボンディングする
工程と、前記ＩＣベアチップを保護コーティングする工
程と、前記マザーボードを個別のプラスチックＬＣＣに
分割する工程とを含むものである。
【００１０】
【実施例】本発明の一実施例について、図１の破砕平面
図およびその製造方法を工程順に示す断面図である図２
（ａ）〜（ｄ）を参照して説明する。
図およびその製造方法を工程順に示す断面図である図２
（ａ）〜（ｄ）を参照して説明する。
【００１１】はじめに図２（ａ）に示すように、マザー
ボード１には縦５列、横４行、計２０個のプラスチック
ＬＣＣ２が形成され、ＩＣベアチップマウントランド３
には切削加工により５×１０ｍｍの凹み３が形成されて
いる。０．４ｍｍφのスルーホール４が外部端子になる
。
ボード１には縦５列、横４行、計２０個のプラスチック
ＬＣＣ２が形成され、ＩＣベアチップマウントランド３
には切削加工により５×１０ｍｍの凹み３が形成されて
いる。０．４ｍｍφのスルーホール４が外部端子になる
。
【００１２】つぎに図２（ｂ）に示すように、ＩＣベア
チップ５をマウントし、金線６によってマザーボード１
と接続する。
チップ５をマウントし、金線６によってマザーボード１
と接続する。
【００１３】つぎに図２（ｃ）に示すように、マザーボ
ード１の表面の金線６とＩＣベアチップ５とが完全に覆
われるように、熱可塑性のエポキシ樹脂からなるＩＣチ
ップ保護コーティング材７を形成するつぎに図２（ｄ）
に示すように、ＩＣチップ保護コーティング材７を１５
０℃で固めたのち、プレス加工あるいはダイサーを用い
て個別のプラスチックＬＣＣ２に分割する。このときの
プラスチックＬＣＣ２の破砕平面図を図１に示す。
ード１の表面の金線６とＩＣベアチップ５とが完全に覆
われるように、熱可塑性のエポキシ樹脂からなるＩＣチ
ップ保護コーティング材７を形成するつぎに図２（ｄ）
に示すように、ＩＣチップ保護コーティング材７を１５
０℃で固めたのち、プレス加工あるいはダイサーを用い
て個別のプラスチックＬＣＣ２に分割する。このときの
プラスチックＬＣＣ２の破砕平面図を図１に示す。
【００１４】
【発明の効果】マザーボードにＩＣベアチップ保護コー
ティングを一括して形成してから、個別に分割すること
により、流れ止め用樹脂枠が不要になった。流れ止め用
樹脂枠のスペースが不要となってプラスチックＬＣＣの
サイズを面積比で３０％削減することができて、小型化
が実現した。
ティングを一括して形成してから、個別に分割すること
により、流れ止め用樹脂枠が不要になった。流れ止め用
樹脂枠のスペースが不要となってプラスチックＬＣＣの
サイズを面積比で３０％削減することができて、小型化
が実現した。
【図１】本発明の一実施例を示す破砕平面図である。
【図２】本発明の一実施例を工程順に示す断面図である
。
。
【図３】従来技術によるプラスチックＬＣＣの破砕平面
図およびそのＡ−Ｂ断面図である。
図およびそのＡ−Ｂ断面図である。
１ マザーボード
２ プラスチックＬＣＣ
３ ＩＣベアチップマウントランド４ ス
ルーホール ５ ＩＣベアチップ ６ 金線 ７ ＩＣチップ保護コーティグ材８ 流れ
止め用樹脂枠 ９ 導体パターン １０ 外部電極端子
ルーホール ５ ＩＣベアチップ ６ 金線 ７ ＩＣチップ保護コーティグ材８ 流れ
止め用樹脂枠 ９ 導体パターン １０ 外部電極端子
Claims (1)
- 【請求項１】複数個のプラスチックＬＣＣが連結された
マザーボードに、ＩＣベアチップをマウントする工程と
、前記ＩＣベアチップのボンディングパッドと前記プラ
スチックＬＣＣの内部リードとをワイヤボンディングす
る工程と、前記ＩＣベアチップを保護コーティングする
工程と、前記マザーボードを個別のプラスチックＬＤＤ
に分割する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112091A JPH04340750A (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112091A JPH04340750A (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340750A true JPH04340750A (ja) | 1992-11-27 |
Family
ID=14577884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3112091A Pending JPH04340750A (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340750A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729050A (en) * | 1996-03-11 | 1998-03-17 | Lg Semicon Co., Ltd. | Semiconductor package substrate and ball grid array (BGA) semiconductor package using same |
| WO1998049726A1 (en) * | 1997-04-30 | 1998-11-05 | Hitachi Chemical Company, Ltd. | Board for mounting semiconductor element, method for manufacturing the same, and semiconductor device |
| US6340842B1 (en) * | 1998-04-02 | 2002-01-22 | Oki Electric Industry Co., Ltd. | Semiconductor device in a recess of a semiconductor plate |
| US6492203B1 (en) | 1997-04-30 | 2002-12-10 | Hitachi Chemical Company, Ltd. | Semiconductor device and method of fabrication thereof |
| US6617193B1 (en) | 1997-04-30 | 2003-09-09 | Hitachi Chemical Company, Ltd. | Semiconductor device, semiconductor device substrate, and methods of fabricating the same |
-
1991
- 1991-05-17 JP JP3112091A patent/JPH04340750A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729050A (en) * | 1996-03-11 | 1998-03-17 | Lg Semicon Co., Ltd. | Semiconductor package substrate and ball grid array (BGA) semiconductor package using same |
| WO1998049726A1 (en) * | 1997-04-30 | 1998-11-05 | Hitachi Chemical Company, Ltd. | Board for mounting semiconductor element, method for manufacturing the same, and semiconductor device |
| US6268648B1 (en) | 1997-04-30 | 2001-07-31 | Hitachi Chemical Co., Ltd. | Board for mounting semiconductor element, method for manufacturing the same, and semiconductor device |
| US6492203B1 (en) | 1997-04-30 | 2002-12-10 | Hitachi Chemical Company, Ltd. | Semiconductor device and method of fabrication thereof |
| US6617193B1 (en) | 1997-04-30 | 2003-09-09 | Hitachi Chemical Company, Ltd. | Semiconductor device, semiconductor device substrate, and methods of fabricating the same |
| US6340842B1 (en) * | 1998-04-02 | 2002-01-22 | Oki Electric Industry Co., Ltd. | Semiconductor device in a recess of a semiconductor plate |
| US6538322B2 (en) * | 1998-04-02 | 2003-03-25 | Oki Electric Industry Co., Ltd. | Semiconductor device in a recess of a semiconductor plate |
| US7183132B2 (en) | 1998-04-02 | 2007-02-27 | Oki Electric Industry Co., Ltd. | Semiconductor device in a recess of a semiconductor plate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7872343B1 (en) | Dual laminate package structure with embedded elements | |
| US7075816B2 (en) | Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same | |
| US6462273B1 (en) | Semiconductor card and method of fabrication | |
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US6972214B2 (en) | Method for fabricating a semiconductor package with multi layered leadframe | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US6855575B2 (en) | Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof | |
| US7986032B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| US6975038B1 (en) | Chip scale pin array | |
| US20070096288A1 (en) | Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture | |
| US20030001281A1 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| KR20100050511A (ko) | 몸체-관통 전도성 비아를 갖는 패키징된 집적 회로 장치 및 그 제조 방법 | |
| US9362260B2 (en) | Stacked packaged integrated circuit devices, and methods of making same | |
| US6246124B1 (en) | Encapsulated chip module and method of making same | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JPH04340750A (ja) | 半導体装置の製造方法 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| KR100356808B1 (ko) | 칩 스케일 반도체 패키지 | |
| JPH04234138A (ja) | 高度に集積された薄型モールドの半導体用パッケージとその製法 | |
| JP2002043375A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR19990002743U (ko) | 멀티 칩 반도체 패키지 |