JPH04341004A - オフセット補正回路 - Google Patents
オフセット補正回路Info
- Publication number
- JPH04341004A JPH04341004A JP14135691A JP14135691A JPH04341004A JP H04341004 A JPH04341004 A JP H04341004A JP 14135691 A JP14135691 A JP 14135691A JP 14135691 A JP14135691 A JP 14135691A JP H04341004 A JPH04341004 A JP H04341004A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- voltage
- offset
- inputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、オペアンプの直流的
性質の中で、最も問題となるオフセットを抑圧するオフ
セット補正回路に関するものである。
性質の中で、最も問題となるオフセットを抑圧するオフ
セット補正回路に関するものである。
【０００２】
【従来の技術】図３は、従来のオフセット補正回路であ
る。図において、Ａは入力端子、１は抵抗Ｒ１，Ｒ２，
及び第１オペアンプＯＰ１とで構成される反転増幅器、
２は抵抗Ｒ３，Ｒ４，及び第２オペアンプＯＰ２とで構
成される反転増幅器、ＯＰ３は抵抗Ｒ５，Ｒ６を分圧さ
せて基準電圧をとっている第３オペアンプ、ＯＰ４は上
記第３オペアンプＯＰ３の出力を入力としている第４オ
ペアンプ、Ｂは出力端子である。上記第１，第２オペア
ンプＯＰ１，ＯＰ２は抵抗Ｒ２，Ｒ４を介して負帰還接
続されたものである。
る。図において、Ａは入力端子、１は抵抗Ｒ１，Ｒ２，
及び第１オペアンプＯＰ１とで構成される反転増幅器、
２は抵抗Ｒ３，Ｒ４，及び第２オペアンプＯＰ２とで構
成される反転増幅器、ＯＰ３は抵抗Ｒ５，Ｒ６を分圧さ
せて基準電圧をとっている第３オペアンプ、ＯＰ４は上
記第３オペアンプＯＰ３の出力を入力としている第４オ
ペアンプ、Ｂは出力端子である。上記第１，第２オペア
ンプＯＰ１，ＯＰ２は抵抗Ｒ２，Ｒ４を介して負帰還接
続されたものである。
【０００３】ＯＰアンプの直流的性質の中で最も問題と
なる性質にオフセット電圧がある。これは、ＯＰアンプ
の＋入力と−入力間にごくわずかな誤差電圧が生じるた
め（以後、誤差電圧を入力オフセット電圧という）、そ
の出力に、この入力オフセット電圧をほぼ回路の利得倍
したものが出力オフセットとして現れ、問題となってい
る。そのため、どのオペアンプもこの入力オフセット電
圧が０になるよう設計努力をしているが、入力回路の構
成上、若干のズレが生じてしまうのが現状である。
なる性質にオフセット電圧がある。これは、ＯＰアンプ
の＋入力と−入力間にごくわずかな誤差電圧が生じるた
め（以後、誤差電圧を入力オフセット電圧という）、そ
の出力に、この入力オフセット電圧をほぼ回路の利得倍
したものが出力オフセットとして現れ、問題となってい
る。そのため、どのオペアンプもこの入力オフセット電
圧が０になるよう設計努力をしているが、入力回路の構
成上、若干のズレが生じてしまうのが現状である。
【０００４】このオフセット電圧を定量的に抑制できる
のが図３に示す従来のオフセット補正回路である。この
回路の動作説明を行う。まず、入力端子Ａより入力され
た信号は抵抗Ｒ１，Ｒ２，第１オペアンプＯＰ１により
構成される反転増幅器１により増幅される。この時、入
力オフセット電圧も含まれて増幅される。これは、抵抗
Ｒ５，Ｒ６で抵抗分圧し、第３オペアンプＯＰ３により
基準電圧をとった信号と入力端子Ａより入力された信号
間に入力オフセット電圧が生じているからである。そこ
で、ウエハプロセスにおいて、オペアンプＯＰ１とオペ
アンプＯＰ４を近い位置に、かつ平行に設計することで
、オペアンプＯＰ２の２つの入力信号となるオペアンプ
ＯＰ１，ＯＰ４の出力信号値を、より近い値のものとす
ることができる。この事により、オペアンプＯＰ２の２
つの入力間において、オフセットによる影響を小さくし
た上で増幅された信号が出力端子Ｂより出力される。
のが図３に示す従来のオフセット補正回路である。この
回路の動作説明を行う。まず、入力端子Ａより入力され
た信号は抵抗Ｒ１，Ｒ２，第１オペアンプＯＰ１により
構成される反転増幅器１により増幅される。この時、入
力オフセット電圧も含まれて増幅される。これは、抵抗
Ｒ５，Ｒ６で抵抗分圧し、第３オペアンプＯＰ３により
基準電圧をとった信号と入力端子Ａより入力された信号
間に入力オフセット電圧が生じているからである。そこ
で、ウエハプロセスにおいて、オペアンプＯＰ１とオペ
アンプＯＰ４を近い位置に、かつ平行に設計することで
、オペアンプＯＰ２の２つの入力信号となるオペアンプ
ＯＰ１，ＯＰ４の出力信号値を、より近い値のものとす
ることができる。この事により、オペアンプＯＰ２の２
つの入力間において、オフセットによる影響を小さくし
た上で増幅された信号が出力端子Ｂより出力される。
【０００５】
【発明が解決しようとする課題】従来のオフセット補正
回路は、以上のように増幅器の２つの入力間のオフセッ
トによる影響を抑圧するため、ウエハプロセスの設計に
おいて、その入力信号となる出力をもつ２つのオペアン
プ同志を近い位置でかつ平行にしている。これはオフセ
ットを定量的にしか抑制することができず、結果として
必ず多少のオフセットが生じてしまうという問題点があ
った。
回路は、以上のように増幅器の２つの入力間のオフセッ
トによる影響を抑圧するため、ウエハプロセスの設計に
おいて、その入力信号となる出力をもつ２つのオペアン
プ同志を近い位置でかつ平行にしている。これはオフセ
ットを定量的にしか抑制することができず、結果として
必ず多少のオフセットが生じてしまうという問題点があ
った。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、オペアンプの特性であり、最
も問題ともなるオフセット電圧をより確実に抑制するこ
とを目的としている。
るためになされたもので、オペアンプの特性であり、最
も問題ともなるオフセット電圧をより確実に抑制するこ
とを目的としている。
【０００７】
【課題を解決するための手段】本発明は、入力端子Ａと
出力端子Ｂとの間に、それぞれ負帰還接続した第１，第
２オペアンプＯＰ１，ＯＰ２より成る反転増幅器１，２
の直列回路を設けるとともに、＋入力側に基準電圧が入
力された第３オペアンプＯＰ３と、上記出力端子側の信
号と上記第３オペアンプＯＰ３の出力基準電圧とを比較
するコンパレータＣＰ１と、このコンパレータＣＰ１の
出力をカウントするカウンタＤと、カウントされた値を
復号化するデコーダＥと、このデコーダＥの出力ビット
分設けられるとともに電源とアースとの間に直列接続さ
れた複数の抵抗素子Ｒと、各抵抗素子Ｒの各両端間に接
続され上記デコーダＥの出力により開閉されるアナログ
スイッチＡＳとより成る分圧回路Ｋとを具備し、この分
圧回路Ｋの出力を、入力端子Ａ側の上記反転増幅器１の
＋入力側に供給したものである。また、第３オペアンプ
ＯＰ３の前段にローパスフィルタ３を挿入して入力端子
Ａからの交流成分を除去するようにした。
出力端子Ｂとの間に、それぞれ負帰還接続した第１，第
２オペアンプＯＰ１，ＯＰ２より成る反転増幅器１，２
の直列回路を設けるとともに、＋入力側に基準電圧が入
力された第３オペアンプＯＰ３と、上記出力端子側の信
号と上記第３オペアンプＯＰ３の出力基準電圧とを比較
するコンパレータＣＰ１と、このコンパレータＣＰ１の
出力をカウントするカウンタＤと、カウントされた値を
復号化するデコーダＥと、このデコーダＥの出力ビット
分設けられるとともに電源とアースとの間に直列接続さ
れた複数の抵抗素子Ｒと、各抵抗素子Ｒの各両端間に接
続され上記デコーダＥの出力により開閉されるアナログ
スイッチＡＳとより成る分圧回路Ｋとを具備し、この分
圧回路Ｋの出力を、入力端子Ａ側の上記反転増幅器１の
＋入力側に供給したものである。また、第３オペアンプ
ＯＰ３の前段にローパスフィルタ３を挿入して入力端子
Ａからの交流成分を除去するようにした。
【０００８】
【作用】入力端子Ａより入力された信号は、第１オペア
ンプＯＰ１及び第２オペアンプＯＰ２によって増幅され
る。この時、オフセット電圧を含んで増幅される。この
オフセットを含んだ信号がローパスフィルタ３により交
流成分が除去されてオフセット成分のみが出力される。 この出力と基準電圧がコンパレータＣＰ１によって比較
され、その結果出力がカウンタＤによってカウントされ
、そのカウントされた値がデコーダＥによって復号化さ
れる。この復号化された信号に応じてアナログスイッチ
ＡＳが開閉され、抵抗分圧が行われる。ここで分圧され
た電圧が第１オペアンプＯＰ１にフィードバックされる
ことにより，発生したオフセットが補正される。
ンプＯＰ１及び第２オペアンプＯＰ２によって増幅され
る。この時、オフセット電圧を含んで増幅される。この
オフセットを含んだ信号がローパスフィルタ３により交
流成分が除去されてオフセット成分のみが出力される。 この出力と基準電圧がコンパレータＣＰ１によって比較
され、その結果出力がカウンタＤによってカウントされ
、そのカウントされた値がデコーダＥによって復号化さ
れる。この復号化された信号に応じてアナログスイッチ
ＡＳが開閉され、抵抗分圧が行われる。ここで分圧され
た電圧が第１オペアンプＯＰ１にフィードバックされる
ことにより，発生したオフセットが補正される。
【０００９】
【実施例】図１はこの発明による実施例１（請求項２）
オフセット補正回路の回路図である。なお、図３と同じ
ものは同一符号を用いている。３は抵抗Ｒ７，コンデン
サＣ１，オペアンプＢＦから構成されるローパスフィル
タ、ＣＰ１はコンパレータ、Ｃはクロック信号、Ｄはカ
ウンタ、Ｅはデコーダ、ＡＳはアナログスイッチ、Ｂは
出力端子、Ｋは複数の抵抗素子Ｒと複数のアナログスイ
ッチＡＳから構成される分圧回路である。上記抵抗素子
Ｒは上記デコーダＥの出力ビット分設けられて、電源と
アース間に接続され、各抵抗素子の両端に上記アナログ
スイッチＡＳがそれぞれ設けられ、分圧回路Ｋの出力が
反転増幅器１のオペアンプＯＰ１の＋入力側に供給され
る。
オフセット補正回路の回路図である。なお、図３と同じ
ものは同一符号を用いている。３は抵抗Ｒ７，コンデン
サＣ１，オペアンプＢＦから構成されるローパスフィル
タ、ＣＰ１はコンパレータ、Ｃはクロック信号、Ｄはカ
ウンタ、Ｅはデコーダ、ＡＳはアナログスイッチ、Ｂは
出力端子、Ｋは複数の抵抗素子Ｒと複数のアナログスイ
ッチＡＳから構成される分圧回路である。上記抵抗素子
Ｒは上記デコーダＥの出力ビット分設けられて、電源と
アース間に接続され、各抵抗素子の両端に上記アナログ
スイッチＡＳがそれぞれ設けられ、分圧回路Ｋの出力が
反転増幅器１のオペアンプＯＰ１の＋入力側に供給され
る。
【００１０】次に上記実施例１の動作を図１を参照しな
がら説明する。
がら説明する。
【００１１】先ず入力端子Ａより入力された信号が、第
１オペアンプＯＰ１により反転増幅され、第２オペアン
プＯＰ２の−側の入力に入り、抵抗Ｒ５，Ｒ６で抵抗分
圧し、第３オペアンプＯＰ３により基準電圧をとった信
号が第２オペアンプＯＰ２の＋側の入力に入る。ここで
、また、反転増幅される。この時、入力オフセット電圧
を含んで増幅されている。このオフセットを含んだ信号
が抵抗Ｒ７，コンデンサＣ１，バッファＢＦから成るロ
ーパスフィルタ３により交流成分のみ除去される。オフ
セットの影響により上昇または下降した直流成分のみロ
ーパスフィルタ３を通り、コンパレータＣＰ１の−側の
入力に入る。また、コンパレータＣＰ１の＋側の入力に
基準電圧が入力される。ローパスフィルタ３を通された
電圧と基準電圧とをコンパレータＣＰ１により比較する
。−側の入力が基準電圧よりも高ければ、出力は負の最
大まで下がり、基準電圧より低ければ、出力は正の最大
まで上がる。そして、この出力がカウンンタＤに入る。 カウンタＤにおいては出力信号が負ならばカウントはｄ
ｏｗｎされていき、正ならばｕｐされていく。このカウ
ントされた値が４ｔｏ１６のデコーダ（復号器）Ｅに入
力され、復号化される。この復号化された信号は、抵抗
素子Ｒとともに抵抗分圧回路Ｋを構成しているアナグロ
スイッチＡＳに入る。ここで、アナグロスイッチＡＳは
抵抗分圧を行っているので、コンパレータＣＰ１により
比較した値に見合った電圧を選択できる。すなわち、ロ
ーパスフィルタ３の出力に相当した個数のアナグロスイ
ッチＡＳがオンして所定の分圧電圧が得られる。 この選択された電圧が第１オペアンプＯＰ１の＋側に入
力される。そして、先程と同様に、反転増幅される。も
し、出力端子Ｂに出力される信号にオフセットによる影
響がなければこれでおわるが、影響があれば、上記のよ
うな動作を繰り返し、オフセットによる影響がなくなる
まで繰り返されるという動作である。
１オペアンプＯＰ１により反転増幅され、第２オペアン
プＯＰ２の−側の入力に入り、抵抗Ｒ５，Ｒ６で抵抗分
圧し、第３オペアンプＯＰ３により基準電圧をとった信
号が第２オペアンプＯＰ２の＋側の入力に入る。ここで
、また、反転増幅される。この時、入力オフセット電圧
を含んで増幅されている。このオフセットを含んだ信号
が抵抗Ｒ７，コンデンサＣ１，バッファＢＦから成るロ
ーパスフィルタ３により交流成分のみ除去される。オフ
セットの影響により上昇または下降した直流成分のみロ
ーパスフィルタ３を通り、コンパレータＣＰ１の−側の
入力に入る。また、コンパレータＣＰ１の＋側の入力に
基準電圧が入力される。ローパスフィルタ３を通された
電圧と基準電圧とをコンパレータＣＰ１により比較する
。−側の入力が基準電圧よりも高ければ、出力は負の最
大まで下がり、基準電圧より低ければ、出力は正の最大
まで上がる。そして、この出力がカウンンタＤに入る。 カウンタＤにおいては出力信号が負ならばカウントはｄ
ｏｗｎされていき、正ならばｕｐされていく。このカウ
ントされた値が４ｔｏ１６のデコーダ（復号器）Ｅに入
力され、復号化される。この復号化された信号は、抵抗
素子Ｒとともに抵抗分圧回路Ｋを構成しているアナグロ
スイッチＡＳに入る。ここで、アナグロスイッチＡＳは
抵抗分圧を行っているので、コンパレータＣＰ１により
比較した値に見合った電圧を選択できる。すなわち、ロ
ーパスフィルタ３の出力に相当した個数のアナグロスイ
ッチＡＳがオンして所定の分圧電圧が得られる。 この選択された電圧が第１オペアンプＯＰ１の＋側に入
力される。そして、先程と同様に、反転増幅される。も
し、出力端子Ｂに出力される信号にオフセットによる影
響がなければこれでおわるが、影響があれば、上記のよ
うな動作を繰り返し、オフセットによる影響がなくなる
まで繰り返されるという動作である。
【００１２】図２は入力端子Ａから入力される信号に交
流成分を含まない場合の実施例２（請求項１）のオフセ
ットト補正回路を示しており、上記実施例１における交
流成分を除去するローパスフィルタ３を不要としたもの
である。
流成分を含まない場合の実施例２（請求項１）のオフセ
ットト補正回路を示しており、上記実施例１における交
流成分を除去するローパスフィルタ３を不要としたもの
である。
【００１３】この図２に示す実施例２は、入力端子Ａか
ら入力される信号が交流成分を含んでいない場合に適用
されるものである。上記実施例１では図１における抵抗
Ｒ７，コンデンサＣ１，バッファＢＦからなるローパス
フィルタ３により、オフセットを含む信号の交流成分を
除去しているが、この実施例２では、交流成分を含まな
い場合のオフセット補正回路なので、図１に示した抵抗
Ｒ７，コンデンサＣ１，バッファＢＦから成るローパス
フィルタ３を不要としている。そのため、本実施例では
実施例１に比べ、オフセット補正回路を縮小できる。
ら入力される信号が交流成分を含んでいない場合に適用
されるものである。上記実施例１では図１における抵抗
Ｒ７，コンデンサＣ１，バッファＢＦからなるローパス
フィルタ３により、オフセットを含む信号の交流成分を
除去しているが、この実施例２では、交流成分を含まな
い場合のオフセット補正回路なので、図１に示した抵抗
Ｒ７，コンデンサＣ１，バッファＢＦから成るローパス
フィルタ３を不要としている。そのため、本実施例では
実施例１に比べ、オフセット補正回路を縮小できる。
【００１４】
【発明の効果】以上のように本発明によれば、オフセッ
ト成分と基準電圧とを比較し、その比較結果に相当する
値の電圧を入力側にフィードバックするようにしたので
、オフセット電圧をより確実に抑制することができると
いう効果がある。また、ローパスフィルタを設けた場合
には入力信号に含まれる交流成分を除去できる。
ト成分と基準電圧とを比較し、その比較結果に相当する
値の電圧を入力側にフィードバックするようにしたので
、オフセット電圧をより確実に抑制することができると
いう効果がある。また、ローパスフィルタを設けた場合
には入力信号に含まれる交流成分を除去できる。
【図１】本発明の実施例１によるオフセット補正回路を
示す回路図である。
示す回路図である。
【図２】本発明の実施例２によるオフセット補正回路を
示す回路図である。
示す回路図である。
【図３】従来のオフセット補正回路を示す回路図である
。
。
１ 反転増幅器１
２ 反転増幅器２
３ ローパスフィルタ３
ＣＰ１ コンパレータ
Ｄ カウンタ
Ｅ デコーダ
ＡＳ アナログスイッチ
ＯＰ１ 第１オペアンプ
ＯＰ２ 第２オペアンプ
Ａ 入力端子
Ｂ 出力端子
Ｒ７ 抵抗
Ｃ１ コンデンサ
ＢＦ バッファ
ＯＰ３ 第３オペアンプ
Ｒ 抵抗素子
Ｋ 分圧回路
Claims (2)
- 【請求項１】 入力端子と出力端子との間に、それぞ
れ負帰還接続した第１，第２オペアンプより成る反転増
幅器の直列回路を設けるとともに、＋入力側に基準電圧
が入力された第３オペアンプと、上記出力端子側の出力
を上記第３オペアンプの出力基準電圧と比較するコンパ
レータと、このコンパレータの出力をカウントするカウ
ンタと、カウントされた値を復号化するデコーダと、こ
のデコーダの出力ビット分設けられるとともに電源とア
ースとの間に直列接続された複数の抵抗素子と，各抵抗
素子の各両端間に接続され上記デコーダの出力により開
閉されるアナグロスイッチとより成る分圧回路とを具備
し、この分圧回路の出力を、入力端子側の上記反転増幅
器の＋入力側に供給したことを特徴とするオフセット補
正回路。 - 【請求項２】 上記第３オペアンプの前段にローパス
フィルタを設けたことを特徴とする請求項１記載のオフ
セット補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14135691A JPH04341004A (ja) | 1991-05-17 | 1991-05-17 | オフセット補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14135691A JPH04341004A (ja) | 1991-05-17 | 1991-05-17 | オフセット補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04341004A true JPH04341004A (ja) | 1992-11-27 |
Family
ID=15290078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14135691A Pending JPH04341004A (ja) | 1991-05-17 | 1991-05-17 | オフセット補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04341004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668537B1 (ko) * | 2003-07-14 | 2007-01-16 | 야마하 가부시키가이샤 | 오프셋 보정 방법, 오프셋 보정 회로 및 전자 볼륨 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4820343B1 (ja) * | 1969-01-22 | 1973-06-20 | ||
| JPS60213108A (ja) * | 1984-04-06 | 1985-10-25 | Hitachi Ltd | 増幅回路 |
| JPS6179312A (ja) * | 1984-09-27 | 1986-04-22 | Matsushita Electric Ind Co Ltd | 直流増幅器 |
| JPS6232714A (ja) * | 1985-08-06 | 1987-02-12 | Clarion Co Ltd | オフセツト電圧補正回路 |
-
1991
- 1991-05-17 JP JP14135691A patent/JPH04341004A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4820343B1 (ja) * | 1969-01-22 | 1973-06-20 | ||
| JPS60213108A (ja) * | 1984-04-06 | 1985-10-25 | Hitachi Ltd | 増幅回路 |
| JPS6179312A (ja) * | 1984-09-27 | 1986-04-22 | Matsushita Electric Ind Co Ltd | 直流増幅器 |
| JPS6232714A (ja) * | 1985-08-06 | 1987-02-12 | Clarion Co Ltd | オフセツト電圧補正回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668537B1 (ko) * | 2003-07-14 | 2007-01-16 | 야마하 가부시키가이샤 | 오프셋 보정 방법, 오프셋 보정 회로 및 전자 볼륨 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030086112A (ko) | 클로즈드 루프 연산증폭기의 ｄｃ 오프셋 보상회로 및ｄｃ 오프셋 보상방법 | |
| JPH04329710A (ja) | ２逓倍回路 | |
| JPH0535929B2 (ja) | ||
| KR20050075437A (ko) | 필터 장치 | |
| US20060082487A1 (en) | Input data slicer | |
| US5708385A (en) | Weighted addition circuit | |
| CN111342818B (zh) | 滤波器及其操作方法 | |
| JPS6119259A (ja) | データ信号補正回路 | |
| EP0272702A2 (en) | System for automatically controlling the gain-bandwidth product of operational amplifiers | |
| US7135920B2 (en) | Method and circuit for facilitating control of AC coupling in an amplifier circuit | |
| JPH0883316A (ja) | 対数増幅器 | |
| CN210693873U (zh) | D类功放电路输出失调电压自动校正电路 | |
| JPS5913410A (ja) | 電力増幅器 | |
| SU981897A1 (ru) | Индуктивный делитель напр жени | |
| JPH0630426B2 (ja) | 利得可変回路 | |
| KR19990079789A (ko) | 옵셋 제거 기능을 구비한 제로 크로싱 검출기 | |
| JPS6151444B2 (ja) | ||
| JP4890233B2 (ja) | 信号変換回路 | |
| JPH039391Y2 (ja) | ||
| SU1156031A1 (ru) | Стабилизатор посто нного напр жени | |
| JPH01181208A (ja) | 利得制御回路 | |
| JPH01183908A (ja) | フィルタ回路 | |
| JPS60117903A (ja) | レベルシフト回路 | |
| JP2001285026A (ja) | 時定数切換回路および波形成形回路 | |
| JP2684195B2 (ja) | パルスパターン出力回路 |