JPH04342382A - 固体撮像素子及び固体撮像素子の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、垂直レジスタが４相駆
動で、各ゲートに印加されるクロック信号が３値（読出
しレベル，高レベル，低レベル）のＣＣＤ固体撮像素子
に関し、特に、上記クロック信号のタイミングの改善に
関する。

【０００２】

【従来の技術】一般に、垂直レジスタが４相駆動とされ
たＣＣＤ固体撮像素子におけるフィールド読出しにおい
ては、図７に示すように、第１の駆動パルスφＶ１　及
び第３の駆動パルスφＶ３　が夫々印加される第１のゲ
ートＧ１　及び第３のゲートＧ３　に、読出し期間にお
いて、夫々読出しパルス（１５Ｖ）を与えることにより
、例えば奇数フィールドにおいては、ｎ行とｎ＋１行に
関する各受光部からの信号電荷を、夫々第１及び第３の
ゲートＧ１　及びＧ３　下に独立して形成されたポテン
シャル井戸に転送し、その後、第２のゲートＧ２　下の
ポテンシャル障壁を下げることにより、第１〜第３のゲ
ートＧ１　〜Ｇ３　下にポテンシャル井戸を連続形成し
て、上記ｎ行とｎ＋１行に関する各受光部の信号電荷を
該ポテンシャル井戸にて混合するようにしている。尚、
図において、信号電荷を斜線で示す。

【０００３】一方、偶数フィールドにおいては、ｎ＋１
行とｎ＋２行に関する各受光部からの信号電荷を、夫々
第１及び第３のゲートＧ１　及びＧ３　下に独立して形
成されたポテンシャル井戸に転送し、その後、第４のゲ
ートＧ４　下のポテンシャル障壁を下げることにより、
第３，第４及び第１のゲートＧ３　，Ｇ４　及びＧ１　
下にポテンシャル井戸を連続形成して、上記ｎ＋１行と
ｎ＋２行に関する各受光部の信号電荷を該ポテンシャル
井戸にて混合するようにしている。

【０００４】上記例は受光部からの信号電荷についての
説明であるが、垂直レジスタ内に発生するスミア電荷や
暗信号電荷についても上記と同じ転送を行う。

【０００５】次に、上記スミア電荷及び暗信号電荷の動
きについて図８〜図１１を参照しながら説明する。ここ
で、図８及び図９は、奇数フィールドでの垂直レジスタ
に対する駆動パルスの出力タイミングを示すタイムチャ
ート及びその動作概念図であり、図１０及び図１１は、
偶数フィールドでの垂直レジスタに対する駆動パルスの
出力タイミングを示すタイムチャート及びその動作概念
図である。尚、図９及び図１１において、○はスミア電
荷や暗信号電荷（以下、単にスミア電荷等と記す）を示
す。

【０００６】まず奇数フィールドについてみると、ｔ０
　時において、例えば第１組における第１及び第２のゲ
ートＧ１　及びＧ２　下にあったスミア電荷等は、ｔ８
　時において、第２組における第１及び第２のゲートＧ
１　及びＧ２　下に転送される。このｔ８　時において
は、第１及び第２の駆動パルスφＶ１　及びφＶ２　が
夫々高レベル（０Ｖ）、第３及び第４の駆動パルスφＶ
３　及びφＶ４　が夫々低レベル（−９Ｖ）となってい
る。そして、次のｔ９　時において、第３の駆動パルス
φＶ３　が高レベルになることから、スミア電荷等は第
１〜第３のゲートＧ１　〜Ｇ３　下に転送・蓄積され、
次のｔ１０時において、第２の駆動パルスφＶ２　が低
レベルになることから、スミア電荷等は第１のゲートＧ
１下及び第３のゲートＧ３　下に振り分けられる。

【０００７】そして、次のｔ１１時において、再び第２
の駆動パルスφＶ２　が高レベルになることから、スミ
ア電荷等は再び第１〜第３のゲートＧ１　〜Ｇ３　下に
転送・蓄積される。尚、ｔ１０時後の読出し期間Ｔにお
いて、第１及び第３のゲートＧ１　及びＧ３　に読出し
パルスｐが印加されることから、各受光部からの信号電
荷（図９において、斜線で示す）は、次のｔ１１時にお
いて、第１〜第３のゲートＧ１　〜Ｇ３　下に転送・蓄
積される。

【０００８】次に、偶数フィールドについてみると、ｔ
０時において、例えば第１組における第１及び第２のゲ
ートＧ１　及びＧ２　下にあったスミア電荷等は、ｔ８
　時において、上記奇数フィールドの場合と同様に、第
２組における第１及び第２のゲートＧ１　及びＧ２　下
に転送される。そして、次のｔ９　時において、第３の
駆動パルスφＶ３　が高レベルになることから、スミア
電荷等は第１〜第３のゲートＧ１　〜Ｇ３　下に転送・
蓄積され、次のｔ１０時において、第２の駆動パルスφ
Ｖ２　が低レベルになることから、スミア電荷等は第１
のゲートＧ１　下及び第３のゲートＧ３　下に振り分け
られる。

【０００９】そして、次のｔ１１時において、第４の駆
動パルスφＶ４　が高レベルになることから、スミア電
荷等は第３，第４及び第１のゲートＧ３　，Ｇ４　及び
Ｇ１　下に転送・蓄積される。尚、ｔ１０時後の読出し
期間Ｔにおいて、第１及び第３のゲートＧ１　及びＧ３
　に読出しパルスｐが印加されることから、各受光部か
らの信号電荷（図１１において、斜線で示す）は、次の
ｔ１１時において、第３，第４及び第１のゲートＧ３　
，Ｇ４　及びＧ１　下に転送・蓄積される。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
ＣＣＤ固体撮像素子においては、偶数フィールドの転送
において以下のような不都合が生じる。

【００１１】即ち、ｔ１０時において、第２の駆動パル
スφＶ２　が低レベルとなって、第２のゲート下にポテ
ンシャル障壁が形成されることから、スミア電荷等は第
１及び第３のゲートＧ１　及びＧ３　下に夫々振り分け
られる。 このスミア電荷等の振り分けは、場所によって不均一と
なる。しかし、次のｔ１１時において、第２のゲートＧ
２　下のポテンシャル障壁はそのまま維持され、第４の
駆動パルスφＶ４　が高レベルとなって、第４のゲート
Ｇ４　下にポテンシャル井戸が形成されるため、スミア
電荷等は不均一に振り分けられた状態のまま夫々第３，
第４及び第１のゲートＧ３　，Ｇ４　及びＧ１　下に連
続形成されたポテンシャル井戸に信号電荷と共に転送・
蓄積される。従って、画像として表示した場合、あばた
状のノイズが画面上に現れ、画質を著しく劣化させる。

【００１２】尚、奇数フィールドについては、ｔ１０時
で振り分けられたスミア電荷等が次のｔ１１時において
、再び元のポテンシャル井戸（第１〜第３のゲートＧ１
　〜Ｇ３　下に連続形成されたポテンシャル井戸）に転
送・蓄積されるため、上記のようなあばた状のノイズは
生じない。

【００１３】本発明は、このような課題に鑑み成された
もので、その目的とするところは、各ゲートに印加する
駆動パルスの出力タイミングを改善することで、スミア
電荷等の不均一な振り分けに伴うあばた状ノイズ（分配
雑音）を完全に除去することができるＣＣＤ固体撮像素
子を提供することにある。

【００１４】

【課題を解決するための手段】本発明は、垂直レジスタ
の各ゲートＧ１　〜Ｇ４　中、読出し期間Ｔに、２つの
ゲートＧ１　及びＧ３　を高レベルにし、他の２つのゲ
ートＧ２　及びＧ４　を低レベルとするクロックタイミ
ングを有する４相駆動のＣＣＤ固体撮像素子において、
読出し期間Ｔ直後に低レベルから高レベルに変化するゲ
ートと、読出し期間Ｔ直前に高レベルから低レベルに変
化するゲートとを同一にして構成する。

【００１５】例えば、フィールド読出し方式の場合、特
に偶数フィールドにおいて、読出し期間Ｔ直後に低レベ
ルから高レベルに変化するゲートと、読出し期間Ｔ直前
に高レベルから低レベルに変化するゲートを第４のゲー
トＧ４　に設定する。また、フレーム読出し方式の場合
、奇数フィールドにおいては、上記ゲートを第２のゲー
トＧ２　に設定し、偶数フィールドにおいては、上記ゲ
ートを第４のゲートＧ４　に設定する。

【００１６】

【作用】上述の本発明の構成によれば、読出し期間Ｔ直
前に振り分けられたスミア電荷等を、奇数フィールドの
場合と同様に、読出し期間Ｔ直後に再び元のポテンシャ
ル井戸に転送蓄積することができるため、読出し期間Ｔ
直前におけるスミア電荷等の不均一な振り分けに伴うあ
ばた状ノイズ（分配雑音）を完全に除去することができ
、画質の向上を図ることができる。

【００１７】

【実施例】以下、図１〜図６を参照しながら本発明の実
施例を説明する。図１は、本実施例に係るＣＣＤ固体撮
像素子の特に偶数フィールドでの垂直レジスタに対する
駆動パルスの出力タイミングを示すタイムチャート、図
２はその動作概念図である。尚、奇数フィールドについ
ては、図８及び図９で示す動作と同一であるため、その
説明は省略する。

【００１８】図１において、ｔ０　〜ｔ６　までは、ラ
インシフト（垂直走査）のためのクロックタイミングで
あり、通常の４相駆動タイミングである。しかして、本
例においては、読出し期間直後（ｔ９　時）に低レベル
から高レベルに変化するゲートと、読出し期間直前（ｔ
８　時）に高レベルから低レベルに変化するゲートとを
同一にして構成する。以下、図１に基づくスミア電荷や
暗信号電荷（以下、単にスミア電荷等と記す）の転送状
態を図２を参照しながら順次説明する。尚、図２におい
て、○はスミア電荷等を示す。

【００１９】まず、ｔ０　時において、第１及び第２の
駆動パルスφＶ１　及びφＶ２　が夫々高レベル（０Ｖ
）、第３及び第４の駆動パルスφＶ３　及びφＶ４　が
夫々低レベル（−９Ｖ）であることから、第１及び第２
のゲートＧ１　およびＧ２　下にポテンシャル井戸が連
続形成され、スミア電荷等は該ポテンシャル井戸に転送
・蓄積される。

【００２０】次に、ｔ１　時において、第３の駆動パル
スφＶ３　が高レベルになることから、第３のゲートＧ
３　下にもポテンシャル井戸が形成され、スミア電荷等
は、第１〜第３のゲートＧ１　〜Ｇ３　下に連続形成さ
れたポテンシャル井戸に転送・蓄積される。

【００２１】次に、ｔ２　時において、第１の駆動パル
スφＶ１　が低レベルになることから、第１のゲートＧ
１　下にポテンシャル障壁が形成され、スミア電荷等は
、第２及び第３のゲートＧ２　及びＧ３　下に連続形成
されたポテンシャル井戸に転送・蓄積される。

【００２２】次に、ｔ３　時において、第４の駆動パル
スφＶ４　が高レベルになることから、第４のゲートＧ
４　下にポテンシャル井戸が形成され、スミア電荷等は
、第２〜第４のゲートＧ２　〜Ｇ４　下に連続形成され
たポテンシャル井戸に転送・蓄積される。

【００２３】次に、ｔ４　時において、第２の駆動パル
スφＶ２　が低レベルになることから、第２のゲートＧ
２　下にポテンシャル障壁が形成され、スミア電荷等は
、第３及び第４のゲートＧ３　及びＧ４　下に連続形成
されたポテンシャル井戸に転送・蓄積される。

【００２４】次に、ｔ５　時において、第１の駆動パル
スφＶ１　が高レベルになることから、第１のゲートＧ
１　下にポテンシャル井戸が形成され、スミア電荷等は
、第３，第４及び第１のゲートＧ３　，Ｇ４　及びＧ１
　下に連続形成されたポテンシャル井戸に転送・蓄積さ
れる。

【００２５】次に、ｔ６　時において、第３の駆動パル
スφＶ３　が低レベルになることから、第３のゲートＧ
３　下にポテンシャル障壁が形成され、スミア電荷等は
、第４及び第１のゲートＧ４　及びＧ１　下に連続形成
されたポテンシャル井戸に転送・蓄積される。

【００２６】次に、ｔ７　時において、第３の駆動パル
スφＶ３　が高レベルになることから、第３のゲートＧ
３　下にポテンシャル井戸が形成され、スミア電荷等は
、第３，第４及び第１のゲートＧ３　，Ｇ４　及びＧ１
　下に連続形成されたポテンシャル井戸に転送・蓄積さ
れる。即ち、上記ｔ５　時と同じ電荷蓄積状態となる。

【００２７】次に、読出し期間Ｔ直前のｔ８　時におい
て、第４の駆動パルスφＶ４　が低レベルになることか
ら、第４のゲートＧ４　下にポテンシャル障壁が形成さ
れ、スミア電荷等は、夫々独立に形成された第３及び第
１のゲートＧ３　及びＧ１　下のポテンシャル井戸に振
り分けられる。この振り分け状態、即ちスミア電荷等の
分配のされ方は場所により不均一である。

【００２８】その後、次の読出し期間Ｔのｔａ　時及び
ｔｂ　時において、第１及び第３のゲートＧ１　及びＧ
３　に順次読出しパルスｐ（１５Ｖ）が印加され、例え
ばｎ＋１行及びｎ＋２行に関する各受光部の信号電荷が
夫々対応する第１及び第３のゲートＧ１　及びＧ３　下
のポテンシャル井戸に転送・蓄積される。尚、図２にお
いて、信号電荷を斜線で示す。

【００２９】次に、読出し期間Ｔ直後のｔ９　時におい
て、第４の駆動パルスφＶ４　が再び高レベルになるこ
とから、第４のゲートＧ４下に再度ポテンシャル井戸が
形成され、スミア電荷等は、再び第３，第４及び第１の
ゲートＧ３　，Ｇ４　及びＧ１　下に連続形成されたポ
テンシャル井戸に転送・蓄積される。即ち、上記ｔ７　
時と同じ電荷蓄積状態となる。信号電荷も第３，第４及
び第１のゲートＧ３　，Ｇ４　及びＧ１　下のポテンシ
ャル井戸に転送・蓄積される。

【００３０】その後は、各ゲートＧ１　〜Ｇ４　に夫々
位相の異なる４相の駆動パルスφＶ１　〜φＶ４　が印
加されて、信号電荷を水平レジスタ側へ順次転送する。

【００３１】上述のように、本例によれば、ｔ７　時に
おいて、第３，第４及び第１のゲートＧ３　，Ｇ４　及
びＧ１　下に連続形成されたポテンシャル井戸に転送・
蓄積されていたスミア電荷等が、読出し期間Ｔ直前のｔ
８　時において、夫々独立して形成された第１及び第３
のゲートＧ１　及びＧ３　下のポテンシャル井戸に不均
一に振り分けられたとしても、奇数フィールドの場合と
同様に、読出し期間Ｔ直後のｔ９　時において、再び元
のポテンシャル井戸、即ちｔ７　時と同じ第３，第４及
び第１のゲートＧ３　，Ｇ４　及びＧ１　下のポテンシ
ャル井戸に転送蓄積することができる。従って、従来発
生していた読出し期間Ｔ直前におけるスミア電荷等の不
均一な振り分けに伴うあばた状ノイズ（分配雑音）を完
全に除去することができ、画質の向上を図ることができ
る。

【００３２】上記実施例は、フィールド読出しの場合を
示したが、フレーム読出しのＣＣＤ固体撮像素子にも適
用することができる。

【００３３】次に、フレーム読出しに適用した他の実施
例について、図３〜図６を参照しながら説明する。ここ
で、図３は、奇数フィールドでの垂直レジスタに対する
駆動パルスの出力タイミングを示すタイムチャート、図
４はその動作概念図である。また、図５は、偶数フィー
ルドでの垂直レジスタに対する駆動パルスの出力タイミ
ングを示すタイムチャート、図６はその動作概念図であ
る。

【００３４】まず、奇数フィールドについて説明すると
、ｔ０　時において、例えば第１組における第１及び第
２のゲートＧ１　及びＧ２下にあったスミア電荷等は、
ｔ８　時において、第２組における第１及び第２のゲー
トＧ１　及びＧ２　下に転送・蓄積される。このｔ８　
時においては、第１及び第２の駆動パルスφＶ１　及び
φＶ２　が夫々高レベル、第３及び第４の駆動パルスφ
Ｖ３　及びφＶ４　が夫々低レベルとなっている。

【００３５】次に、ｔ９　時において、第３の駆動パル
スφＶ３　が高レベルになることから、スミア電荷等は
、第１〜第３のゲートＧ１〜Ｇ３　下に連続形成された
ポテンシャル井戸に転送・蓄積される。

【００３６】次に、読出し期間Ｔ直前のｔ１０時におい
て、第２の駆動パルスφＶ２　が低レベルになることか
ら、スミア電荷等は、夫々独立に形成された第１及び第
３のゲートＧ１　及びＧ３　下のポテンシャル井戸に振
り分けられる。この振り分け状態、即ちスミア電荷等の
分配のされ方は場所により不均一である。

【００３７】その後、次の読出し期間Ｔのｔａ　時にお
いて、第１のゲートＧ１　に読出しパルスｐが印加され
、例えば奇数行に関する各受光部の信号電荷が各第１の
ゲートＧ１　下のポテンシャル井戸に転送・蓄積される
。尚、図４において、信号電荷を斜線で示す。

【００３８】次に、読出し期間Ｔ直後のｔ１１時におい
て、第２の駆動パルスφＶ２　が再び高レベルになるこ
とから、第２のゲートＧ２下に再度ポテンシャル井戸が
形成され、スミア電荷等は、再び第１〜第３のゲートＧ
１　〜Ｇ３　下に連続形成されたポテンシャル井戸に転
送・蓄積される。即ち、上記ｔ９　時と同じ電荷蓄積状
態となる。信号電荷も第１〜第３のゲートＧ１　〜Ｇ３
　下のポテンシャル井戸に転送・蓄積される。

【００３９】その後は、各ゲートＧ１　〜Ｇ４　に夫々
位相の異なる４相の駆動パルスφＶ１　〜φＶ４　が印
加されて、奇数行の受光部に関する信号電荷を水平レジ
スタ側へ順次転送する。

【００４０】次に、偶数フィールドについて説明すると
、ｔ０　時において、例えば第１組における第１及び第
２のゲートＧ１　及びＧ２下にあったスミア電荷等は、
ｔ６　時において、第１組における第４のゲートＧ４　
下及び第２組の第１のゲートＧ１　下に連続形成された
ポテンシャル井戸に転送・蓄積される。このｔ６　時に
おいては、第１及び第４の駆動パルスφＶ１　及びφＶ
４　が夫々高レベル、第２及び第３の駆動パルスφＶ２
　及びφＶ３　が夫々低レベルとなっている。

【００４１】次に、ｔ７　時において、第３の駆動パル
スφＶ３　が高レベルになることから、スミア電荷等は
、第３，第４及び第１のゲートＧ３　，Ｇ４　及びＧ１
　下に連続形成されたポテンシャル井戸に転送・蓄積さ
れる。

【００４２】次に、読出し期間Ｔ直前のｔ８　時におい
て、第４の駆動パルスφＶ４　が低レベルになることか
ら、スミア電荷等は、夫々独立に形成された第３及び第
１のゲートＧ３　及びＧ１　下のポテンシャル井戸に振
り分けられる。この振り分け状態、即ちスミア電荷等の
分配のされ方は場所により不均一である。

【００４３】その後、次の読出し期間Ｔのｔａ　時にお
いて、第３のゲートＧ３　に読出しパルスｐが印加され
、例えば偶数行に関する各受光部の信号電荷が各第３の
ゲートＧ３　下のポテンシャル井戸に転送・蓄積される
。

【００４４】次に、読出し期間Ｔ直後のｔ９　時におい
て、第４の駆動パルスφＶ４　が再び高レベルになるこ
とから、第４のゲートＧ４下に再度ポテンシャル井戸が
形成され、スミア電荷等は、再び第３，第４及び第１の
ゲートＧ３　，Ｇ４　及びＧ１　下に連続形成されたポ
テンシャル井戸に転送・蓄積される。即ち、上記ｔ７　
時と同じ電荷蓄積状態となる。信号電荷も第３，第４及
び第１のゲートＧ３　，Ｇ４　及びＧ１　下のポテンシ
ャル井戸に転送・蓄積される。

【００４５】その後は、各ゲートＧ１　〜Ｇ４　に夫々
位相の異なる４相の駆動パルスφＶ１　〜φＶ４　が印
加されて、偶数行の受光部に関する信号電荷を水平レジ
スタ側へ順次転送する。

【００４６】この他の実施例によれば、まず、奇数フィ
ールド読出しの場合、ｔ９　時において、第１〜第３の
ゲートＧ１　〜Ｇ３　下に連続形成されたポテンシャル
井戸に転送・蓄積されていたスミア電荷等が、読出し期
間Ｔ直前のｔ１０時において、夫々独立して形成された
第１及び第３のゲートＧ１　及びＧ３　下のポテンシャ
ル井戸に不均一に振り分けられたとしても、読出し期間
Ｔ直後のｔ１１時において、再び元のポテンシャル井戸
、即ちｔ９　時と同じ第１〜第３のゲートＧ１　〜Ｇ３
　下に連続形成されたポテンシャル井戸に転送蓄積する
ことができる。

【００４７】また、偶数フィールド読出しの場合、ｔ７
　時において、第３，第４及び第１のゲートＧ３　，Ｇ
４　及びＧ１　下に連続形成されたポテンシャル井戸に
転送・蓄積されていたスミア電荷等が、読出し期間Ｔ直
前のｔ８　時において、夫々独立して形成された第１及
び第３のゲートＧ１　及びＧ３　下のポテンシャル井戸
に不均一に振り分けられたとしても、上記奇数フィール
ドの場合と同様に、読出し期間Ｔ直後のｔ９　時におい
て、再び元のポテンシャル井戸、即ちｔ７　時と同じ第
３，第４及び第１のゲートＧ３　，Ｇ４　及びＧ１　下
のポテンシャル井戸に転送蓄積することができる。

【００４８】従って、このフレーム読出し方式の場合に
おいても、従来発生していた読出し期間Ｔ直前における
スミア電荷等の不均一な振り分けに伴うあばた状ノイズ
（分配雑音）を完全に除去することができ、画質の向上
を図ることができる。

【００４９】

【発明の効果】本発明に係るＣＣＤ固体撮像素子によれ
ば、各ゲートに印加する駆動パルスの出力タイミングを
改善することで、簡単にスミア電荷等の不均一な振り分
けに伴うあばた状ノイズ（分配雑音）を完全に除去する
ことができる。

【図面の簡単な説明】

【図１】本実施例に係るフィールド読出し方式のＣＣＤ
固体撮像素子における偶数フィールドでの垂直レジスタ
に対する駆動パルスの出力タイミングを示すタイムチャ
ート。

【図２】本実施例に係るフィールド読出し方式のＣＣＤ
固体撮像素子における偶数フィールドでの垂直レジスタ
の電荷転送動作を示す動作概念図。

【図３】他の実施例に係るフレーム読出し方式のＣＣＤ
固体撮像素子における奇数フィールドでの垂直レジスタ
に対する駆動パルスの出力タイミングを示すタイムチャ
ート。

【図４】他の実施例に係るフレーム読出し方式のＣＣＤ
固体撮像素子における奇数フィールドでの垂直レジスタ
の電荷転送動作を示す動作概念図。

【図５】他の実施例に係るフレーム読出し方式のＣＣＤ
固体撮像素子における偶数フィールドでの垂直レジスタ
に対する駆動パルスの出力タイミングを示すタイムチャ
ート。

【図６】他の実施例に係るフレーム読出し方式のＣＣＤ
固体撮像素子における偶数フィールドでの垂直レジスタ
の電荷転送動作を示す動作概念図。

【図７】フィールド読出し方式のＣＣＤ固体撮像素子に
おける奇数フィールド及び偶数フィールドでの垂直レジ
スタの動きを示す動作概念図。

【図８】従来例に係るフィールド読出し方式のＣＣＤ固
体撮像素子における奇数フィールドでの垂直レジスタに
対する駆動パルスの出力タイミングを示すタイムチャー
ト。

【図９】従来例に係るフィールド読出し方式のＣＣＤ固
体撮像素子における奇数フィールドでの垂直レジスタの
電荷転送動作を示す動作概念図。

【図１０】従来例に係るフィールド読出し方式のＣＣＤ
固体撮像素子における偶数フィールドでの垂直レジスタ
に対する駆動パルスの出力タイミングを示すタイムチャ
ート。

【図１１】従来例に係るフィールド読出し方式のＣＣＤ
固体撮像素子における偶数フィールドでの垂直レジスタ
の電荷転送動作を示す動作概念図。

【符号の説明】

φＶ１　　　第１の駆動パルス φＶ２　　　第２の駆動パルス φＶ３　　　第３の駆動パルス φＶ４　　　第４の駆動パルス Ｇ１　　　第１のゲート Ｇ２　　　第２のゲート Ｇ３　　　第３のゲート Ｇ４　　　第４のゲート Ｔ　　読出し期間 ｐ　　読出しパルス

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　垂直レジスタの各ゲート中、読出し期
   間に、２つのゲートを高レベルにし、他の２つのゲート
   を低レベルとするクロックタイミングを有する４相駆動
   のＣＣＤ固体撮像素子において、読出し期間直後に低レ
   ベルから高レベルに変化するゲートが、読出し期間直前
   に高レベルから低レベルに変化するゲートと同一である
   ことを特徴とするＣＣＤ固体撮像素子。