JPH0434312B2 - - Google Patents

Info

Publication number
JPH0434312B2
JPH0434312B2 JP55141919A JP14191980A JPH0434312B2 JP H0434312 B2 JPH0434312 B2 JP H0434312B2 JP 55141919 A JP55141919 A JP 55141919A JP 14191980 A JP14191980 A JP 14191980A JP H0434312 B2 JPH0434312 B2 JP H0434312B2
Authority
JP
Japan
Prior art keywords
region
emitter
current
doping concentration
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55141919A
Other languages
English (en)
Other versions
JPS5698864A (en
Inventor
Shurangenotsuto Hainritsuhi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OIPETSUKU OIROPEEITSUSHE G FUYUURU RAISUTSUNGUSUHARUPURAITAA MBH UNTO CO KG
Original Assignee
OIPETSUKU OIROPEEITSUSHE G FUYUURU RAISUTSUNGUSUHARUPURAITAA MBH UNTO CO KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OIPETSUKU OIROPEEITSUSHE G FUYUURU RAISUTSUNGUSUHARUPURAITAA MBH UNTO CO KG filed Critical OIPETSUKU OIROPEEITSUSHE G FUYUURU RAISUTSUNGUSUHARUPURAITAA MBH UNTO CO KG
Publication of JPS5698864A publication Critical patent/JPS5698864A/ja
Publication of JPH0434312B2 publication Critical patent/JPH0434312B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/148—Cathode regions of thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations

Landscapes

  • Thyristors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、少なくとも１つのエミツタ−ベース
構造部を有するサイリスタの製造方法であつて、 該エミツタ−ベース構造部のエミツタ効率、電
流密度が小さい際に低く、電流密度が大きい領域
では急激に上昇するものであり、 前記エミツタ−ベース構造部のエミツタ領域と
ベース領域との間に、そのドーピング濃度が隣接
するエミツタ−ベース領域のドーピング濃度に比
して弱くドーピングされた中間領域が配置されて
いる形式のサイリスタの製造方法に関する。
従来の技術 サイリスタの阻止特性、スイツチング特性、導
通特性にとつて、サイリスタを構成している部分
トランジスタの電流増幅率の電流依存度が重要で
あることは公知である。周方向阻止領域におい
て、dV／dt負荷の際に容量的電流として発生す
るような小さな電流、および導通フエーズからの
転流後、正電流の回復の際になお存在する残留電
位に起因して生じるような小さな電流の場合、サ
イリスタがそれらの小電流によつて導状態にされ
ないようにするためには、部分トランジスタの電
流増幅の和αPNP＋αNPNが１よりはるかに小である
必要がある。阻止能力、とりわけ順方向での阻止
能力は、発生する阻止電流の下での電流増幅率が
小であればあるほど、大になる。これに対し、導
フエーズで生じる電流密度が比較的大きい場合、
導通時損失を小さくするためには不飽和の部分ト
ランジスタにおける所定の各電流増幅率の和αPNP
＋αNPNができだけ値１を大きく越える必要があ
る。負の制御電流により遮断可能なGTOサイリ
スタの場合、α特性（電流増幅率）によつて、点
弧特性、dV／dt耐圧、阻止特性および順方向電
圧の他に、α特性に固有の遮断特性（ターンオ
フ）が定められる。
シリコン構成素子の電流増幅率は、小さな電流
の際に既に電流密度と共に上昇する。しかも、そ
の上昇は非常に小さな電流密度（10-6〜10-3A／
cm2）で起きてしまうので、そのような自然な電流
増幅率特性を有するサイリスタは点弧動作特性の
点で過度に鋭敏になつてしまう（例えば、小さな
dV／dt耐圧、大きなターンオフ時間、小さな素
子負荷耐性）。制御ベースを隣接するエミツタと、
短絡構造のシステムによつて短絡することによ
り、αPNP＋αNPNの上昇を比較的高い電流密度の所
望の領域（10-2〜100A／cm2）へ移すことができ
ることが公知である。順方向阻止状態において一
時的な電圧増大dV／dtが生じると、容量的正孔
電流が、その短構造部を介して所定の限度までバ
イパスされる。そのため、エミツタと制御ベース
間のpn接合部が、サイリスタが点弧されるまで
順方向に極性付けられることがない。ターンオフ
時間の短縮も短絡構造部によつて達成される。な
ぜなら、転流後の正電圧の回復時に、回路構造中
になお存在する正孔の一部が同じく短絡構造部に
流失し、そのため再点弧に関与しないからであ
る。基本的には、短絡によつてNPN部分トラン
ジスタの有効電流増幅率αNPNeffが、電流が小さ
い場合実質的に零と等しくされ、一方電流が比較
的大きい場合、短絡構造がなくとも与えられる値
に迅速に上昇する。
しかし短絡構造には欠点が伴う。すなわち、短
絡構造部の作用はＰ形ベースの面抵抗の増大と共
に減少する。このＰ形ベースの面抵抗は種々の理
由から（Ｎエミツタ効率、転流時の電荷、順方向
阻止能力等の点から）有利には200Ωより大に選
択される。従つて、十分な短絡作用を得るために
は短絡個所の間隔を小さな値、例えば500μmに選
ばなければならない。さらに、短絡構造部の回り
の所定の円周領域にあるＮエミツタの部分が、導
通負荷の際に電流導通にまつたく関与しないかま
たはごく僅かしか関与しないため、このことによ
り構成素子の面積利用度が低減されてしまう。ま
た、短絡部の密度を大にすることは欠点となる。
なぜなら、それにより作動接続時の点弧広がりが
緩慢にされるかまたは点弧が阻止され、負荷電流
の増大の際に、点弧される面積が急激に広がり、
それにより跳躍的な特性曲線が生じるためであ
る。もう１つの欠点は、転流の際の負の電圧期間
中に、Ｐ領域部分が短絡構造部の下に正孔を注入
し、その結果ターンオフ損失が増大されるため、
転流が非常に急激な場合、短絡構造部下の半導体
領域におけるチヤネルの溶着によつて素子の破壊
を来す恐れのあることである。
さらに、エミツタ辺縁部はdV／dt負荷の際や、
転流後の正電圧の回復の際の点弧異常に対して特
にクリテイカルであるので、エミツタ辺縁の短絡
構造部の密度を大にすることは、点弧にとつて必
要な制御電流が過度に高められるという欠点を有
する。
これらの理由から、サイリスタにおける短絡構
造部の密度を大にすることは、ターンオフ時間を
所定の程度以下に低下させたり、dV／dt耐圧を
所定の限界を越えて高めたりするための適当な手
段ではない。
負の制御電流によつて遮断可能なサイリスタ
（GTOサイリスタ）、または負の制御電流によつ
てターンオフ時間を短できるサイリスタ
（GATOサイリスタ）においては、制御ベースと
隣接するエミツタとの短絡構造部はそれ自体、電
流増幅率の制御には不適である。というのは、短
絡構造部によつて負の制御電流が有効に作用しな
からである。GTOサイリスタにおいては、制御
ベース上の電流増幅率αNPNを小さな電流密度では
低くしておき、大きな電流密度の際に初めて高く
させることが、短絡構造部を用いたのではできな
いため、構成素子の遮断の際に許容される電圧上
昇およびdV／dt耐圧の面で不都合な影響が生じ
る。その結果、GTOサイリスタにおける順方向
阻止能力UBOが、最大逆阻止電圧UPIVより小さく
なつてしまう。また、浮遊電位におかれているＮ
ベースとＰエミツタとの短絡構造部は逆阻止能力
の損失を伴う。
逆の層構造を有するサイリスタ（弱くドーピン
グされたＰ主ベース領域、Ｎ制御ベース領域）に
おいては前述の短絡構造に帰せられる破壊が、比
較的小さな遮断負荷のもとで既に作用する。その
ため、逆の層構造を有するサイリスタは短絡構造
なしで、従来の層構造ものに比して、比較的高速
かつ低損失の遮断動作をするという利点を有する
が、実際には採用されていない。
また、少数キヤリヤライフタイムを短くするこ
とによつて、ターンオフ時間を短縮し、dV／dt
耐圧を上昇させ得ることも公知である。ただし、
所定限界値以下に少数キヤリヤライフタイムを減
少させることは大きな導通時損失を伴う。また、
ライフタイムの変化だけで電流増幅率の所望の上
昇を得ること未だできない。
発明が解決しようとする課題 本発明の課題は、エミツタ効率が、電流密度の
小さい場合小さく、所望の比較的高い電流密度領
域では大きく増大し、その際短絡構造は不要であ
るが付加的に設け得るような少なくとも１つのエ
ミツタ−ベース構造部を有するサイリスタの製造
方法を提供することである。
課題を解決するための手段 上記課題は本発明により、弱くドーピングされ
た中間領域のドーピング濃度、厚さおよび少数キ
ヤリヤライフタイムを、小さい電流に対するエミ
ツタ効率、大きい電流に対するエミツタ効率およ
び電流密度の値に従つて次のように選択する、す
なわち、当該電流密度においてはエミツタ効率は
急峻に上昇し、前記弱くドーピングされた中間領
域の厚さと少数キヤリヤライフタイムとの比が、
隣接する第１および第２の領域の各注入パラメー
タ（ｈ(1)，ｈ(2)）の和と、弱くドーピングされた
領域のドーピング濃度との積に少なくとも等し
く、かつ各注入パラメータの和と、隣接する前記
第２のベース領域の最大ドーピング濃度との積よ
りも小であり、前記各注入パラメータは次式によ
り定められるものであり、 ｈ(1)＝１／ND+(1)×Dp(1)／Lp(1)・cothｗ(1)／Lp(1
) ｈ(2)＝１／NA-R(2)×Dn(2)／Ln(2)・cothｗ(2)／Ln(
2) ここで、ND+(1)は第１の領域のドーピング濃
度、またNA-R(2)は第２の領域の中間領域側縁部
におけるドーピング濃度であり、Dp(1)は第１の
領域の、またDn(2)は第２の領域の電子拡散係数、
Lp(1)は第１の領域の、またLn(2)は第２の領域の
電子拡散長、ｗ(1)は第１の領域の、またｗ(2)は第
２の領域の厚さ、cothは双曲余接であるように、 前記弱くドーピングされた中間領域のドーピン
グ濃度、厚さおよび少数キヤリヤライフタイムを
選択することによつて解決される。
発明の効果 本発明により製造されたサイリスタから次のよ
うな利点が得られる。すなわち、サイリスタにお
いて短絡構造部が省略されるため、作動接続の際
の点弧広がりが一層高速に、しかし急激でなく行
われ、その結果導通速度が高められるが、特性曲
線が跳躍的に変化することがない。
短絡構造部の回りの電流不導通領域が省れるた
め、サイリスタは所定の面積の下で比較的大きな
導通電流を負荷し得る。
さらにもう１つの利点とするところは、転流の
際の負の電圧期間中に、短絡構造部に結び付いた
トランジスタ機構がもはや生ぜず、その結果、サ
イリスタは電流チヤネルを回避しているため、比
較的大きな遮断損失の下でも使用できるようにな
る。また、この期間中に短絡構造部を介した電荷
キヤリヤの注入が行われないから、遮断損失、逆
電流ピーク、逆電流時間成分が縮小されるという
付加的利点が得られる。
本発明により製造した弱くドーピングされた中
間領域による阻止能力の上昇によつて、エミツタ
−ベース構造の阻止電圧に到達する際、なだれ形
成されるのが比較的遅れ、このことに基づき前述
の作用効果が強められる。
さらにもう１つの利点とするところは、密でな
い短絡構造部を有するサイリスタを製造すること
によつて、公知のサイリスタでは前述の欠点を伴
う、大きな密度によつてのみ達成可能なダイナミ
ツク特性が得られる（dV／dt耐圧、ターンオフ
時間）。
負の制御電流によつて遮断可能なサイリスタ
（GTO）、負の制御電流によつてターンオフ時間
を短縮できるサイリスタ（GATO）およびカソ
ード側の短絡構造を禁じられるサイリスタにおい
ても、制御ベース側の部分トランジスタの電流増
幅率を比較的小さな電流密度の際は小さくし、所
望の電流密度領域において大きく上昇させること
が初めて可能となる。これによつて、それらサイ
リスタの遮断の際のdV／dt耐圧および電圧上の
許容範囲が高められる。電流減少と共に電流増幅
率の和が低下することにより、所定の導通時電圧
降下の際に遮断増幅度も高められる。また、
GTOサイリスタおよびGATOサイリスタの順方
向阻止能力が逆方向阻止能力に近づき、高められ
た温度安定性を呈する。本発明は、逆の層構造を
有するサイリスタにも有利に適用可能である。
実施例 次に図示の実施例を用いて本発の製造方法を説
明する。
第１図ａに示すように、本発明により製造され
たサイリスタは、Ｎ＋エミツタ領域１と、Ｐ制御
ベース領域２と、領域１と２との間に設けられ
た、著しく弱くドーピングされたＩ領域３と、Ｎ
主ベース領域４と、Ｐエミツタ領域５とからな
る。外側領域１と５は金属製のカソードコンタク
ト６、アノードコンタクト７を有する。通常のサ
イリスタとは異なり、Ｎ＋エミツタ領域１とＰ制
御ベース領域２との間に短絡構造部は設けられて
いない。
第１図ｂにおけるドーピング濃度の過から明ら
かなように、本発明により製造されるサイリスタ
のＩ領域３のドーピング濃度ND+(3)は、隣接する
Ｐ制御ベース領域２のドーピング濃度NA-(2)およ
びＮ＋エミツタ領域１のドーピング濃度ND+(1)に
対して低い。弱くドーピングされたＩ領域３はｎ
導電形としてあるが、ｐ導電形であつても良い。
重要なことは、領域２，３，１が非対称なPSN
構造をなすことである。領域１，２，４，５のド
ーピング濃度それ自は公知の分布を有する。Ｐ制
御ベース領域２のドーピング濃度NA-(2)は1016／
cm2〜1017／cm2のオーダにまで及んでいる。
上記および以下に述べる括弧内の数字は対応す
る領域を示す。
第１図ｂには、サイリスタの両部分トランジス
タが不飽和状態にある場合であつて、順方向に極
性付けられたサイリスタ構造の各領域における少
数キヤリヤ濃度および多数キヤリヤ濃度を示す。
Ｉ領域３における少キヤリヤ濃度ｐ(3)はドーピン
グ濃度ND+(3)よりはるかに大であり、従つて少数
キヤリヤ濃度ｐ(3)は領域３の多数キヤリヤ濃度ｎ
(3)＝ｐ(3)＋ND+(3)よりごく僅かに小さいと仮定し
てある。Ｐ制御ベース領域２における少数キヤリ
ヤ濃度ｎ(2)とＮ＋エミツタ領域１における少数キ
ヤリヤ濃度ｐ(1)はそれぞれ、ドーピング濃度NA-
(2)およびND+(1)に対して小さい。領域２の、Ｉ領
域３に向かう側の辺縁におけるドーピング濃度お
よび少数キヤリヤ濃度を、NA-R(2)およびnR(2)と
して示す。さらに主ベース領域４におけるドーピ
ング濃度ND+(4)、少数キヤリヤ濃度ｎ(4)、多数キ
ヤリヤ濃度ｐ(4)並びにＰエミツタ領域５における
少数キヤリヤ濃度ｎ(5)、多数キヤリヤ濃度ｐ(5)が
示してある。
第２図には、Ｉ領域３における少数キヤリヤ濃
度ｐ(3)と、Ｉ領域側のＰベース領域２における少
数キヤリヤ濃度nR(2)との関係が、少数キヤリヤ濃
度ｐ(3)にどのように依存するかが示されている。
図示の経過は次式を用いて得られる。
ｐ(3)／nR(2)＝｛NA-R(2)＋nR(2)｝／｛ND+(
3)＋ｐ(3)｝(1) 上式は、ドーピング接合部における積npが一
定であるとの前提の下に成り立つ。らかなよう
に、至る所で弱く注入される場合、Ｉ領域３にお
ける少数キヤリヤ濃度ｐ(3)は、Ｐ領域２のＩ領域
側の辺縁における少数キヤリヤ濃度nR(2)より、Ｎ
＋，Ｉエミツタ−Ｐベース接合部におけるドーピ
ング比NA-R(2)／ND+(3)だけ（例えば350）大であ
る。至る所弱く注入された領域からＩ領域３にお
ける高い注入領域を経てＩ領域３とＰ領域２にお
ける高い注入領域まで移行するｐ(3)／nR(2)は、
NA-R(2)／ND+(3)からNA-R(2)／ｐ(3)を経て１まで
減少する。図からわかるように、Ｉ領域３におい
て高注入領域の最も大きな減少が行われるが、し
かしＰ領域２においても弱い注入領域の減少が行
われる。同様の経過が、Ｎ＋領域１のＩ領域側の
辺縁における少数キヤリヤ濃度pR(1)と少数キヤリ
ヤ濃度ｐ(3)との比についても成り立つ。
Ｉ領域におけるドーピング濃度ND+(3)が隣接す
る領域のドーピング濃度NA-(2)，ND+(1)より小さ
いということから言えることは、Ｉ領域３におけ
る少数キヤリヤ濃度と隣接する領域１，２におけ
る少数キヤリヤ濃度との比が、電流の小さい場合
大であり、電流の上昇と共に比が小さくなるとい
うことである。
Ｎ＋，Ｉエミツタ領域１，３からＰ領域２へ注
入される電子電流inR(2)が少数キヤリヤ濃度nR(2)
によつて定まる。少数キヤリヤ濃度ｐ(3)とnR(2)か
ら、少数キヤリヤライフタイムでの分割と積分に
より、領域３と１の再結合電流密度jr(3)とjr(1)が
得られる。全電流密度ｊは、jnR(2)，jr(3)，jr(1)
の和に等しい。ｐ(3)／nR(2)の比（第２図）の減少
から言えることは、Ｉ領域３における再結合電流
jr(3)と注入電流jnR(2)との比が注入の増大と共に
減少することである。
第３図には、Ｎ＋エミツタ領域１から、Ｐ制御
ベース領域２とＮ主ベース領域４（Ｘ＝０）との
間のコレクタ障壁層までの電子電流密度の減少の
様子が示してある。大きな電流密度j2（100A／
cm2）の場合、電子電流jn2はコレクタ障壁層（Ｘ
＝０）まで僅かしか減少しない。例えばＩ領域３
での電子電流jnの減少は、再結合電流jr2(3)だけ
の僅かなものである。電流密度が10-2A／cm2の場
合、Ｉ領域３での電子電流の減少は再結合電jr1
(3)だけであるが、その大きさはＰ制御ベース領域
２中へ注入される電子電流jnR(2)とＸ＝０の際に
コレクタ障壁に到達する電子電流jn1とが、全電
流密度j1に比べて小さくなるような大きさであ
る。
このことから結論として言えることは、領域１
と３から形成されるＮ＋，Ｉエミツタのエミツタ
効率 γ＝jnR(2)／ｊ＝jnR(2)／｛jR(2)＋jr(3)＋
jr(1)｝(2) は技術上重要である電流密度領域 10-2A／cm2≦ｊ≦102A／cm2 において電流密度と共に上昇すると言うことであ
る。この上昇はＩ領域３における再結合電流jr(3)
の相対的減少によつて行われる。
Ｐベース領域２における注入を弱いものと仮定
すると、Ｎ＋，Ｉエミツタ１，３のエミツタ効率
は次式で与えられる。
γ＝ｈ(2)・ｎ(3)／ｗ／τ｛ｈ(2)＋ｈ(1)｝・ｎ(3)(
3) ここでｗは領域３の厚さ、τは少数キヤリヤラ
イフタイム、ｎ(3)はＩ領域３における多数キヤリ
ヤ濃度であり、ｈ(2)およびｈ(1)はＰベース領域２
およびＮ＋エミツタ領域１の注入パラメータであ
る。これらの注入パラメータは、Ｐベース領域２
中への注入電流jnR(2)が jnR(2)＝ｑ・ｈ(2)・NA-R(2)・nR2＝ｑ・ｈ(
2)・(3)・ｎ(3)(4) によつて与えられるように、またＮ＋エミツタ領
域１への注入電流も同様にして与えられるように
して定められる（ｑは電荷単位）。均質にドーピ
ングされたＰベース領域２に対して次式が成り立
つ。
ｈ(2)＝１／NA-(2)×Dn(2)／Ln(2)・cothｗ(2)／Ln(2
)(5) ここで、NA-，Dn，LnはそれぞれＰベース領
域２におけるドーピング濃度、電子拡散係数、電
子拡散長を表し、ｗ領域２の厚さを表す。
式(3)はＮ＋，Ｉエミツタのエミツタ効率γを、
Ｉ領域３における多数キヤリヤ濃度の関数として
表す。γはｎ(3)の増大と共に上昇する。すなわ
ち、下方の限界値 γ0＝ｈ(2)・ND+(3)／ｗ／Ln(3)＋｛ｈ(2)＋ｈ(1)｝
・ND+(3)(6) から、Ｉ領域３なしでのエミツタ効率の最大値 γ∞＝ｈ(2)／ｈ(2)＋ｈ(1) (7) まで上昇する。
多数キヤリヤ濃度が、 ｎ(3)＝n1/2＝２・ND+(3)＋ｗ(3)／ｈ(2)＋ｈ(1) (8) の場合、γは平均値（γ0＋γ∞）／２をとる。
全電流密度ｊの関数として、Ｎ＋，Ｉエミツタ
のエミツタ効率が γ＝γ0＋√１／432j／（j1/2）−１／２／√１／４
＋2j／（j1/2）＋１／２・（γ∞ −γ0） (9) で与えられる。
電流密度が j/2＝2q・｛ｈ(2)＋ｈ(1)｝・［ND+(3)＋ｗ(3)／｛ｈ
(2)＋ｈ(1)］〕2(10) の場合、γ＝（γ0＋γ∞）／２となる。この電流密
度合付近でエミツタ効率の上昇が最も著しい。
第４図に示された、電流密度ｊの関数としての
エミツタ効率は、式(9)による経過をＡとＢで示
す。経過ＣとＤは公知技術による短絡構造のエミ
ツタについてものもである。Ｃは短絡構造部から
最も遠く離れている点における最大エミツタ効率
を示し、Ｄは面積について平均をとつたエミツタ
効率を示す。すべての構造において、注入パラメ
ータに対し、 ｈ(2)＝10・ｈ(1)＝５×10-13cm4／ｓ が基礎となつている。こでｈ(2)の値は、経過Ｃと
Ｄに関与するＰ領域２の500Ωの面抵抗に相応す
る。さらに次の設計量が経過Ｃ〜Ｄに対して当て
はまる。
経過Ａ：再結合速度 ｗ／τ＝1000cm／ｓ ドーピング濃度ND+(3)＝５×1014／cm3 経過Ｂ：再結合速度 ｗ／τ＝3000cm／ｓ ドーピング濃度ND+(3)＝１×1014／cm3 経過Ｃ：短絡構造部の間隔 2R＝500μm 経過Ａにおける1000cm／ｓの再結合速度は、１
〜5μmの厚さｗと0.1〜0.54μsの少数キヤリヤライ
フタイムで調整できる。経過Ｂの場合、例えば少
数キヤリヤライフタイムを0.033〜0.33μsに、厚
さを１〜10μmに選択すると、3000cm／ｓの再結
合速度が得られる。
経過Ａ，Ｂでは明らかに、サイリスタにとつて
技術的に意味のある電流密度領域10-2〜1000A／
cm2において、Ｎ＋，Ｉ，Ｐ構造のエミツタ効率γ
が大きく増大する。従つて第１図のサイリスタ構
造では短絡構造なしで、小さい導通時電圧降下の
下での高いdV／dt耐圧と、小さなターンオフ時
間が達成される。経過Ａ，Ｂの例に示すように、
エミツタ効率γの急上昇の領域を、Ｉ領域３の選
定により所望のように設定することができる。経
過Ｂではγは小さな電流に対してほぼ零であり、
それにより第１図のサイリスタ構造の場合付加的
に、順方向阻止能力が逆方向阻止能力に等しいと
いう利点が得られる。本発明の構造では、短絡構
造のエミツタを用いたものに比べてγの上昇が緩
慢であることを評価する際に考慮すべきことは次
のことである。すなわちこの構造においては、短
絡構造個所から最も離れている個所における最大
エミツタ効率が点弧特性を定めるものであり（第
４図、経過Ｃ）、一方導通点弧の速度と導通時電
圧に対しては、単位面積にわたり平均化したエミ
ツタ効率がその特性を定めるものである（第４
図、経過Ｄ）ということである。この平均化され
たエミツタ効率は最大エミツタ効率より格段に小
さい（第４図、Pc−PD）。本発明により製造さ
れた構造により均質な点弧を行うようにすれば、
このような相違はなくなる。
注入パラメータｈ(2)とｈ(1)は、γ∞がほぼ１に
なるように（式７）一般的に調整されているが、
領域３のドーピング濃度ND+(3)と再結合速度ｗ／
τ(3)は次のように定める必要がある。すなわち、
γ0（式６）がγ∞よりはるかに小さく、かつγの上
昇が所望の電流密度領域で行われるように定める
必要がある。γ0，γ∞およびj1/2に対して所定の値
を得るためには、ｗ／τとND+(3)とを次式により
選択すると良い。
ｗ／τ(3)＝（１−γ0／γ∞）・〓ｈ(2)＋
ｈ(1)／２・j1/2／ｑ(11) ND+(3)＝γ∞／γ∞−γ0・γ0・ｗ／τ(3)
／ｈ(2)(12) その場合特に重要なのは、γ0≪γ∞の場合であ
る。このようにすると、再結合速度ｗ／τ(3)は式
(11)に従い、γが最も上昇する電流密度j1/2により
定められる。ND+(3)は式(12)により、γ0とｗ／τ(3)
に比例する。γ0＜（１／２・γ∞）であるべならば、
式(6)と(7)により ｗ／τ(3)＜ND+(3)・｛ｈ(2)＋ｈ(1)｝ でなければならない。
γ∞＝ｈ(2)／｛ｈ(2)＋ｈ(1)｝の値は、Ｐベース
領域２（ｎ(3)≒NA-R(2)）において、弱い注入か
ら高い注入移行するまで、実際上は完全に得られ
ない。ｐ(3)／nR(2)の変化とそれに起因するγの上
昇は、Ｐベース領域２での高い注入への移行の際
に弱まるから、一般的には、ｎ(3)＝NA-R(2)のと
きのγが式(3)において少なくともγ∞のオーダに
達することが要求される。なぜならそうでない
と、中間領域３が電流の大きい際に電流増幅率を
過度に減少させるからである。γ・｛ｎ＝NA-R
(2)｝≧γ∞であることが要求される場場合、式(3)か
ら、 ｗ／τ(3)＜｛ｈ(2)＋ｈ(1)｝・NA-R(2) の条件が生じる。
従つて、領域３の構成は、 ｛ｈ(2)＋ｈ(1)｝・ND+(3)≦ｗ／τ(3)＜｛ｈ(2)＋
ｈ(1)｝・NA-R(2) の条件を満たす必要がある。
この実施例から、弱くドーピングされた領域３
のドーピング濃度ND+３、厚さｗ(3)および少数キ
ヤリヤライフタイムτ(3)を調整することにより、
次のような特性が得られる。すなわち、エミツタ
領域１から注入される電子電流または正孔電流
が、電流密度j1が小さい場合には弱くドーピング
された領域３での再結合により主部分（jr1(3)）
で消失し、電流密度j2が大きい場合には僅かしか
変化せずに、弱くドーピングされた領域とそれに
続くベース領域２へ流れる、という特性が得られ
る（第３図）。
本発明により製造したサイリスタにおいて、そ
れ自体公知の短絡構造部も共に使用することがで
きる。この２つの手段を共に用いることによつて
電流増幅率の制御可能性の点でさらに自由度が得
られる。すなわちＩ領域３を用いることで、密度
の低い（目の粗い）短絡構造部によつても、Ｉ領
域３がなければ密度の高い短絡構造部でしか得ら
れないようなスイツチング特性（dV／dt耐圧、
ターンオフ時間）が達成される。このことは第５
図を用いて説明する。第５では３つの例に対し
て、電流密度の関数としてのエミツタ効率を示
す。第４図において基礎とした構造におけるよう
に、Ｐベース領域２とＮ＋エミツタ領域１の注入
パラメータに対して、 ｈ(2)＝10・ｈ(1)＝５・10-13cm4／ｓ の値が選択してあり、Ｐベース領域２の面抵抗に
対して500Ωの値が選んである。
経過Ｅは本発明により製造した、短絡構造のな
いサイリスタにあてはまる。ここでは、Ｉ領域の
厚さとその少数キヤリヤライフタイムとの比に対
してｗ／τ(3)＝2000cm／ｓ、ドーピング濃度に対
してND+(3)＝１・1015／cm3が選択されている。明
らかなように、エミツタ効率γは、小さな電流に
対してほぼ0.2であり、おおよそ1A／cm2の所から
大きく上昇する。
第１図のサイリスタ構造においてできるだけ高
い阻止能力を得るには、制御ベース側の部分トラ
ンジスタの電流増幅率を小さな電流（阻止電流）
に対してほぼ零まで減少させることが必要であ
る。このことは本発明の構造においては、経過Ｆ
が示すように、２mmの短絡構造部間隔を基本とす
るような粗い目の（低密度の）短絡構造部によつ
て達成される。電流密度限界値ｊ＝５・10-2A／
cm2（この値を下回るとγが消失する）は阻止能力
の安定には十分な大きさである。これに対し、サ
イリスタの点弧を生じさせるような電流密度（こ
の電流密度では経過Ｆの場合にエミツタ効率は約
0.5に達する）はそれより102大きい。なぜなら、
電流増幅率の和が１を上回るからである。従つ
て、僅かな短絡構造部であつても、高いdV／dt
耐圧と小さなターンオフ時間が得られる。これに
対してＩ領域３のない場合の、同じような短絡構
造部のエミツタに対する経過Ｇから明らかなこと
は、点弧条件がはるかに小さな電流密度（≒
0.2A／cm2）で達成されてしまうことである。Ｆ
に類似する経過は短絡構造部なしでも得られる
（第４図の経過Ｂ）。しかし第５図において基礎と
したようなドーピング濃度ND+(3)は技術的に簡単
に調整することができる。
前に説明したエミツタ効率γおよび電流増幅率
の上昇の場合、Ｉ領域３とＰベース領域２におけ
る少数キヤリヤライフタイム、すなわち、ｗ／τ
(3)とｈ(2)は一定であると仮定された。電流増幅率
を急峻に上昇させることは、注入によるＰベース
領域２とＩ領域３の少数キヤリヤライフタイムの
上昇によつて達成される。少数キヤリヤライフタ
イムは多くの場合、少数キヤリヤ濃度と共に上昇
する。その場合ライフタイムの上昇のほとんど
は、典型例では、次のような少数キヤリヤ濃度の
領域で生じる。すなわち、ドーピング濃度ND+
(3)，NA-(2)を上方に向い約３倍まで越えるような
領域で生じる。従つて、Ｉ領域３における少数キ
ヤリヤライフタイムの上昇が、非常に小さな電流
密度の際に既に始まり、そのためγの値が小さい
ときに、ｊの関数であるエミツタ効率が急峻に上
昇するようになる。Ｐベース領域２におけるライ
フタイムの上昇は比較的高い電流密度の際に初め
て生じる。その上昇によつて、ｈ(2)（式５）の縮
小を介して上方のγ値の領域におけるγ(j)の上昇
の縮小が生ぜしめられる。しかし電流増幅率 αN＋IPN＝β(2)γN＋IPN (13) は、輸送効率β(2)の増大に基づき、少数キヤリヤ
ライフタイムが一定の場合におけるより一層上昇
する。Ｐベース領域２におけるライフタイム変化
（多くの場合β(2)はほぼ１に近づく）の影響は僅
かであるが、電流増幅率αN＋IPNの上昇は、Ｉ
領域２の少数キヤリヤライフタイムの上昇によつ
てさらに急峻にすることができる。
第６図から明らかなように、Ｐ，Ｎ−，Ｎ、ベ
ース構造を有するサイリスタ（PINサイリスタ）
において、本発明により製造されるＩ領域３′を、
Ｐエミツタ領域５と一般に浮遊電位に置れている
Ｎ，Ｎ−ベース領域４，４′との間に設けること
ができる。また、図示のように両部分トランジス
タに設けることもできる。第2I′領域３′によつ
て、順方向阻止能力と逆方向阻止能力とを、適当
な整流器構造のそれまでに高め、完全な阻止能力
の保証される温度領域を125℃以上に延ばすこと
ができる。この構造では密度の小さい短絡構造部
が、Ｎ＋エミツタ領域１に設けられる。Ｋはカソ
ード端子、Ａはアノード端子である。
第７図、第８図から明らかなように、ゲートＧ
の側と外部辺縁８の側のエミツタ辺縁部における
領域３は、メサ形またはプレーナ形に構成するこ
とができる。ゲートＧは第７図のメサ形構成の場
合、Ｐベース領域２とＩ領域３との間の境界面の
高さの所にある。第８図のプレーナ形の場合は、
Ｎ＋エミツタ表面の高さの所にある。内部におけ
る領域順序は第１図ａと一致する。
点弧異常の際、特に故障を起こしやすいゲート
付近のサイリスタ構造は、第７図に示すようにＩ
領域３のゲート側辺縁を所定の幅８の所までＮ＋
エミツタ領域１で被わないようにすることによつ
て故障を起こさないようにすることができる。
Ｎ＋IP構造およびPIN構造２，３，１、および
５，３′，４′は、GTOサイリスタにおいてエミ
ツタ−ベース構造としても使用可能である。
Ｉ領域３の構成によつて、２つの電流増幅率の
和が１を越えるような電流（点弧感度、dV／dt
耐圧、固定（ラツチング）電流）をまず有利に選
定できる。公知技術のGTOサイリスタと異なり、
電流増幅率の和はこの電流値以下の零にまでほぼ
低下することができる（第４図）。これにより阻
止能力が、特に高温において改善される。これに
より、高温での遮断の際にも、高められたdV／
dt耐圧と高い許容電圧上昇速度が得られる。導通
中の電流の減少に伴う電流増幅率の和αの低下に
より、または負のゲート電流による電荷キヤリヤ
濃度の低下により、高い遮断増幅度 Ｖ＝αN＋IPN／αN＋IPN＋αPNP−１ が達成される。
第９図は、エミツタ領域１とＰベース領域２と
の間に弱くドーピングされたＩ領域３の設けられ
ているスイツチング用トランジスタ構造を示す。
Ｐベース領域２にはＮ領域４とＮ＋領域９が続い
ている。Ｅはエミツタ端子、Ｃはコレクタ端子、
Ｂはベース端子を表す。
このトランジスタ構造の電流増幅率は電流の小
さい場合低いが、スイツチング特性がクリテイカ
ルでないような小さな電流の領域において、比較
的に高い電流密度（＞1A／cm2）の際に設定され
るような値の電流増幅率の次第に上昇する。この
ことを第１０図ａ，ｂに、エミツタ接地回路の電
流増幅率hFEとして示す。第１０図ｂは、本発明
により製造した構造（経過Ａ）と公知技術のトラ
ンジスタ（経過Ｂ）とに対する、小電流領域にお
ける電流増幅率を示す。hFE軸と経過Ａ，Ｂとの
交点をＣとＤで示す。
公知技術のトランジスタの場合、小電流の際に
電流増幅率を高くすると、エミツタとコレクタと
の間の阻止能力UECが、ベースとコレクタとの間
の最大阻止電圧以下になつてしまう。その場合、
UECはUBCの1/2である。電流密度が小さい際に電
流増幅率を小さくすることにより（経過Ａ）、本
発明により製造された構造では、エミツタとコレ
クタとの間の阻止能力UECがベース−コレクタの
阻止能力UBCの近くまで上昇せしめられ、比較的
良好な阻止安定性が達成される。
スイツチとして用いられる通常のトランジスタ
では、エミツタをベースを外部抵抗または集積抵
抗により接続することによつて類似の作用が得ら
れることが知られている。
これに対し本発明により製造した構造では、抵
抗を使用しなくともエミツタ端子とベース端子と
の間の阻止能力が失われずむしろ高められ、さら
に並列抵抗が省略されているため、制御電力が僅
かになるという利点がある。
Ｎ＋，Ｉ，Ｐ構造１，３，２およびＰ＋，Ｉ，
Ｎ構造５，３′，４′はエピタキシヤル成長法を用
いて作製可能である。それには特に低温エピタキ
シヤル成長法が適している。というのは、Ｐ，Ｎ
ベース領域２，４におけるライフタイムをさほど
低下せずにＩ領域３における少数キヤリヤライフ
タイムを小さく調整できるからである。
以下本発明により製造されたサイリスタの例を
具体的数値に基づき説明する。
例 １ NA-R(2)＝８×1016／cm3 ｗ(2)＝40μm τn(2)＝2μs ND+(3)＝１×1014／cm3 ND+(1)＝５×1019／cm3 とする。この例ではND+(1)はNA-R(2)よりもはるか
に大きい。従い、ｈ(1)はｈ(2)よりはるかに小さ
い。従つて、本発明の条件式 ［（ｈ(2)＋ｈ(1)〕・ND+(3)≦ｗ／τ(3)＜［ｈ(
2)＋ｈ(1)］・NA-R(2) は簡略して、 ｈ(2)・ND+(3)≦ｗ／τ(3)＜ｈ(2)・NA-R(2) (a) として表わすことができる。
前記の値に対しては経験的に、 Dn(2)＝20.6cm2／ｓ，Ln(2)＝√×＝64.
2μm があてはまる。従つて、注入パラメータｈ(2)は次
のとおりである。
ｈ(2)＝１／NA-R(2)×Dn(2)／Ln(2)・cothｗ(2)
／Ln(2)＝7.2×10-14cm4／ｓ この値を上記(a)式に代入すれば、 7.2×10-14cm4／ｓ×１×1014／cm3≦ｗ／τ(3) ＜7.2×10-14cm4／ｓ×８×1016／cm3 となる。従つて、 7.2cm／ｓ≦ｗ／τ(3)＜5.76×103cm／ｓ であり、本発明の条件式が満たされている。
例 ２ NA-R(2)＝１×106／cm3 ｗ(2)＝30μm τn(2)＝2μs ND+(3)＝１×1014／cm3 ND+(1)＝５×1019／cm3 とする。これらの値に対しては経験的に、 Dn(2)＝30.8cm2／ｓ，Ln(2)＝√×＝124μm があてはまる。ここから注入パラメータｈ(2)が得
られる。
ｈ(2)＝１／NA-R(2)×Dn(2)／Ln(2)・cothｗ(2)／L
n(2)＝1.0×10-12cm4／ｓ ND+(1)はNA-R(2)よりもはるかに大きく、ｈ(1)は
ｈ(2)よりはるかに小さいから、ｈ(1)は無視するこ
とができる。従つて上記(a)式に代入すれば、 1.0×10-12cm4／ｓ×１×1014／cm3≦ｗ／τ(3) ＜1.0×10-12cm4／ｓ×１×1016／cm3 となる。従つて、 1.102cm／ｓ≦ｗ／τ(3)＜１×104cm／ｓ であり、本発明の条件式が満たされている。
【図面の簡単な説明】
第１図ａは本発明により製造したサイリスタ構
造体の部分横断面構造略図、第１図ｂは同上の構
造体における順方向阻止領域の負荷の際のドーピ
ング濃度および少数キヤリヤ濃度のそれぞれの経
過を示すダイヤグラム、第２図は本発明により製
造した弱いドーピング領域における少数キヤリヤ
濃度と、エミツタ側におけるベース領域における
少数キヤリヤ濃度との比を前者の少数キヤリヤ濃
度の関数として示すダイヤグラム、第３図は小さ
い、および高い電流密度の下でのエミツタからコ
レクタ接合への方向での電子電流の減少状態を示
すダイヤグラム、第４図はエミツタ領域とベース
領域との間に配置された領域を有する、本発明に
より製造された構造と公知の短絡構造のエミツタ
との場合におけるエミツタ効率の経過を示すダイ
ヤグラム、第５図は公知の短絡エミツタと短絡構
造部のない本発明の構造体との場合におけるエミ
ツタ効率を示すダイヤグラム、第６図はＰ，Ｎ
−，Ｎベース構造と、カソード側エミツタ、アノ
ード側エミツタとそれぞれ隣接するベース領域と
の間に、本発明により弱くドーピングした領域を
有するサイリスタ構造体の部分横断面図、第７図
はゲート側および外部辺縁領域がメサ形に構成さ
れた本発明により製造されたサイリスタ構造体の
部分横断面図、第８図は本発明により製造したプ
レーナサイリスタ構造体の部分横断面図、第９図
は本発明により弱くドーピングした領域を有する
トランジスタ構造体の部分横断面、第１０図ａ，
ｂはトランジスタの電流増幅率のダイヤグラムで
ある。 １……Ｎ＋エミツタ領域、２……Ｐ制御ベース
領域、３……Ｉ領域、４……主ベース領域、５…
…Ｐエミツタ領域、６……カソードコンタクト、
７……アノードコンタクト。

Claims (1)

  1. 【特許請求の範囲】 １ 少なくとも１つのエミツタ−ベース構造部を
    有するサイリスタの製造方法であつて、 該エミツタ−ベース構造部のエミツタ効率は、
    電流密度が小さい際に低く、電流密度が大きい領
    域では急激に上昇するものであり、 前記エミツタ−ベース構造部のエミツタ領域と
    ベース領域との間に、そのドーピング濃度が隣接
    するエミツタ−ベース領域のドーピング濃度に比
    して弱くドーピングされた中間領域３が配置され
    ている形式のサイリスタの製造方法において、 前記弱くドーピングされた中間領域３のドーピ
    ング濃度（ND+(3)）、厚さｗおよび少数キヤリヤ
    ライフタイムτを、小さい電流に対するエミツタ
    効率γ0、大きい電流に対するエミツタ効率γ∞およ
    び電流密度j1/2の値に従つて次のように選択する、 すなわち、当該電流密度j1/2においてはエミツ
    タ効率は急峻に上昇し、 前記弱くドーピングされた中間領域３の厚さｗ
    と少数キヤリヤライフタイムτとの比が、隣接す
    る第１および第２の領域１，２の各注入パラメー
    タ（ｈ(1)，ｈ(2)）の和と、弱くドーピングされた
    領域３のドーピング濃度（ND+(3)）との積に少な
    くとも等しく、 かつ各注入パラメータ（ｈ(1)，ｈ(2)）の和と、
    隣接する前記第２のベース領域２の最大ドーピン
    グ濃度（NA-R(2)）との積よりも小であり、 前記各注入パラメータ（ｈ(1)，ｈ(2)）は次式に
    より定められるものであり、 ｈ(1)＝１／ND+(1)×Dp(1)／Lp(1)・cothｗ(1)／Lp(1
    ) ｈ(2)＝１／NA-R(2)×Dn(2)／Ln(2)・cothｗ(2)／Ln(
    2) ここで、ND+(1)は第１の領域１のドーピング濃
    度、またNA-R(2)は第２の領域２の中間領域側縁
    部におけるドーピング濃度であり、 Dp(1)は第１の領域１の、またDn(2)は第２の領
    域２の電子拡散係数、 Lp(1)は第１の領域１の、またLn(2)は第２の領
    域２の電子拡散長、 ｗ(1)は第１の領域１の、またｗ(2)は第２の領域
    ２の厚さ、 cothは双曲余接であるように、 前記弱くドーピングされた中間領域３のドーピ
    ング濃度（ND+(3)）、厚さｗおよび少数キヤリヤ
    ライフタイムτを選択することを特徴とするサイ
    リスタの製造方法。
JP14191980A 1979-10-10 1980-10-09 Semiconductor constituent element Granted JPS5698864A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2941021A DE2941021C2 (de) 1979-10-10 1979-10-10 Halbleiterbauelement mit mindestens einer Emitter-Basis-Struktur

Publications (2)

Publication Number Publication Date
JPS5698864A JPS5698864A (en) 1981-08-08
JPH0434312B2 true JPH0434312B2 (ja) 1992-06-05

Family

ID=6083126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14191980A Granted JPS5698864A (en) 1979-10-10 1980-10-09 Semiconductor constituent element

Country Status (3)

Country Link
JP (1) JPS5698864A (ja)
DE (1) DE2941021C2 (ja)
SE (1) SE456464B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3339393C2 (de) * 1983-10-29 1986-12-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Herstellung einer unterhalb einer äußeren hochdotierten Zone liegenden s-n-Zonenfolge einer Halbleiterstruktur aus Silicium
JPS60187058A (ja) * 1984-03-07 1985-09-24 Hitachi Ltd 半導体装置
DE3424222A1 (de) * 1984-06-30 1986-01-09 Brown, Boveri & Cie Ag, 6800 Mannheim Abschaltbarer thyristor
JPS6251259A (ja) * 1985-08-30 1987-03-05 Fuji Electric Co Ltd Ｇｔｏサイリスタ
DE3884652D1 (de) * 1987-04-07 1993-11-11 Bbc Brown Boveri & Cie Gate-Ausschaltthyristor und Verfahren zu dessen Herstellung.
DE19740906C1 (de) * 1997-09-17 1999-03-18 Siemens Ag Vertikales Halbleiterbauelement mit einstellbarer Emittereffizienz
DE10048165B4 (de) * 2000-09-28 2008-10-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer beabstandet zu einer Emitterzone angeordneten Stoppzone

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH543178A (de) * 1972-03-27 1973-10-15 Bbc Brown Boveri & Cie Kontinuierlich steuerbares Leistungshalbleiterbauelement
DE2461207C3 (de) * 1974-12-23 1978-03-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Thyristor
JPS5912025B2 (ja) * 1976-11-26 1984-03-19 三菱電機株式会社 サイリスタ

Also Published As

Publication number Publication date
SE456464B (sv) 1988-10-03
DE2941021A1 (de) 1981-04-23
SE8006717L (sv) 1981-04-11
DE2941021C2 (de) 1985-07-04
JPS5698864A (en) 1981-08-08

Similar Documents

Publication Publication Date Title
JP6662393B2 (ja) 半導体装置、半導体装置の製造方法
US5418376A (en) Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
US5063428A (en) Semiconductor element having a p-zone on the anode side and an adjacent, weakly doped n-base zone
KR101679108B1 (ko) 국부적 에미터 쇼트 도트들의 개선된 패턴을 갖는 위상 제어 사이리스터
JPH0534834B2 (ja)
US5473170A (en) Semiconductor protection component
US3300694A (en) Semiconductor controlled rectifier with firing pin portion on emitter
KR100490801B1 (ko) 파워반도체디바이스제조방법
US5491351A (en) Gate turn-off thyristor
CN108028266A (zh) 具有改进的等离子体散布的晶闸管
US5086242A (en) Fast turn-off of thyristor structure
US3978513A (en) Semiconductor controlled rectifying device
SE456464B (sv) Halvledarelement med minst en emitterbasstruktur vars emitterverksamhet er liten vid laga stromtetheter och kraftigt okar i ett onskat hogre stromtethetsomrade
JPS6124832B2 (ja)
JP2502793B2 (ja) 過電圧自己保護型半導体装置
EP0926740A2 (en) A transient voltage suppressor
JP2557818B2 (ja) 逆導通ゲ−トタ−ンオフサイリスタ装置
JP2002016265A (ja) 高耐圧ダイオード
CN119584612B (zh) 一种精准控制转折电压的自保护电控晶闸管
JPS60187058A (ja) 半導体装置
JP2024162687A (ja) 半導体装置とその製造方法
KR100242436B1 (ko) 안전 동작 영역을 증가시킨 트랜지스터 및 그 제조 방법
JP2673694B2 (ja) サイリスタ
JPS6328346B2 (ja)
JP2005268377A (ja) 双方向フォトサイリスタチップ、光点弧カプラ、および、ソリッドステートリレー