JPH04343486A - 酸化物超電導薄膜の微細加工方法 - Google Patents
酸化物超電導薄膜の微細加工方法Info
- Publication number
- JPH04343486A JPH04343486A JP3145342A JP14534291A JPH04343486A JP H04343486 A JPH04343486 A JP H04343486A JP 3145342 A JP3145342 A JP 3145342A JP 14534291 A JP14534291 A JP 14534291A JP H04343486 A JPH04343486 A JP H04343486A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- superconducting thin
- oxide superconducting
- predetermined region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は酸化物超電導薄膜の微細
加工方法に関する。
加工方法に関する。
【０００２】
【従来の技術】図１２は従来知られている積層型の近接
効果型素子の構成を示す模式断面図であり、測定系も付
記してある。図１２において、この素子は基板１上に形
成された酸化物超電導体２と、金属超電導体３の二つの
超電導体との間に、厚さ１０ｎｍの貴金属の常電導体４
を挟んだ構造を持ち、超電導体２，３から常電導体４へ
の電子対の染みだしを利用したジョセフソン素子である
。５はスペーサーの絶縁体，６は測定用発振器，７は測
定用電圧計を表わしている。
効果型素子の構成を示す模式断面図であり、測定系も付
記してある。図１２において、この素子は基板１上に形
成された酸化物超電導体２と、金属超電導体３の二つの
超電導体との間に、厚さ１０ｎｍの貴金属の常電導体４
を挟んだ構造を持ち、超電導体２，３から常電導体４へ
の電子対の染みだしを利用したジョセフソン素子である
。５はスペーサーの絶縁体，６は測定用発振器，７は測
定用電圧計を表わしている。
【０００３】また、図１３は金属超電導体を用いた電界
効果型素子の構成を示す模式断面図である。図１３にお
いて、この素子は二つの金属超電導体８で化合物半導体
９を挟んだ構造を有し、化合物半導体９の上面に絶縁体
１０を介してゲート電極１１が設けられており、この電
極１１に電圧を印加することにより、化合物半導体９に
高キャリア濃度のチャネル領域が形成される。電界効果
による超電導体８から化合物半導体９への電子対の染み
出しは、化合物半導体９中のキャリア濃度に依存するた
め、ゲート電極１１に印加する電圧の有無で超電導電流
を制御することができる。金属超電導体８を使用するこ
の素子の場合、金属超電導体８のコヒーレンス長が酸化
物超電導体に比べて１０倍以上長いため、二つの金属超
電導体８の間隔、即ち、化合物半導体９の挟まれている
部分は１００ｎｍでも動作する。しかし、酸化物超電導
体を使った場合には、図１２で述べた近接効果型素子と
同様、１０ｎｍ程度にする必要がある。
効果型素子の構成を示す模式断面図である。図１３にお
いて、この素子は二つの金属超電導体８で化合物半導体
９を挟んだ構造を有し、化合物半導体９の上面に絶縁体
１０を介してゲート電極１１が設けられており、この電
極１１に電圧を印加することにより、化合物半導体９に
高キャリア濃度のチャネル領域が形成される。電界効果
による超電導体８から化合物半導体９への電子対の染み
出しは、化合物半導体９中のキャリア濃度に依存するた
め、ゲート電極１１に印加する電圧の有無で超電導電流
を制御することができる。金属超電導体８を使用するこ
の素子の場合、金属超電導体８のコヒーレンス長が酸化
物超電導体に比べて１０倍以上長いため、二つの金属超
電導体８の間隔、即ち、化合物半導体９の挟まれている
部分は１００ｎｍでも動作する。しかし、酸化物超電導
体を使った場合には、図１２で述べた近接効果型素子と
同様、１０ｎｍ程度にする必要がある。
【０００４】ところで、酸化物超電導体を用いたジョセ
フソン素子は、例えば電界効果型のような３端子素子で
は、平面型に形成する方がゲート電極を取り出しやすい
などの点で有利である。しかし、この材料はコヒーレン
ス長が短いので、１０ｎｍ程度の微細加工を要する。例
えば、図１２のジョセフソン素子を平面型で形成するた
めには、超電導体２または３を１０ｎｍの幅でエッチン
グする必要がある。即ち、図１２の積層型では常電導体
４の膜厚に相当する１０ｎｍは、平面型ではエッチング
幅として微細加工されなければならないなど困難な点が
多い。
フソン素子は、例えば電界効果型のような３端子素子で
は、平面型に形成する方がゲート電極を取り出しやすい
などの点で有利である。しかし、この材料はコヒーレン
ス長が短いので、１０ｎｍ程度の微細加工を要する。例
えば、図１２のジョセフソン素子を平面型で形成するた
めには、超電導体２または３を１０ｎｍの幅でエッチン
グする必要がある。即ち、図１２の積層型では常電導体
４の膜厚に相当する１０ｎｍは、平面型ではエッチング
幅として微細加工されなければならないなど困難な点が
多い。
【０００５】１μｍ以下の微細加工技術として従来知ら
れているものは、電子線露光法もしくはＸ線露光法，収
束イオンビーム法などであるが、これらの方法には次の
ような欠点があるために、従来、平面型のジョセフソン
素子の作製は不可能であった。■ 幅１０ｎｍ程度に
加工することができず、１００ｎｍが限界である。■
加工面に劣化を生じ、またはダメージを受ける。
れているものは、電子線露光法もしくはＸ線露光法，収
束イオンビーム法などであるが、これらの方法には次の
ような欠点があるために、従来、平面型のジョセフソン
素子の作製は不可能であった。■ 幅１０ｎｍ程度に
加工することができず、１００ｎｍが限界である。■
加工面に劣化を生じ、またはダメージを受ける。
【０００６】これに対して、本発明者らは基板上に酸化
物超電導薄膜を形成する際に、基板材料に酸化物超電導
薄膜とは著しく熱膨張係数の異なる材料を用い、薄膜形
成温度からの冷却過程で酸化物超電導薄膜と基板との熱
膨張差に起因して生ずる内部応力により、酸化物超電導
薄膜に幅１０ｎｍ程度の亀裂を発生させる微細加工を施
すことができた。図１４はＳｒＴｉＯ３ （以後ＳＴＯ
とする）基板の（１１０）面上に形成されたＹＢａ２
Ｃｕ３ Ｏｙ （ｙは膜中に含まれる酸素量）［以後Ｙ
ＢＣＯとする］膜の表面を５万倍に拡大したＳＥＭ写真
を示したものである。図１４のように１０ｎｍ程度の亀
裂がＹＢＣＯ膜のＣ軸に垂直な方向に入ることが確認さ
れている。また、本発明者らはこの亀裂部を利用して各
種の平面型超電導素子を作製することに成功し、これら
の技術について現在出願中である。
物超電導薄膜を形成する際に、基板材料に酸化物超電導
薄膜とは著しく熱膨張係数の異なる材料を用い、薄膜形
成温度からの冷却過程で酸化物超電導薄膜と基板との熱
膨張差に起因して生ずる内部応力により、酸化物超電導
薄膜に幅１０ｎｍ程度の亀裂を発生させる微細加工を施
すことができた。図１４はＳｒＴｉＯ３ （以後ＳＴＯ
とする）基板の（１１０）面上に形成されたＹＢａ２
Ｃｕ３ Ｏｙ （ｙは膜中に含まれる酸素量）［以後Ｙ
ＢＣＯとする］膜の表面を５万倍に拡大したＳＥＭ写真
を示したものである。図１４のように１０ｎｍ程度の亀
裂がＹＢＣＯ膜のＣ軸に垂直な方向に入ることが確認さ
れている。また、本発明者らはこの亀裂部を利用して各
種の平面型超電導素子を作製することに成功し、これら
の技術について現在出願中である。
【０００７】
【発明が解決しようとする課題】しかし、図１４に示し
た亀裂は、その間隔がほぼ一定で平行に生ずるものであ
るが、亀裂発生個所を特定することができないため、平
面型超電導素子を作製するに当たっては、亀裂の存在す
る部分を選び出さなければならなかった。この方法では
、単一の素子を作製するのは容易であるが、１個以上の
素子を集積させるのは非常に困難を伴なう。したがって
、素子の集積化を行なう場合、ＹＢＣＯ膜上の所望の個
所に亀裂を発生させることが必要となってくる。
た亀裂は、その間隔がほぼ一定で平行に生ずるものであ
るが、亀裂発生個所を特定することができないため、平
面型超電導素子を作製するに当たっては、亀裂の存在す
る部分を選び出さなければならなかった。この方法では
、単一の素子を作製するのは容易であるが、１個以上の
素子を集積させるのは非常に困難を伴なう。したがって
、素子の集積化を行なう場合、ＹＢＣＯ膜上の所望の個
所に亀裂を発生させることが必要となってくる。
【０００８】本発明は上述の点に鑑みてなされたもので
あり、その目的は酸化物超電導薄膜に、基板材料との熱
膨張差を利用して微細加工するに当たり、所望の個所に
亀裂を発生させることが可能な方法を提供することにあ
る。
あり、その目的は酸化物超電導薄膜に、基板材料との熱
膨張差を利用して微細加工するに当たり、所望の個所に
亀裂を発生させることが可能な方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の方法は、基板材料に酸化物超電導薄膜と
は著しく熱膨張係数の異なる材料を用い、薄膜形成温度
からの冷却過程で酸化物超電導薄膜と基板との熱膨張差
に起因して生ずる内部応力により、酸化物超電導薄膜に
幅１０ｎｍ程度の亀裂を発生させる微細加工を施すもの
であり、その際、基板をＡｌ膜で被覆した後、亀裂を発
生させる所望の個所に相当する基板領域のみＡｌ膜を除
去し、ここに酸化物超電導薄膜を成膜する。また、基板
自体を加工し、亀裂を発生させる所望の個所に相当する
領域周辺に段差，傾斜面，粗面もしくは溝などを形成し
た後、酸化物超電導薄膜を成膜する。
めに、本発明の方法は、基板材料に酸化物超電導薄膜と
は著しく熱膨張係数の異なる材料を用い、薄膜形成温度
からの冷却過程で酸化物超電導薄膜と基板との熱膨張差
に起因して生ずる内部応力により、酸化物超電導薄膜に
幅１０ｎｍ程度の亀裂を発生させる微細加工を施すもの
であり、その際、基板をＡｌ膜で被覆した後、亀裂を発
生させる所望の個所に相当する基板領域のみＡｌ膜を除
去し、ここに酸化物超電導薄膜を成膜する。また、基板
自体を加工し、亀裂を発生させる所望の個所に相当する
領域周辺に段差，傾斜面，粗面もしくは溝などを形成し
た後、酸化物超電導薄膜を成膜する。
【００１０】
【作用】以上のように、本発明の方法は酸化物超電導薄
膜の亀裂を発生させる個所を、種々の手段により限定し
ており、ＹＢＣＯ薄膜が成膜の冷却過程で生ずる大きな
ストレスが緩和されない程度に、その面積を設定するこ
とにより、基板上のこの個所にのみＹＢＣＯ薄膜の亀裂
を発生させることが可能となる。
膜の亀裂を発生させる個所を、種々の手段により限定し
ており、ＹＢＣＯ薄膜が成膜の冷却過程で生ずる大きな
ストレスが緩和されない程度に、その面積を設定するこ
とにより、基板上のこの個所にのみＹＢＣＯ薄膜の亀裂
を発生させることが可能となる。
【００１１】
【実施例】以下、本発明を実施例に基づき説明する。
【００１２】基板材料としてＳＴＯ結晶（１１０）面を
用い、この基板上に形成するＹＢＣＯ薄膜の所望の領域
に微細亀裂を発生させる方法について述べる。図１（ａ
），（ｂ）は、ＳＴＯ基板１２の主表面上に形成したＹ
ＢＣＯ膜の一辺の長さＬ１ の正方形の領域に亀裂を発
生させるために、ＳＴＯ基板１２の主表面をＡｌ膜１３
で被覆した後、正方形の領域のＡｌ膜１３を除去した状
態を示し、図１（ａ）は平面図，図１（ｂ）は断面図を
表わす。
用い、この基板上に形成するＹＢＣＯ薄膜の所望の領域
に微細亀裂を発生させる方法について述べる。図１（ａ
），（ｂ）は、ＳＴＯ基板１２の主表面上に形成したＹ
ＢＣＯ膜の一辺の長さＬ１ の正方形の領域に亀裂を発
生させるために、ＳＴＯ基板１２の主表面をＡｌ膜１３
で被覆した後、正方形の領域のＡｌ膜１３を除去した状
態を示し、図１（ａ）は平面図，図１（ｂ）は断面図を
表わす。
【００１３】このＡｌ膜１３を被覆したＳＴＯ基板１２
は次のようにして作製する。図２（ａ）〜（ｄ）はその
製造過程を示し、それぞれ部分的に平面図と断面図で表
わしてある。まず、鏡面研磨されたＳＴＯ基板１２の主
表面上に、スパッタ法によりＡｌ膜１３を全面に均一に
堆積させる。ＳＴＯ基板１２を被覆する材料はその他に
ＳｉＯ２ などあるが、ここではＡｌを用いた［図２（
ａ）］。このＳＴＯ基板１２上のＡｌ膜１３を一辺の長
さが０．３〜０．６μｍの大きさとなるように、多数の
正方形を通常の微細加工法を用いて除去し、ＳＴＯ基板
１２の鏡面研磨面を露出させると、図１に相当する状態
となる［図２（ｂ）］。この状態のＳＴＯ基板１２上に
ＹＢＣＯ膜１４を成膜する過程で、前述したように、Ｓ
ＴＯ基板１２とＹＢＣＯ膜１４との著しい熱膨張差のた
めに、ＳＴＯ基板１２の露出面上のＹＢＣＯ膜１４に亀
裂１５が発生する［図２（ｃ）］。最後に、余剰のＹＢ
ＣＯ膜１４とＡｌ膜１３を除去する［図２（ｄ）］。
は次のようにして作製する。図２（ａ）〜（ｄ）はその
製造過程を示し、それぞれ部分的に平面図と断面図で表
わしてある。まず、鏡面研磨されたＳＴＯ基板１２の主
表面上に、スパッタ法によりＡｌ膜１３を全面に均一に
堆積させる。ＳＴＯ基板１２を被覆する材料はその他に
ＳｉＯ２ などあるが、ここではＡｌを用いた［図２（
ａ）］。このＳＴＯ基板１２上のＡｌ膜１３を一辺の長
さが０．３〜０．６μｍの大きさとなるように、多数の
正方形を通常の微細加工法を用いて除去し、ＳＴＯ基板
１２の鏡面研磨面を露出させると、図１に相当する状態
となる［図２（ｂ）］。この状態のＳＴＯ基板１２上に
ＹＢＣＯ膜１４を成膜する過程で、前述したように、Ｓ
ＴＯ基板１２とＹＢＣＯ膜１４との著しい熱膨張差のた
めに、ＳＴＯ基板１２の露出面上のＹＢＣＯ膜１４に亀
裂１５が発生する［図２（ｃ）］。最後に、余剰のＹＢ
ＣＯ膜１４とＡｌ膜１３を除去する［図２（ｄ）］。
【００１４】このＹＢＣＯ膜１４の亀裂１５をＳＥＭを
用いて観察すると、図１４に示したものと同様の結果が
得られる。そこで亀裂１５が１本生ずるときのＹＢＣＯ
膜１４の厚さと、図１（ａ），（ｂ）に示した一辺の長
さＬ１ との関係を調べ、その結果を図３に示す。図３
はこの関係を成膜温度６００℃と７００℃とについて示
した線図である。図３によれば、６００℃成膜と７００
℃成膜のいずれも良好な直線性を示しているが、７００
℃成膜の方が６００℃成膜より全体的にＬ１ が小さく
なるのは、同じ大きさのＬ１ に対して、７００℃成膜
の方が冷却過程におけるストレスの発生が大きいからで
ある。
用いて観察すると、図１４に示したものと同様の結果が
得られる。そこで亀裂１５が１本生ずるときのＹＢＣＯ
膜１４の厚さと、図１（ａ），（ｂ）に示した一辺の長
さＬ１ との関係を調べ、その結果を図３に示す。図３
はこの関係を成膜温度６００℃と７００℃とについて示
した線図である。図３によれば、６００℃成膜と７００
℃成膜のいずれも良好な直線性を示しているが、７００
℃成膜の方が６００℃成膜より全体的にＬ１ が小さく
なるのは、同じ大きさのＬ１ に対して、７００℃成膜
の方が冷却過程におけるストレスの発生が大きいからで
ある。
【００１５】図４は以上のようにして得られた亀裂１５
を有するＹＢＣＯ薄膜１４をパターニングして、電気抵
抗の温度依存性を調べるために作製した測定試料を正面
から見た模式図である。図４において、ＳＴＯ基板１２
上に形成したＹＢＣＯ膜１４に導入した亀裂１５が中央
に位置するようにパターニングし、測定用端子１６を取
り付け、端子１６から測定用電圧計１７と測定用電流源
１８に接続している。
を有するＹＢＣＯ薄膜１４をパターニングして、電気抵
抗の温度依存性を調べるために作製した測定試料を正面
から見た模式図である。図４において、ＳＴＯ基板１２
上に形成したＹＢＣＯ膜１４に導入した亀裂１５が中央
に位置するようにパターニングし、測定用端子１６を取
り付け、端子１６から測定用電圧計１７と測定用電流源
１８に接続している。
【００１６】図５は図４の試料による測定結果を示す温
度−抵抗線図である。図５の曲線の形から亀裂１５はＹ
ＢＣＯ膜１４を貫通しており、電流経路に対して、亀裂
１５が垂直に入っているため、流れる電流は亀裂１５を
トンネルする単一電子トンネリングによるものである。 一方、温度Ｔ＝８０Ｋ以下の抵抗Ｒの減少は、ＹＢＣＯ
膜１４の超電導転移に基づくものである。したがって、
この亀裂１５、即ち、ＹＢＣＯ膜と基板の熱膨張差に起
因して生ずる微細亀裂を利用することにより、平面構造
型の超電導素子の形成が可能であり、さらに、単一基板
上に素子を１個以上作製するときは、図２（ｄ）に示す
ように、所望の位置に亀裂１５の入った複数個の正方形
超電導薄膜１４を作製することにより可能となることが
わかる。
度−抵抗線図である。図５の曲線の形から亀裂１５はＹ
ＢＣＯ膜１４を貫通しており、電流経路に対して、亀裂
１５が垂直に入っているため、流れる電流は亀裂１５を
トンネルする単一電子トンネリングによるものである。 一方、温度Ｔ＝８０Ｋ以下の抵抗Ｒの減少は、ＹＢＣＯ
膜１４の超電導転移に基づくものである。したがって、
この亀裂１５、即ち、ＹＢＣＯ膜と基板の熱膨張差に起
因して生ずる微細亀裂を利用することにより、平面構造
型の超電導素子の形成が可能であり、さらに、単一基板
上に素子を１個以上作製するときは、図２（ｄ）に示す
ように、所望の位置に亀裂１５の入った複数個の正方形
超電導薄膜１４を作製することにより可能となることが
わかる。
【００１７】図６（ａ），（ｂ）は、凸部を有するＳＴ
Ｏ基板１９（１１０）を用いた例を示す模式図であり、
図６（ａ）は平面図，図６（ｂ）は断面図を表わす。Ｓ
ＴＯ基板１９は始めの厚さから一辺の長さＬ２ の正方
形の鏡面部２０を残し、その周辺をスパッタにより除去
し減厚して、正方形の凸部を有するように段差を付けて
形成したものである。ここでＬ２ の大きさを４μｍと
し、これに６００℃で３００ｎｍのＹＢＣＯ膜（図示せ
ず）を成膜した。得られたＹＢＣＯ膜は既述の場合と同
様に、ＳＴＯ基板１９の鏡面部２０の表面に形成された
ＹＢＣＯ膜に１本の亀裂が入り、この試料の電気抵抗の
温度依存性の測定結果も図５に示す特性とほぼ同じ結果
となった。
Ｏ基板１９（１１０）を用いた例を示す模式図であり、
図６（ａ）は平面図，図６（ｂ）は断面図を表わす。Ｓ
ＴＯ基板１９は始めの厚さから一辺の長さＬ２ の正方
形の鏡面部２０を残し、その周辺をスパッタにより除去
し減厚して、正方形の凸部を有するように段差を付けて
形成したものである。ここでＬ２ の大きさを４μｍと
し、これに６００℃で３００ｎｍのＹＢＣＯ膜（図示せ
ず）を成膜した。得られたＹＢＣＯ膜は既述の場合と同
様に、ＳＴＯ基板１９の鏡面部２０の表面に形成された
ＹＢＣＯ膜に１本の亀裂が入り、この試料の電気抵抗の
温度依存性の測定結果も図５に示す特性とほぼ同じ結果
となった。
【００１８】図７（ａ），（ｂ）は、ＳＴＯ基板２１（
１１０）の主表面に一辺の長さＬ３ の正方形の鏡面部
２２を残して、その周辺をスパッタにより除去するとき
、除去部分に傾斜をつけて全体をほぼ台形状に形成した
ものであり、図７（ａ）は平面図，図７（ｂ）は断面図
を表わす。この基板２１上に６００℃で３００ｎｍのＹ
ＢＣＯ膜（図示せず）を成膜したが、このとき、Ｌ３の
大きさは４μｍとした。この場合も前述と同様に、ＳＴ
Ｏ基板２１の鏡面部２２の表面に形成されたＹＢＣＯ膜
に１本の亀裂が入り、この試料の電気抵抗の温度依存性
の測定結果も図５に示す特性とほぼ同じ結果を得ること
ができた。この場合はＳＴＯ基板２１の傾斜面２３に成
膜されるＹＢＣＯ膜も超電導特性を示すので、隣接する
素子間を接続する配線部として使用することができると
いう利点がある。
１１０）の主表面に一辺の長さＬ３ の正方形の鏡面部
２２を残して、その周辺をスパッタにより除去するとき
、除去部分に傾斜をつけて全体をほぼ台形状に形成した
ものであり、図７（ａ）は平面図，図７（ｂ）は断面図
を表わす。この基板２１上に６００℃で３００ｎｍのＹ
ＢＣＯ膜（図示せず）を成膜したが、このとき、Ｌ３の
大きさは４μｍとした。この場合も前述と同様に、ＳＴ
Ｏ基板２１の鏡面部２２の表面に形成されたＹＢＣＯ膜
に１本の亀裂が入り、この試料の電気抵抗の温度依存性
の測定結果も図５に示す特性とほぼ同じ結果を得ること
ができた。この場合はＳＴＯ基板２１の傾斜面２３に成
膜されるＹＢＣＯ膜も超電導特性を示すので、隣接する
素子間を接続する配線部として使用することができると
いう利点がある。
【００１９】図８（ａ），（ｂ）は、ＳＴＯ基板２４（
１１０）の主表面に一辺の長さＬ４ の正方形の鏡面部
２５を残して、その周辺を図６（ａ），（ｂ）のような
スパッタ加工する代わりにＣＦ４ プラズマにて表面処
理したものであり、図８（ａ）は平面図，図８（ｂ）は
断面図を表わす。この基板２４上の鏡面部２５に、これ
までと同じくＬ４ を４μｍとして６００℃で３００ｎ
ｍのＹＢＣＯ膜（図示せず）を成膜したとき、鏡面部２
５には１本の亀裂が入り、この試料の電気抵抗の温度依
存性の測定結果も図５とほぼ同じ結果が得られた。図９
にＣＦ４ プラズマ処理した表面２６上に形成したＹＢ
ＣＯ膜を倍率５万のＳＥＭ写真で示す。図９のように、
プラズマ処理して表面を粗した領域は鏡面でないから、
その上に形成されたＹＢＣＯ膜も単結晶でなくなり、多
結晶状態となってストレスが緩和され、そこには亀裂が
発生しない。なお、この領域のＹＢＣＯ膜も超電導特性
を示し、隣接する素子間を接続する配線部として使用す
ることができる点は前述の場合と同じである。
１１０）の主表面に一辺の長さＬ４ の正方形の鏡面部
２５を残して、その周辺を図６（ａ），（ｂ）のような
スパッタ加工する代わりにＣＦ４ プラズマにて表面処
理したものであり、図８（ａ）は平面図，図８（ｂ）は
断面図を表わす。この基板２４上の鏡面部２５に、これ
までと同じくＬ４ を４μｍとして６００℃で３００ｎ
ｍのＹＢＣＯ膜（図示せず）を成膜したとき、鏡面部２
５には１本の亀裂が入り、この試料の電気抵抗の温度依
存性の測定結果も図５とほぼ同じ結果が得られた。図９
にＣＦ４ プラズマ処理した表面２６上に形成したＹＢ
ＣＯ膜を倍率５万のＳＥＭ写真で示す。図９のように、
プラズマ処理して表面を粗した領域は鏡面でないから、
その上に形成されたＹＢＣＯ膜も単結晶でなくなり、多
結晶状態となってストレスが緩和され、そこには亀裂が
発生しない。なお、この領域のＹＢＣＯ膜も超電導特性
を示し、隣接する素子間を接続する配線部として使用す
ることができる点は前述の場合と同じである。
【００２０】図１０（ａ），（ｂ）は、ＳＴＯ基板２７
（１１０）の主表面に、幅約０．３μｍ，深さ約１μｍ
の溝２９をイオンビーム法を用いて形成することにより
、一辺の長さＬ５ の正方形の鏡面部２８を作製した場
合の模式図であり、図１０（ａ）は平面図，図１０（ｂ
）は断面図を表わす。このとき、Ｌ５ の寸法はこれま
でと同じく４μｍとし、成膜条件も同じく６００℃で３
００ｎｍのＹＢＣＯ膜（図示せず）を形成したが、鏡面
部２８には１本の亀裂が入り、この試料の電気抵抗の温
度依存性の測定結果も図５とほぼ同様の結果が得られた
。このようにすると、例えば図６（ａ），（ｂ）に示し
たものと比べて、ＳＴＯ基板２７の削除分が少なくて済
み、加工が簡単であるという利点がある。
（１１０）の主表面に、幅約０．３μｍ，深さ約１μｍ
の溝２９をイオンビーム法を用いて形成することにより
、一辺の長さＬ５ の正方形の鏡面部２８を作製した場
合の模式図であり、図１０（ａ）は平面図，図１０（ｂ
）は断面図を表わす。このとき、Ｌ５ の寸法はこれま
でと同じく４μｍとし、成膜条件も同じく６００℃で３
００ｎｍのＹＢＣＯ膜（図示せず）を形成したが、鏡面
部２８には１本の亀裂が入り、この試料の電気抵抗の温
度依存性の測定結果も図５とほぼ同様の結果が得られた
。このようにすると、例えば図６（ａ），（ｂ）に示し
たものと比べて、ＳＴＯ基板２７の削除分が少なくて済
み、加工が簡単であるという利点がある。
【００２１】以上、図６から図１０までに示したように
、ＳＴＯ基板自体を種々の形状に加工して用いる場合に
ついても、同一基板上に１個以上の超電導素子を所望の
位置に作製することが可能であるのは勿論である。
、ＳＴＯ基板自体を種々の形状に加工して用いる場合に
ついても、同一基板上に１個以上の超電導素子を所望の
位置に作製することが可能であるのは勿論である。
【００２２】なお、以上の実施例では、説明の便宜上、
亀裂を発生させるＹＢＣＯ膜の縦横寸法は、Ｌ１ 〜Ｌ
５ が等しい正方形として取り扱ってきたが、図１１は
ＳＴＯ基板３０（１１０）の横幅Ｌ６ に対して、ＳＴ
Ｏ基板３０（１００）方向の縦寸法Ｌ７ の方を長くし
た場合の模式平面図を示したものである。ここでは、断
面図の図示を省略してある。この基板３０の作製はＡｌ
膜を被覆した後、これを部分的に除去するという図２（
ａ）〜（ｄ）に示したのと全く同じ方法で鏡面部３１を
区切ることができる。ここでは、Ｌ６ を４μｍ，Ｌ７
を２００μｍとし、この基板３０上にこれまでと同様
、６００℃で３００ｎｍのＹＢＣＯ膜（図示せず）を形
成した。このとき、得られたＹＢＣＯ膜には、基板３０
の長辺に平行な１本の亀裂が入る。この試料の電気抵抗
の温度依存性は、図５とほぼ同様の結果が得られる。関
係線図の図示は省略するが、全体として抵抗値は低くな
っている。 これは、電流方向と垂直な方向が２００μｍになってお
り、これまで述べた４μｍに比べて５０倍も長いからで
ある。このような基板を用いることにより、同じ素子を
横方向に多数並べて作製する必要があるとき、図１（ａ
），（ｂ）に示した基板１２を用いるより有利である。
亀裂を発生させるＹＢＣＯ膜の縦横寸法は、Ｌ１ 〜Ｌ
５ が等しい正方形として取り扱ってきたが、図１１は
ＳＴＯ基板３０（１１０）の横幅Ｌ６ に対して、ＳＴ
Ｏ基板３０（１００）方向の縦寸法Ｌ７ の方を長くし
た場合の模式平面図を示したものである。ここでは、断
面図の図示を省略してある。この基板３０の作製はＡｌ
膜を被覆した後、これを部分的に除去するという図２（
ａ）〜（ｄ）に示したのと全く同じ方法で鏡面部３１を
区切ることができる。ここでは、Ｌ６ を４μｍ，Ｌ７
を２００μｍとし、この基板３０上にこれまでと同様
、６００℃で３００ｎｍのＹＢＣＯ膜（図示せず）を形
成した。このとき、得られたＹＢＣＯ膜には、基板３０
の長辺に平行な１本の亀裂が入る。この試料の電気抵抗
の温度依存性は、図５とほぼ同様の結果が得られる。関
係線図の図示は省略するが、全体として抵抗値は低くな
っている。 これは、電流方向と垂直な方向が２００μｍになってお
り、これまで述べた４μｍに比べて５０倍も長いからで
ある。このような基板を用いることにより、同じ素子を
横方向に多数並べて作製する必要があるとき、図１（ａ
），（ｂ）に示した基板１２を用いるより有利である。
【００２３】
【発明の効果】酸化物超電導薄膜を熱膨張係数の異なる
基板上に形成し、この薄膜に１０ｎｍ幅程度の微細亀裂
を発生させる際、本発明の方法は、実施例で述べた如く
、基板をＡｌ膜で被覆した後、亀裂を発生させる所望の
個所に相当する基板領域のみＡｌ膜を除去し、ここに酸
化物超電導薄膜を成膜するか、または基板自体を加工し
、亀裂を発生させる所望の個所に相当する領域周辺に段
差，傾斜面，粗面もしくは溝などを形成した後、酸化物
超電導薄膜を成膜するようにしたため、成膜の冷却過程
で生ずる大きなストレスが緩和されるのを拘束し、その
個所に確実に亀裂を発生させることが可能となった。 したがって、亀裂を発生させる酸化物超電導薄膜の面積
を設定することにより、基板上の所望の位置に制御性よ
く酸化物超電導薄膜を微細加工することができ、この方
法を用いて作製される平面型超電導素子を、基板上の所
定の個所に１個以上集積させることも容易に実現される
。
基板上に形成し、この薄膜に１０ｎｍ幅程度の微細亀裂
を発生させる際、本発明の方法は、実施例で述べた如く
、基板をＡｌ膜で被覆した後、亀裂を発生させる所望の
個所に相当する基板領域のみＡｌ膜を除去し、ここに酸
化物超電導薄膜を成膜するか、または基板自体を加工し
、亀裂を発生させる所望の個所に相当する領域周辺に段
差，傾斜面，粗面もしくは溝などを形成した後、酸化物
超電導薄膜を成膜するようにしたため、成膜の冷却過程
で生ずる大きなストレスが緩和されるのを拘束し、その
個所に確実に亀裂を発生させることが可能となった。 したがって、亀裂を発生させる酸化物超電導薄膜の面積
を設定することにより、基板上の所望の位置に制御性よ
く酸化物超電導薄膜を微細加工することができ、この方
法を用いて作製される平面型超電導素子を、基板上の所
定の個所に１個以上集積させることも容易に実現される
。
【図１】基板上に付着したＡｌ膜を一部除去した状態を
示す（ａ）は平面図（ｂ）は断面図
示す（ａ）は平面図（ｂ）は断面図
【図２】（ａ）〜（ｄ）は亀裂の生じたＹＢＣＯ膜を基
板上に形成する工程図
板上に形成する工程図
【図３】ＹＢＣＯ膜の厚さと鏡面部の一辺の長さとの関
係線図
係線図
【図４】亀裂を有するＹＢＣＯ薄膜の電気抵抗測定試料
の模式図
の模式図
【図５】図４の試料による測定結果を示す温度−抵抗線
図
図
【図６】段差を有する基板を示す（ａ）は平面図（ｂ）
は断面図
は断面図
【図７】傾斜面を有する基板を示す（ａ）は平面図（ｂ
）は断面図
）は断面図
【図８】プラズマ処理面を有する基板を示す（ａ）は平
面図（ｂ）は断面図
面図（ｂ）は断面図
【図９】プラズマ処理面に形成されたＹＢＣＯ膜表面の
粒子の構造を示す電子顕微鏡写真
粒子の構造を示す電子顕微鏡写真
【図１０】溝を有する基板を示す（ａ）は平面図（ｂ）
は断面図
は断面図
【図１１】鏡面部の縦横長さの異なる基板を示す平面図
【図１２】従来の近接効果型の超電導素子の構成を示す
模式断面図
模式断面図
【図１３】従来の電界効果型素子の構成を示す模式断面
図
図
【図１４】ＹＢＣＯ膜表面の粒子の構造を示す電子顕微
鏡写真
鏡写真
１ 基板
２ 酸化物超電導体
３ 金属超電導体
４ 常電導体
５ 絶縁体
６ 測定用発振器
７ 測定用電圧計
８ 金属超電導体
９ 化合物半導体
１０ 絶縁体
１１ ゲート電極
１２ ＳＴＯ基板
１３ Ａｌ膜
１４ ＹＢＣＯ膜
１５ 亀裂
１６ 測定用端子
１７ 測定用電圧計
１８ 測定用電流源
１９ ＳＴＯ基板
２０ 鏡面部
２１ ＳＴＯ基板
２２ 鏡面部
２３ 傾斜面
２４ ＳＴＯ基板
２５ 鏡面部
２６ プラズマ処理した表面
２７ ＳＴＯ基板
２８ 鏡面部
２９ 溝
３０ ＳＴＯ基板
３１ 鏡面部
Claims (11)
- 【請求項１】酸化物超電導薄膜と著しく熱膨張係数の異
なる基板を用いて、この基板の鏡面研磨面上に成膜した
前記酸化物超電導薄膜に微細亀裂を発生させる前記酸化
物超電導薄膜の微細加工方法であって、前記基板をこれ
と異なる材料で全面を被覆し、前記亀裂を発生させる所
定領域の前記酸化物超電導薄膜の位置にある前記被覆材
料を除去した後、この基板上に前記酸化物超電導薄膜を
成膜することにより、前記所定領域の前記酸化物超電導
薄膜に前記微細亀裂を発生させることを特徴とする酸化
物超電導薄膜の微細加工方法。 - 【請求項２】請求項１記載の方法において、前記被覆材
料としてＡｌを用い、前記基板上に均一にスパッタする
ことを特徴とする酸化物超電導薄膜の微細加工方法。 - 【請求項３】請求項１または２記載の方法において、前
記所定領域は基板上の１個所以上であることを特徴とす
る酸化物超電導薄膜の微細加工方法。 - 【請求項４】酸化物超電導薄膜と著しく熱膨張係数の異
なる基板を用いて、この基板の鏡面研磨面上に成膜した
前記酸化物超電導薄膜に微細亀裂を発生させる前記酸化
物超電導薄膜の微細加工方法であって、前記亀裂を発生
させる所定領域の前記酸化物超電導薄膜の位置に相当す
る前記基板部分を凸状に段差付け加工した後、この基板
上に前記酸化物超電導薄膜を成膜することにより、前記
所定領域の前記酸化物超電導薄膜に前記微細亀裂を発生
させることを特徴とする酸化物超電導薄膜の微細加工方
法。 - 【請求項５】請求項４記載の方法において、前記所定領
域は基板上の１個所以上であることを特徴とする酸化物
超電導薄膜の微細加工方法。 - 【請求項６】酸化物超電導薄膜と著しく熱膨張係数の異
なる基板を用いて、この基板の鏡面研磨面上に成膜した
前記酸化物超電導薄膜に微細亀裂を発生させる前記酸化
物超電導薄膜の微細加工方法であって、前記亀裂を発生
させる所定領域の前記酸化物超電導薄膜の位置に相当す
る前記基板部分から、外方へ一様な傾斜面を加工成形し
た後、この基板上に前記酸化物超電導薄膜を成膜するこ
とにより、前記所定領域の前記酸化物超電導薄膜に前記
微細亀裂を発生させることを特徴とする酸化物超電導薄
膜の微細加工方法。 - 【請求項７】請求項６記載の方法において、前記所定領
域は基板上の１個所以上であることを特徴とする酸化物
超電導薄膜の微細加工方法。 - 【請求項８】酸化物超電導薄膜と著しく熱膨張係数の異
なる基板を用いて、この基板の鏡面研磨面上に成膜した
前記酸化物超電導薄膜に微細亀裂を発生させる前記酸化
物超電導薄膜の微細加工方法であって、前記亀裂を発生
させる所定領域の前記酸化物超電導薄膜の位置に相当す
る前記基板部分の周辺表面に、ＣＦ４プラズマ処理を施
して前記表面を粗にした後、この基板上に前記酸化物超
電導薄膜を成膜することにより、前記所定領域の前記酸
化物超電導薄膜に前記微細亀裂を発生させることを特徴
とする酸化物超電導薄膜の微細加工方法。 - 【請求項９】請求項８記載の方法において、前記所定領
域は基板上の１個所以上であることを特徴とする酸化物
超電導薄膜の微細加工方法。 - 【請求項１０】酸化物超電導薄膜と著しく熱膨張係数の
異なる基板を用いて、この基板の鏡面研磨面上に成膜し
た前記酸化物超電導薄膜に微細亀裂を発生させる前記酸
化物超電導薄膜の微細加工方法であって、前記亀裂を発
生させる所定領域の前記酸化物超電導薄膜の位置に相当
する前記基板部分の周辺を取り巻く溝を加工成形した後
、この基板上に前記酸化物超電導薄膜を成膜することに
より、前記所定領域の前記酸化物超電導薄膜に前記微細
亀裂を発生させることを特徴とする酸化物超電導薄膜の
微細加工方法。 - 【請求項１１】請求項１０記載の方法において、前記所
定領域は基板上の１個所以上であることを特徴とする酸
化物超電導薄膜の微細加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145342A JPH04343486A (ja) | 1991-05-21 | 1991-05-21 | 酸化物超電導薄膜の微細加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145342A JPH04343486A (ja) | 1991-05-21 | 1991-05-21 | 酸化物超電導薄膜の微細加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04343486A true JPH04343486A (ja) | 1992-11-30 |
Family
ID=15382966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145342A Pending JPH04343486A (ja) | 1991-05-21 | 1991-05-21 | 酸化物超電導薄膜の微細加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04343486A (ja) |
-
1991
- 1991-05-21 JP JP3145342A patent/JPH04343486A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS583381B2 (ja) | 支持基板の片側で大地平面の上下に配線を作る方法 | |
| US4409262A (en) | Fabrication of submicron-wide lines with shadow depositions | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS5978585A (ja) | ジヨセフソン集積回路 | |
| JPH04343486A (ja) | 酸化物超電導薄膜の微細加工方法 | |
| US4178635A (en) | Planar and near planar magnetic bubble circuits | |
| EP0090612A2 (en) | Method of making Josephson junction devices | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS59161857A (ja) | 半導体装置用配線および抵抗体 | |
| JPH054828B2 (ja) | ||
| JPH01186657A (ja) | 半導体装置の製造方法 | |
| JPH06132577A (ja) | 酸化物超伝導ジョセフソン素子の作製方法 | |
| US4280195A (en) | Planar and near planar magnetic bubble circuits | |
| JP2976904B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH0320809B2 (ja) | ||
| JPH0355551B2 (ja) | ||
| JP2688369B2 (ja) | ジョセフソン接合素子の製造方法 | |
| JPS60245159A (ja) | 半導体装置の製造方法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| JPS61268083A (ja) | ジヨセフソン接合装置の製造方法 | |
| JPS61272981A (ja) | ジヨセフソン装置の製造方法 | |
| JPH02184087A (ja) | 超電導弱結合素子の製造方法 | |
| JPS60167352A (ja) | 半導体素子 |