JPH04346422A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04346422A JPH04346422A JP11968291A JP11968291A JPH04346422A JP H04346422 A JPH04346422 A JP H04346422A JP 11968291 A JP11968291 A JP 11968291A JP 11968291 A JP11968291 A JP 11968291A JP H04346422 A JPH04346422 A JP H04346422A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- fluorine
- ion
- diffusion layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 21
- 239000011737 fluorine Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 9
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract 8
- 239000000758 substrate Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 3
- 239000002184 metal Substances 0.000 claims 3
- 238000009792 diffusion process Methods 0.000 abstract description 18
- 238000005468 ion implantation Methods 0.000 abstract description 10
- 238000002513 implantation Methods 0.000 abstract description 5
- 229910052721 tungsten Inorganic materials 0.000 abstract description 5
- 239000010937 tungsten Substances 0.000 abstract description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 4
- 238000010884 ion-beam technique Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 13
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 10
- 125000001153 fluoro group Chemical group F* 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- -1 fluorine ions Chemical class 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特にコンタクト開口底面およびその周
囲の絶縁膜中に弗素を含む半導体装置およびその製造方
法に関するものである。
製造方法に関し、特にコンタクト開口底面およびその周
囲の絶縁膜中に弗素を含む半導体装置およびその製造方
法に関するものである。
【０００２】
【従来の技術】ＤＲＡＭをはじめとする浅い接合にコン
タクトを形成した半導体素子では、逆バイアスでのリー
ク電流の増加がその基本性能に大きく影響するが、リー
ク電流を積極的に減少させる手段はほとんどなかった。
タクトを形成した半導体素子では、逆バイアスでのリー
ク電流の増加がその基本性能に大きく影響するが、リー
ク電流を積極的に減少させる手段はほとんどなかった。
【０００３】最近イオン注入法によりソース／ドレイン
に弗素を導入し、素子分離端におけるリーク電流を減少
させる試みが効果を上げている。
に弗素を導入し、素子分離端におけるリーク電流を減少
させる試みが効果を上げている。
【０００４】
【発明が解決しようとする課題】従来のソース／ドレイ
ンに弗素をイオン注入してリーク電流を減少させる方法
は、充分に深い接合での議論であった。
ンに弗素をイオン注入してリーク電流を減少させる方法
は、充分に深い接合での議論であった。
【０００５】接合深さ０．２μｍ以下の拡散層に対して
、充分なイオンビーム電流が得られる実用的なエネルギ
ー範囲（＞２５ｋｅＶ）で弗素イオン注入すると、かえ
ってリーク特性が増大することを発明者は見出した。 これは弗素による注入損傷が原因と考えられる。
、充分なイオンビーム電流が得られる実用的なエネルギ
ー範囲（＞２５ｋｅＶ）で弗素イオン注入すると、かえ
ってリーク特性が増大することを発明者は見出した。 これは弗素による注入損傷が原因と考えられる。
【０００６】注入損傷を浅いところに止めるには、低エ
ネルギーイオン注入が必要となる。さらに低エネルギー
化すると、ビーム電流が減少してスループットの低下を
招くので、量産性の観点から好ましくない。
ネルギーイオン注入が必要となる。さらに低エネルギー
化すると、ビーム電流が減少してスループットの低下を
招くので、量産性の観点から好ましくない。
【０００７】
【課題を解決するための手段】本発明の半導体装置およ
びその製造方法は、半導体基板上に形成された絶縁膜に
、弗素をイオン注入したのち、熱拡散により半導体基板
表面に弗素を導入するものであり、合理的な生産性を確
保できるイオン注入エネルギーによって、弗素原子を導
入しても、半導体基板表面にイオン注入に起因する照射
損傷を与えることなく、弗素導入によるリーク電流減少
効果を得られる。
びその製造方法は、半導体基板上に形成された絶縁膜に
、弗素をイオン注入したのち、熱拡散により半導体基板
表面に弗素を導入するものであり、合理的な生産性を確
保できるイオン注入エネルギーによって、弗素原子を導
入しても、半導体基板表面にイオン注入に起因する照射
損傷を与えることなく、弗素導入によるリーク電流減少
効果を得られる。
【０００８】
【実施例】つぎに本発明の第１の実施例について、図１
（ａ）〜（ｃ）を参照して説明する。はじめに図１（ａ
）に示すように、ＬＯＣＯＳ選択酸化法によりＰ型シリ
コン基板１の表面に、素子間分離のため厚さ６０００Ａ
のフィールド酸化膜２を形成したのち選択的に砒素など
のＮ型不純物をイオン注入してＮ型拡散層３を形成する
。
（ａ）〜（ｃ）を参照して説明する。はじめに図１（ａ
）に示すように、ＬＯＣＯＳ選択酸化法によりＰ型シリ
コン基板１の表面に、素子間分離のため厚さ６０００Ａ
のフィールド酸化膜２を形成したのち選択的に砒素など
のＮ型不純物をイオン注入してＮ型拡散層３を形成する
。
【０００９】つぎに全面に第１の絶縁膜４を形成する。
ここでは気相成長法により厚さ１０００Ａの酸化シリコ
ン膜を堆積した。つぎにイオン注入法により第１の絶縁
膜４に、弗素を加速エネルギー３０ｋｅＶ、注入量（ド
ース）１×１０１６ｉｏｎｓ／ｃｍ２ イオン注入した
。つぎに全面に第２の絶縁膜５を形成し、９００℃窒素
雰囲気で１０分間熱処理する。この熱処理により、Ｎ型
拡散層３にドープした不純物が活性化すると同時に、第
１の絶縁膜４に注入した弗素原子がＮ型拡散層３に拡散
する。ここでは第２の絶縁膜５としてＢＰＳＧを用いた
。 つぎに図１（ｂ）に示すように、Ｎ型拡散層３上の第１
および第２の絶縁膜４，５に開口径０．６μｍのコンタ
クト孔６を形成する。
ン膜を堆積した。つぎにイオン注入法により第１の絶縁
膜４に、弗素を加速エネルギー３０ｋｅＶ、注入量（ド
ース）１×１０１６ｉｏｎｓ／ｃｍ２ イオン注入した
。つぎに全面に第２の絶縁膜５を形成し、９００℃窒素
雰囲気で１０分間熱処理する。この熱処理により、Ｎ型
拡散層３にドープした不純物が活性化すると同時に、第
１の絶縁膜４に注入した弗素原子がＮ型拡散層３に拡散
する。ここでは第２の絶縁膜５としてＢＰＳＧを用いた
。 つぎに図１（ｂ）に示すように、Ｎ型拡散層３上の第１
および第２の絶縁膜４，５に開口径０．６μｍのコンタ
クト孔６を形成する。
【００１０】コンタクト孔６の底部に、燐を加速エネル
ギー５０ｋｅＶ、注入量（ドース）５×１０１５ｉｏｎ
ｓ／ｃｍ２ イオン注入し、９００℃の窒素雰囲気で１
０分間熱処理して活性化して高濃度Ｎ型拡散層７を形成
する。つぎに図１（ｃ）に示すように、選択ＣＶＤ法に
よりコンタクト孔６に、タングステン膜８を充填する。 このタングステン膜８の成膜条件は、基板温度２６０℃
、全圧力４ｍＴｏｒｒ、ＷＦ６ 流量１０ｓｃｃｍ、Ｓ
ｉＨ４ 流量１０ｓｃｃｍ、Ａｒ流量２０ｓｃｃｍとし
た。つぎに本発明の第２の実施例について、図２（ａ）
〜（ｃ）を参照して説明する。
ギー５０ｋｅＶ、注入量（ドース）５×１０１５ｉｏｎ
ｓ／ｃｍ２ イオン注入し、９００℃の窒素雰囲気で１
０分間熱処理して活性化して高濃度Ｎ型拡散層７を形成
する。つぎに図１（ｃ）に示すように、選択ＣＶＤ法に
よりコンタクト孔６に、タングステン膜８を充填する。 このタングステン膜８の成膜条件は、基板温度２６０℃
、全圧力４ｍＴｏｒｒ、ＷＦ６ 流量１０ｓｃｃｍ、Ｓ
ｉＨ４ 流量１０ｓｃｃｍ、Ａｒ流量２０ｓｃｃｍとし
た。つぎに本発明の第２の実施例について、図２（ａ）
〜（ｃ）を参照して説明する。
【００１１】はじめに図２（ａ）に示すように、ＬＯＣ
ＯＳ選択酸化法によりＰ型シリコン基板１上に、厚さ６
０００Ａのフィールド酸化膜２を形成したのち、Ｎ型拡
散層３を形成する。つぎに層間絶縁膜４，５を堆積し、
コンタクト孔６を開口する。
ＯＳ選択酸化法によりＰ型シリコン基板１上に、厚さ６
０００Ａのフィールド酸化膜２を形成したのち、Ｎ型拡
散層３を形成する。つぎに層間絶縁膜４，５を堆積し、
コンタクト孔６を開口する。
【００１２】つぎに図２（ｂ）に示すように、ＣＶＤ法
により厚さ１０００Ａの酸化シリコン膜からなる第３の
絶縁膜９を堆積する。つぎに弗素を加速エネルギー３０
〜４０ｋｅＶ、注入量（ドース）１×１０１６ｉｏｎｓ
／ｃｍ２ イオン注入してから、８５０℃の窒素雰囲気
で１０分間熱処理し、弗素原子をＮ型拡散層３中に拡散
させる。
により厚さ１０００Ａの酸化シリコン膜からなる第３の
絶縁膜９を堆積する。つぎに弗素を加速エネルギー３０
〜４０ｋｅＶ、注入量（ドース）１×１０１６ｉｏｎｓ
／ｃｍ２ イオン注入してから、８５０℃の窒素雰囲気
で１０分間熱処理し、弗素原子をＮ型拡散層３中に拡散
させる。
【００１３】つぎに図２（ｃ）に示すように、異方性エ
ッチングにより第３の絶縁膜９をエッチバックして、コ
ンタクト孔１０６の側壁のみを残す。つぎに選択ＣＶＤ
法によってタングステン膜８をコンタクト孔６内に充填
する。
ッチングにより第３の絶縁膜９をエッチバックして、コ
ンタクト孔１０６の側壁のみを残す。つぎに選択ＣＶＤ
法によってタングステン膜８をコンタクト孔６内に充填
する。
【００１４】図２（ａ）においてコンタクト孔６を開口
したのち、燐をイオン注入して高濃度Ｎ型拡散層７を形
成することにより、Ｎ型拡散層３を補強してさらに電気
特性を改善することもできる。
したのち、燐をイオン注入して高濃度Ｎ型拡散層７を形
成することにより、Ｎ型拡散層３を補強してさらに電気
特性を改善することもできる。
【００１５】
【発明の効果】半導体基板上に設けた、弗素がイオン注
入された絶縁膜から熱拡散により拡散層領域に弗素原子
を導入する。その結果、合理的な生産性を確保するのに
充分なイオンビーム電流が得られるイオン注入エネルギ
ーを用いて、弗素注入に起因する注入損傷を半導体基板
に与えることなく、リーク電流を減少させることができ
る。
入された絶縁膜から熱拡散により拡散層領域に弗素原子
を導入する。その結果、合理的な生産性を確保するのに
充分なイオンビーム電流が得られるイオン注入エネルギ
ーを用いて、弗素注入に起因する注入損傷を半導体基板
に与えることなく、リーク電流を減少させることができ
る。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
１ Ｐ型シリコン基板
２ フィールド酸化膜
３ Ｎ型拡散層
４ 弗素がイオン注入された第１の絶縁膜５
第２の絶縁膜 ６ コンタクト孔 ７ 高濃度Ｎ型拡散層 ８ タングステン膜 ９ 第３の絶縁膜
第２の絶縁膜 ６ コンタクト孔 ７ 高濃度Ｎ型拡散層 ８ タングステン膜 ９ 第３の絶縁膜
Claims (3)
- 【請求項１】 半導体基板の一主面上に弗素を含む第
１の絶縁膜が形成され、前記第１の絶縁膜上に第２の絶
縁膜が形成され、前記第１の絶縁膜と前記第２の絶縁膜
にコンタクト開口が形成され、前記コンタクト開口に金
属が埋め込まれた配線構造をもつ半導体装置。 - 【請求項２】 半導体基板の一主面上に形成した第１
の絶縁膜に、弗素をイオン注入する工程と、前記第１の
絶縁膜上に第２の絶縁膜を堆積する工程と、熱処理によ
り前記第１の絶縁膜から前記半導体基板表面に弗素を拡
散させる工程と、前記第１の絶縁膜および前記第２の絶
縁膜にコンタクト開口を形成する工程と、前記開口に金
属を埋め込む工程とを含む半導体装置の製造方法。 - 【請求項３】 半導体基板の一主面上に形成した絶縁
膜にコンタクト開口を形成する工程と、前記開口の底面
および側面に第２の絶縁膜を堆積する工程と、前記第２
の絶縁膜に弗素をイオン注入する工程と、熱処理により
前記第２の絶縁膜から前記半導体基板表面に弗素を拡散
させる工程と、前記コンタクト開口底面の前記第２の絶
縁膜を除去する工程と、前記コンタクト開口に金属を埋
め込む工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11968291A JPH04346422A (ja) | 1991-05-24 | 1991-05-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11968291A JPH04346422A (ja) | 1991-05-24 | 1991-05-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346422A true JPH04346422A (ja) | 1992-12-02 |
Family
ID=14767442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11968291A Pending JPH04346422A (ja) | 1991-05-24 | 1991-05-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346422A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413043B1 (ko) * | 1997-06-26 | 2005-05-24 | 주식회사 하이닉스반도체 | 반도체 장치의 게이트 전극 형성 방법 |
-
1991
- 1991-05-24 JP JP11968291A patent/JPH04346422A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413043B1 (ko) * | 1997-06-26 | 2005-05-24 | 주식회사 하이닉스반도체 | 반도체 장치의 게이트 전극 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4597824A (en) | Method of producing semiconductor device | |
| US4575920A (en) | Method of manufacturing an insulated-gate field-effect transistor | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP2839018B2 (ja) | 半導体装置の製造方法 | |
| KR950013738B1 (ko) | 반도체장치의 제조방법 | |
| US6225171B1 (en) | Shallow trench isolation process for reduced for junction leakage | |
| US4452645A (en) | Method of making emitter regions by implantation through a non-monocrystalline layer | |
| US6235560B1 (en) | Silicon-germanium transistor and associated methods | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| KR100540490B1 (ko) | 플러그이온주입을 포함하는 반도체소자의 콘택 형성 방법 | |
| JP2003142420A (ja) | 集積回路の製造方法 | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JPH04346422A (ja) | 半導体装置およびその製造方法 | |
| JP2794594B2 (ja) | 半導体装置の製法 | |
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| KR100235962B1 (ko) | 초저접합을 갖는 반도체소자 제조방법 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| KR100248211B1 (ko) | 반도체 소자의 얕은 접합 형성방법 | |
| JP3038961B2 (ja) | 半導体装置の製造方法 | |
| JPH11260741A (ja) | 半導体装置の製造方法 | |
| JP2003151986A (ja) | 半導体装置の製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS62134927A (ja) | 半導体装置の製造方法 |