JPH0434759B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電子回路によつて楽音を発生する電子
楽器に係り、特にエンベロープ値を楽音波形と非
同期で変化させる電子楽器に関する。

電子技術はめまぐるしく進歩し、楽器の音を電
子回路によつて発生することが可能となつた。例
えば電子ピアノはピアノの音の波形を電子回路に
よつて発生し、その波形を増幅器で増幅してスピ
ーカより楽音を発している。また電子オルガンも
同様であり、押下された鍵に対応した楽音の波形
を電気回路によつて発生し、その波形を増幅器で
増幅してスピーカより楽音を発している。

前述のような電子回路によつて楽音を発生する
電子楽器はエンベロープすなわち音の振幅値を変
化させることにより楽器より発生する楽音により
近いものにしている。例えば鍵の押下と同時に楽
音の最大値を出力するのではなく、鍵の押下によ
つてエンベロープ値が大となり、ある定まつた値
になるとそのエンベロープ値は前述のある定まつ
た値で一定となり、一定時間後エンベロープ値は
小となり最終的には零となるようにしている。前
述のような状態をそれぞれ、アタツクAT、デイ
ケイDC、リリースRLと呼んでいる。鍵の押下と
同時にアタツク状態となつてエンベロープ値は増
加し、特定の値になるとデイケイ状態となつてエ
ンベロープ値は一定の時間だけ前述の特定の値と
なる。次に一定の時間語はリリース状態となり、
エンベロープ値はゆつくりと小となり、零となつ
た時点でデイケイ状態が終了する。

一方、電子楽器はアナログ処理によつて楽音を
発生する方式とデジタル処理によつて楽音を発生
する方式がある。

アナログ処理によつて楽音を発生する方式は、
一種類の音色を構成する場合にはよいが、複数の
楽音を構成する場合には回路が複雑となる。なぜ
ならば楽器の音色は特定の周波数特性を有するフ
イルタ設けることによつて得られるものであり、
複数の種類の音色を出力するためには複数のフイ
ルタを用い、更にそれぞれ独立にエンベロープを
変化させるために複数のアナログ乗算器を設けな
ければならないからである。

デジタル処理によつて楽音を発生する方式は、
楽音の波形をデジタル値で発生し、そのデジタル
値をＤ／Ａ変換器でアナログ値に変換するもので
ある。押下された鍵に対応したクロツク信号を発
生し、そのクロツク信号をカウンタでカウントし
て、その値によつて波形データが格納されている
波形メモリの内容を読み取り、波形のデジタルデ
ータを形成している。波形メモリに格納されてい
る波形データは波形の微分値であり、波形のデジ
タルデータの形成には波形メモリから読み出した
データを累算している。

デジタル処理におけるエンベロープすなわち振
幅の変化は波形メモリから読み出した波形の微分
値である波形データにエンベロープ値をかけてそ
の結果を累算することによつて行つている。

前述したように電子楽器にはアナログ処理によ
つて発生する方式と、デジタル処理によつて発生
する方式とがあるが、LSI技術の進歩により、簡
単にデジタル処理が行えるようになり、現在では
デジタル処理によつているのがほとんどである。

デジタル処理によつて楽音を発生する電子楽器
においても、前述したアタツク、デイケイ、リリ
ースの状態を有する処理がなされている。デジタ
ル処理の場合には累算した結果にエンベロープ値
を乗算するのではなく、累算する前の波形データ
すなわち波形の微分データにエンベロープ値を乗
算しており、エンベロープ値を変化させるタイミ
ングは特定の波形のデジタルデータ値に限られて
いた。一般的には波形の微分データである波形デ
ータにエンベロープ値を変化させて乗算するタイ
ミングは累算値が０となるときであつた。

第１図ａ〜ｇは前述の乗算するタイミグを累算
値が０となるときとする電子楽器の各タイミング
を表すタイミングチヤートである。

第１図ａは波形のタイミングクロツクEXCを
示す。波形のタイミングクロツクEXCは基本波
形を格納しているメモリのアドレスを指定するア
ドレスカウンタに入る。第１図に示した波形はパ
ルス状の波形がメモリに格納されているとして以
下説明を行つている。すなわち４クロツクで一波
形をなし、タイミングクロツクEXC１のとき基
本波形データは＋１、タイミングクロツクEXC
２のときは０、タイミングクロツクEXC３のと
きは−１、タイミングクロツクEXC４のとき０
が順次メモリより出力される。

第１図ｂは同期信号SYNCを示す。同期信号
SYNCはシステムがその信号に同期して動作する
ためのシステムクロツクであり、アタツク信号
ATT（第１図ｃ）、エンベロープクロツクEVCK
８（第１図ｄ）、エンベロープ値EV（第１図ｅ）、
エンベロープステータスEVST（第１図ｆ）はす
べての信号に同期して変化する。

アタツク信号ATTはアタツク開始を示す信号
であり、鍵が押下された時に出力される。すなわ
ちこの信号によつてエンベロープステータス
EVSTはアタツクATとなる。エンベロープクロ
ツクEVCKはエンベロープが変化するタイミング
を与える信号であり、この信号によつてエンベロ
ープ値EVが変化する。アタツク開始においては
エンベロープ値EVは０であり、開始のクロツク
と同時にエンベロープ値EVは３となる。楽音波
形MWはタイミングクロツクEXC１によつて０
から３に立ち上がる。タイミングクロツクEXC
２、タイミングクロツクEXC３、タイミングク
ロツクEXC４ではそのエンベロープ値EVは変化
していないので楽音波形MWは３から再度０に変
化する。次の同期信号SYNCでエンベロープ値
EVは６となり、楽音波形MWは６となる。更に
次の同期信号SYNCでエンベロープステータス
EVSTはデイケイDCとなり、エンベロープ値EV
は７となる。第１図においてはデイケイDCの時
間は短く、次のクロツクでリリースRLとなる。
リリースRLでは順次同期信号SYNCでエンベロ
ープ値EVは６、５、４、３、２、１と変化し、
最終的にはリリースRL終了すなわち振幅は０と
なる。

第１図ａ〜ｇにおいては、エンベロープ値EV
はすべて波形の値すなわち累算値が０となるとき
に変化させていた。これによつて累算値は最終的
に必ず０となつていた。この方法は楽音の１周期
つまり１波形に同期させてエンベロープ値EVを
変化させるので、エンベロープ値EVを変化させ
るタイミングは１周期に１度しか存在しない。そ
のため、エンベロープ値EVを例えば０から７ま
で１周期で徐々に大きく変化させることはでき
ず、０、次を４、更にその次を７とするように大
きなエンベロープの変化しか与えられなかつた。
第１図における例では２サイクルで３、６と変化
させている。これはエンベロープの変化幅が大き
くなり、見かけ上のエンベロープのビツト数が減
少したことと同じであり、クロツクノイズの発生
等の問題があり聞きにくい楽音となる場合があつ
た。

一方、これを解決する方法として、エンベロー
プ値EVを同期信号SYNCのに同期せずに変化さ
せる方法が提案されている。

第１図ｈ〜ｋは同期信号SYNCと非同期でエン
ベロープを変化させる方式のタイミングチヤート
を示す。なお、タイミングクロツクEXC、同期
信号SYNC、アタツク信号ATTは前述の場合と
同じであり、第１図ａ〜ｃを参照されたい。この
方式は同期信号SYNCと非同期でエンベロープク
ロツクEVCK′、エンベロープ値EV′が変化する
ものであり、例えばアタツク信号ATTと同時に
エンベロープステータスEVST′がアタツクATと
なり、エンベロープクロツクEVCK′によつてエ
ンベロープ値EV′が１となる。このときタイミン
グクロツクEXC１が＋１であるので楽音波形
MW′は０から１になる。次に同期信号SYNCと
は無関係にエンベロープクロツクEVCK′が出力
され、さらにエンベロープ値EV′が２となる。こ
の間にタイミングクロツクEXC２が存在するが、
このとき基本波形データは０であるので、このと
きの楽音波形MW′は変化はしない。なぜならば、
この方式の基本波形データは微分値であり、その
基本波形データにエンベロープチヤートを乗算し
て加算することによつて楽音波形MW′を得てい
るからである。次のエンベロープクロツク
EVCK′と同時にエンベロープ値EV′が３となる。
しかしなから、このときにはまだタイミングクロ
ツクEXCが出力されていないので楽音波形
MW′の変化はない。この変化はタイミングクロ
ツクEXC３でなされる。なぜならばタイミング
クロツクEXC３のときに基本波形データが−１
であるからである。すなわち、タイミングクロツ
クEXC３のクロツクによつて基本波形データと
エンベロープ値EV′が乗算され累算される。その
結果、楽音波形MW′は−２となる。同様にエン
ベロープクロツクEVCK′によつて順次エンベロ
ープ値EV′は４、５、６、７と変化し、またエン
ベロープステータスEVST′もデイケイDCとな
る。これによつて楽音波形MW′は−２から＋３、
−４、＋３…と変化する。更にエンベロープステ
ータスEVST′がデイケイDCからリリースRLに
変化し、エンベロープ値EV′も６、５、４…と減
少して最終的に０となる。エンベロープステータ
スEVST′がリリースRLの時はエンベロープクロ
ツクEVCK′の間隔は長く、その結果として、楽
音波形MW′はゆつくりと小さくなる。前述の動
作が順次繰り返されるが、最終的にエンベロープ
値EV′が０、更にリリースRLが０となつたとき、
この方式では楽音波形MW′が０とならない場合
が生じる。第１図ｋに示した楽音波形MW′は−
１となつている。

前述のように最終累算部で絶対値すなわち楽音
波形を得る方式では、累算値が０となる所以外で
エンベロープ値を変化させた場合には直流成分が
残ることとなり、これらの動作すなわち鍵が押下
されて楽音が発生する動作を順次繰り返した場
合、直流成分が大となり、例えばデジタルアナロ
グ変換器のダイナミツクレンジを小とし、さらに
はその値を越してしまう場合がある。このため
に、非同期の方式は種々の問題があつた。

本発明は非同期方式における直流成分の残留を
なくすものであり、その目的はこまかな振幅の変
化を非同期で行い更に複数の楽音を同時に発生す
ることを特徴とした電子楽器を提供することにあ
る。

本発明の特徴とするところは、複数楽音につい
ての音階を表わす音階データに対応する周期の音
階クロツクを時分割で発生するとともに、楽音波
形を前記音階データに対応する周期で発生するよ
うに前記時分割のタイミングを最小時間としかつ
前記音階データによつて決定される時間だけ遅延
させるための制御データを時分割で発生する音階
クロツク発生手段と、楽音波形の微分値が格納さ
れているメモリ手段と、前記複数楽音についての
エンベロープを時分割で且つ前記音階クロツク発
生手段から出力する音階クロツクとは非同期でエ
ンベロープクロツクを発生するエンベロープクロ
ツク発生手段と、このエンベロープクロツク発生
手段から時分割で出力するエンベロープクロツク
の発生タイミングで±１の増減変化をする複数楽
音についてのエンベロープデータを時分割で生成
するエンベロープ作成手段と、時分割で発生する
複数楽音についての前記音階クロツクの発生タイ
ミングで前記メモリ手段から時分割で読み出され
て出力する複数楽音についてのエンベロープデー
タのうち対応する楽音についてのエンベロープと
を乗算する乗算手段と、前記エンベロープ作成手
段から時分割で生成されるエンベロープデータが
変化する時点で、その変化に対応した値を有する
補正データを出力する補正データ作成手段と、こ
の補正データ作成手段からの補正データを入力側
から出力側に時分割のタイミングで順次シフトさ
せるとともに、前記音階クロツク発生手段からの
制御データに対応したシフト位置にあるデータを
読み出して前記乗算手段からの乗算値と加算し、
この加算された値を再び元のシフト位置に書込む
補正制御手段と、この補正制御手段から順次出力
されるデータを累算する累算手段と、この累算手
段の出力に基づいて楽音波形を生成する楽音波形
生成手段と、を具備したことを特徴とした電子楽
器にある。

以下、図面を用いて本発明を詳細に説明する。

前述の従来の方式は、変化した時点以後では新
しいエンベロープ値との乗算並びに累算は正しく
行われている。しかし、既に出力されたすなわち
既に累算されてしまつた値は古いエンベロープ値
を用いたものであり、それらの値と、新しいエン
ベロープ値との乗算結果の累算によつて前述の直
流成分が発生してしまう問題が生じていた。本発
明の原理は前述の古い累算値に補正値を加算し、
新しいエンベロープ値による累算値になるように
補正するものである。

前述の直流成分値Erは波形の微分値Δ、変化
後のエンベロープ値ｎ、変化前のエンベロープ値
Ｏの関数として表され −Er＝ΣΔ×（ｎ−Ｏ） ……(1) となる。ここでエンベロープ値の変化はエンベロ
ープクロツクEVCKに対して±１しか変化しない
とすると −Er＝±ΣΔ ……(2) となる。

すなわち本発明の原理は、エンベロープ値のエ
ンベロープクロツクEVCKに対する変化は±１と
して、あらかじめΣΔを基けておき、エンベロー
プ値が変化した時点でそのときのΣΔを補正値と
して加算し補正するものである。

第２図、第３図は従来方式の波形図、本発明の
波形図をそれぞれ示す。

第２図ｂ、第３図ｂは波形データであり、第２
図ａ、第３図ａがその値を累算した値すなわちエ
ンベロープ値を１としたときの楽音波形である。
また第３図ｃがそのときのデジタル値である。こ
の値が前述のΣΔであり、第２図ｃ、第３図ｄに
示すようにエンベロープ値が変化したとすると、
そのときの楽音波形は第２図ｄ、第３図ｅに示す
如くなる。

第２図ｄに示すように従来の方式においては最
終的な値に直流成分が残つているが、第３図ｅに
示すように本発明においては直流成分は補正され
ている。すなわち、これは非同期でエンベロープ
値が変化したときにそのときのΣΔを加算して補
正しているからであり、第３図ｅに示すステツプ
STPがその補正によるステツプである。

第４図は本発明の実施例の回路構成図を示す。
なお、信号等は前述の従来と信号と同じ記号を用
いている。音階クロツク発生回路１、ステータス
カウンタ２、エンベロープカウンタ３、エンベロ
ープクロツク発生回路４はプロセツサCPUに接
続する。音階クロツク発生回路１のEXCの信号
はゲート回路Ｇ１とアンド回路ANDの第１の入
力端子とアドレスカウンタ５の＋１入力端子に入
力する。アドレスカウンタ５のSYNC出力は、
DC補正回路６、エンベロープクロツク禁止回路
７、アタツク同期部８のSYNC入力端子に力す
る。なお、アタツク同期部８、エンベロープクロ
ツク禁止回路７に入力するSYNCの結線は図中で
は省略している。アドレスカウンタ５のアドレス
出力端子は微分値波形メモリ９のアドレス端子Ａ
に接続される。その出力Ｄは乗算回路１０、DC
補正回路６に入力する。アタツク同期部８には更
にアタツクオン信号ATTONが入力し、その出
力はステータスカウンタ２に入力する。ステータ
スカウンタ２のAT出力端子はオア回路ORの第
１の入力端子に接続される。RL出力端子は前述
のオア回路ORの第２の入力端子DC補正回路６、
エンベロープカウンタ３に接続される。オア回路
ORの出力はアンド回路ANDの第２の入力端子に
入力し、その出力はDC補正回路６に入力する。
ステータスカウンタ２のDC出力端子はホールド
回路１１のホールド端子、ストツプ信号ST端子
はエンベロープクロツク禁止回路７、補正禁止回
路１２にそれぞれ入力する。エンベロープカウン
タ３の出力はホールド回路１１、乗算回路１０、
ゲート回路Ｇ１を介して加算回路１３の加算入力
端子に接続される。またエンベロープカウンタ３
のキヤリー出力はステータスカウンタ２に入力す
る。エンベロープクロツク発生回路４のエンベロ
ープクロツクはエンベロープクロツク禁止回路７
に入力し、その出力はエンベロープカウンタ３と
補正禁止回路１２に入力する。補正禁止回路１２
のエンベロープクロツク出力はゲート回路Ｇ２の
ゲート入力に入力する。DC補正回路６の出力は
ゲート回路Ｇ２を介してラツチ１５に入力する。
ラツチ１５の出力はシフトメモリ１６に接続され
る。加算回路１３はシフトメモリ１６と接続して
おり、シフトメモリ１６のシフト出力は累算回路
１４に入力する。またシフトメモリ１６には音階
クロツク発生回路１からのアドレス信号が入力す
る。累算回路１４の出力は第４図に図示しない
が、デジタル−アナログ変換器Ｄ／Ａに接続す
る。

第４図の本発明の実施例の動作を第８図に示す
タイミングチヤート図を用いて以下説明する。

押下された鍵の信号はプロセツサCPUで検出
され、押下された鍵に対応したデータが音階クロ
ツク発生回路１に入力する。音階クロツク発生回
路１ではそのデータに対応したクロツクすなわち
タイミングクロツクEXC（第８図ｂ）が発生し、
アドレスカウンタ５のデータをインクリメントす
る。アドレスカウンタ５のデータはタイミングク
ロツクEXCに対応して順次インクリメントされ
微分値波形メモリ９のアドレスＡをアクセスす
る。また同期信号SYNC（第８図ｃ）を発生する。
同期信号SYNCはアドレスカウンタ５のキヤリー
であり、アドレスカウンタ５の内容が新たに０か
らスタートを示す信号である。微分値波形メモリ
９では前述のアドレスカウンタ５によつて指定さ
れたメモリのデータを出力する。微分値波形メモ
リ９に格納されているデータ（第８図ａ）は楽音
の微分値であり、DC補正回路６、乗算回路１０
に入力する。アタツク同期部８はアタツクオン信
号ATTON（第８図ｆ）を受けて、次の同期信号
SYNCと同期してアタツク信号ATT（第８図ｇ）
をステータスカウンタ２に出力する。ステータス
カウンタ２ではエンベロープカウンタ３のキヤリ
ー出力すなわちステータスチエンジ信号（第８図
ｋ）をカウントしアタツクAT、デイケイDC、
リリースRLの各ステータス信号を出力する。第
８図ｌはそれらのステータスをAT、DC、RLで
それぞれ示す。なお、EPは前述の各ステータス
に属さないステータスであり、ステータスカウン
タ２がエンプテイ（空白）であることを示す。ま
た、ステータスカウンタ２はストツプ信号STを
も出力する。この信号はエンベロープクロツク禁
止回路７に入力し、エンベロープクロツクを出力
するか否かの制御信号を出力する（第８図ｈ）。
エンベロープクロツク発生回路４はエンベロープ
クロツクEVCKを発生する回路であり、プロセツ
サCPUで指定されたエンベロープクロツク
EVCK（第８図ｉ）をエンベロープクロツク禁止
回路７に出力する。エンベロープクロツク禁止回
路７ではステータスカウンタ２によつて発生した
ストツプ信号STよりエンベロープクロツク発生
回路４で発生したエンベロープクロツクEVCKを
禁止するか否かを決める。第８図ｊはその信号
EVCKXを示し、この信号EVCKXはエンベロー
プカウンタ３に入力する。エンベロープカウンタ
３でプロセツサCPUの指示により、エンベロー
プ波形を形成する回路であり、アタツクATと同
時にEVCKXのパルスをカウントする。またデイ
ケイDCのときにもEVCKXのパルスをカウント
する。ステータスカウンタ２のリリースRLはエ
ンベロープカウンタ３の＋／−端子に入力してお
り、エンベロープカウンタはリリースRLのとき
はエンベロープ最大値から前述とは逆にデイクリ
メント動作をする。エンベロープカウンタ３の出
力はホールド回路１１に入力し、アタツクAT、
リリースRLのときはホールド回路１１を通過し
乗算回路１０に入力する。デイケイDCのときに
はエンベロープカウンタ３の最大値すなわちアタ
ツクATの最終値がホールド回路１１でホールド
され乗算回路１０に入力する。このホールド回路
１１はデイケイDCのときにはエンベロープの最
大値をホールドするための回路であり、エンベロ
ープカウンタ３でデイケイDC時もカウントされ
るので、この値が乗算回路１０に入力するのを防
止する回路である。乗算回路１０は微分値波形メ
モリ９のデータとホールド回路１１のデータを乗
算する回路であり、エンベロープ値に対応した楽
音波形の微分値を出力する。その値はゲート回路
Ｇ１を介して加算回路１３に入力するが、ゲート
回路Ｇ１のゲートはタイミグクロツクEXCでオ
ンとなり、タイミングクロツクEXCのタイミン
グで加算回路１３にその値を入力する。

一方、オア回路ORはアタツクATとリリース
RLの各状態の論理オアを求めており、アタツク
AT、リリースRLのどちらかのときアンド回路
ANDのゲートをオンとしてDC補正回路６にタイ
ミングクロツクEXC信号を入力する（第８図
ｅ）。これはデイケイDCのときには補正の必要が
ないからであり、その他すなわちアタツクAT、
リリースRLのときのみ補正値が求められる。ま
たDC補正回路６には同期信号SYNCが入力して
いる。これはアドレスカウンタが零となつたとき
にDC補正回路６の内容も同時にクリアするため
である。すなわち、DC補正回路６では微分値波
形メモリ９より得られるデータをアタツクAT、
リリースRLのときのみ累算し、ゲート回路Ｇ２
を介してラツチ１５にその値を入力するが、その
累算はタイミングクロツクEXCでなされ、同期
信号SYNCでたえず楽音の１周期単位でクリアさ
れる。第８図ｄはDC補正回路６の補正値を示す。

本発明の実施零において、補正はステータスが
変化する時点では行つてはならない。この補正の
禁止を行うのが補正禁止回路１２とゲート回路Ｇ
２である。補正禁止回路１２はステータスカウン
タ２より得られるストツプ信号STがＨレベルの
ときはEVCKXを出力せず、Ｌレベルのときに出
力する。補正禁止回路１２の出力はゲート回路Ｇ
２に入力し、DC補正回路６の補正値をラツチ１
５に入力するか否かを制御する。すなわち、補正
禁止回路１２よりクロツクが出力されたときのみ
ゲートをオンとしてDC補正回路６の補正値をラ
ツチ１５に入力し、記憶させる。

加算回路１３はシフトメモリ１６からの読出し
データと乗算回路１０からゲート回路Ｇ１を介し
て入力されるデータとを加算する機能を有し、そ
の結果は再度シフトメモリ１６に格納される。シ
フトメモリ１６からの前記データの読出しは音階
クロツク発生回路１より出力されるアドレスによ
つて指定される。すなわち、シフトメモリ１６は
システムクロツクφsによつて順次格納している
データを累算回路１４側にシフトし更に音階クロ
ツク発生回路１にて指定されたメモリの内容を加
算回路１３に出力するとともにその結果を格納す
る機能を有している。

第４図に示した本発明の実施例は複数の音を同
時に発生する機能を有しており、音階クロツク発
生回路１、ステータスカウンタ２、エンベロープ
カウンタ３、エンベロープクロツク発生回路４、
アドレスカウンタ５、DC補正回路６、エンベロ
ープクロツク禁止回路７、アタツク同期部８はそ
れぞれ複数音を発生するためのシフトレジスタを
備えている。これらのシフトレジスタはシステム
クロツクφsでデータをシフトし、前述の第８図
を用いた説明における各動作がシフトされるたび
に行われる。すなわち、シフトレジスタは各機能
がなされるように閉ループを構成しており、シス
テムクロツクφsによつてループ状にデータがシ
フトし、対応する楽音を発生する動作すなわち前
述の説明における動作がなされる。

前述の複数の楽音に対応した動作が順次なさ
れ、シフトメモリに格納される。直流補正に関係
するデータはラツチ１５を介してシフトメモリ１
６のシフト入力に入力し、順次出力側にシフトす
る。また、楽音の変化値はゲート回路Ｇ１を介し
て加算回路１３に入力するが、このときの被加算
値は音階クロツク発生回路１で指定されるシフト
メモリ１６の内容であり、その結果がシフトメモ
リ１６の同じアドレスに入力する。シフトメモリ
１６は楽音の周波数の精度をシステムクロツク
φsのレベルにするために設けたものである。

シフトメモリ１６のシフト出力は累算回路１４
に入り累算される。シフトメモリ１６の内容は、
あくまでも直流補正値と楽音の変化値しか格納さ
れていないので、それらを累算して複数の楽音の
合成波のデジタル値を発生する。第４図の本発明
の実施例には図示されていないが、その出力デー
タはデジタル−アナログ変換器Ｄ／Ａに入力し、
アナログ信号となつて増幅器を介してスピーカで
楽音として出力される。

第８図ｎはデジタル−アナログ変換回路の出力
波形を示す。第８図に示したチヤート図は１楽音
発生のためのチヤート図であり、これはシステム
クロツクφsによつて順次繰り返される。例えば
各シフトレジスタ８がステツプを有するならば８
回づつの単位で順次繰り返される。

第５図はアタツク同期部８の回路図を示す。ア
タツクオン信号ATTONはオア回路Ｏ１に入り、
その出力はアンド回路AN１，AN２の各入力に
入力する。アンド回路AN１の出力はレジスタＲ
１を介してオア回路Ｏ１に入力する。一方、同期
信号SYNCはアンド回路AN２に入力し、その出
力はアタツク信号ATTとしてステータスカウン
タ２に出力するともにインバータＩ１を介してア
ンド回路AN１に入力する。オア回路Ｏ１、アン
ド回路AN１、レジスタＲ１はループを形成して
おり、アタツクオン信号ATTONの信号はこの
ループ内に記憶される。すなわち、アタツクオン
信号ATTONが入力するとシフトレジスタの入
力ビツトはＨレベルとなり、シフトレジスタＲ１
を一巡する毎にアンドゲート回路AN２をオンと
する。その結果次の同期信号SYNCはアンド回路
AN２を介してアタツク信号ATTとして出力さ
れるとともにインバータＩ１を介してアンド回路
AN２に入力し、シフトレジスタの入力ビツトを
Ｌレベルにする。

第６図はDC補正回路６、ゲート回路Ｇ２のそ
れぞれの回路図を示す。アンド回路ANDの出力
はアンド回路AN３〜AN６の第１のゲートに共
通に入力する。また、微分値波形メモリ９より微
分値がアンド回路AN３〜AN６の第２のゲート
に入力する。アンド回路AN３〜AN６の出力は
排他的論理オアEOR１〜EOR４を介して６ビツ
トのフルアダーFAの加算入力Ｂ０〜Ｂ３に入力
する。一方、ステータスカウンタ２のリリース
RL並びに微分値波形メモリ９のマイナス信号は
排他的論理オアEOR５に入力し、その信号はキ
ヤリー入力Ciと排他的論理オアEOR１〜EOR４
とフルアダーFAの加算入力Ｂ４，Ｂ５に入力す
る。同期信号SYNCはレジスタＲ２〜Ｒ７のリセ
ツト端子入力に入力する。フルアダーFAの加算
信号Ｓ０〜加算信号Ｓ５はレジスタＲ２〜Ｒ７の
入力に入力し、その信号はアンド回路AN７〜
AN１２とフルアダーFAの被加算入力Ａ０〜Ａ
５に接続される。またアンド回路AN７〜AN１
２の他方のゲートは補正禁止回路１２の出力が共
通に接続され、その出力はラツチ１５に入力す
る。アンド回路AN７〜AN１２が第４図におけ
るゲート回路Ｇ２である。微分値波形メモリ９よ
り入力した信号はアンド回路ANDを介して入力
したタイミングクロツクEXCによつてアンド回
路AN３〜AN６のゲートがオンとなり、排他的
論理オアEOR１〜EOR４を介してフルアダーFA
でシフトレジスタＲ２〜Ｒ７の出力ビツトに格納
されている値と加算される。その結果は加算信号
Ｓ０〜Ｓ５より出力され再度シフトレジスタＲ２
〜Ｒ７の入力ビツトに格納される。排他的論理オ
アEOR５の出力は加算か減算かを指定する信号
であり、その出力がＨレベルのときは減算、Ｌレ
ベルのときは加算動作となる。フルアダーFAは
加算器であるが加算入力Ｂ０〜Ｂ３に接続してい
る排他的論理オアEOR１〜EOR４によつて条件
によつては２の補数が作られる場合がある。この
場合には減算となる。アタツクAT時とリリース
RL時では補正する値が正負逆となるため排他的
論理オアEOR５ではリリースRLと微分値波形メ
モリ９と排他的論理和によつてその処理を決めて
いる。すなわち排他的論理オアEOR５の出力は
リリースRLの状態では微分値波形メモリ９のデ
ータがマイナスのときは加算信号となり、プラス
のときは減算信号となる。また、リリースRLの
状態でないときには微分値波形メモリ９のデータ
がマイナスのときには減算信号となり、プラスの
ときには加算信号となる。フルアダーFAの加算
結果が格納されるシフトレジスタＲ２〜Ｒ７はエ
ンベロープ値が１であるときの複数の楽音の楽音
波形値を有しているが、その符号は前述のよう
に、リリースRLのときには逆となつている。シ
フトレジスタＲ２〜Ｒ７のリセツト端子に入力し
ている同期信号SYNCは楽音の１周期単位でシフ
トレジスタＲ２〜Ｒ７の入力ビツトをリセツトす
るものであり、これはシフトレジスタＲ２〜Ｒ７
に格納されるデータがステータスによつて正負逆
方向を有し、それらを同期信号SYNCによつて同
期させるために入力される。つまり、同期信号
SYNCに完全に同期するように対応したビツトす
なわちシフトレジスタＲ２〜Ｒ７の入力ビツトを
クリアする。

第７図はエンベロープクロツク禁止回路７、補
正禁止回路１２の回路図を示す。エンベロープク
ロツク発生回路４のエンベロープクロツクEVCK
はアンド回路AN１３の第１の入力に入力する。
一方同期信号SYNCはオア回路Ｏ２を介してシフ
トレジスタＲ９に入力し、ストツプ信号STはイ
ンバータＩ３、アンド回路ANS、オア回路Ｏ２
を介してシフトレジスタＲ９に入力する。シフト
レジスタＲ９の出力はアンド回路AN１３に入力
するとともにアンド回路ANSに入力する。アン
ド回路AN１３の出力すなわちEVCKXはエンベ
ロープカウンタ３と補正禁止回路１２のアンド回
路AN１４に入力する。アンド回路AN１４には
またストツプ信号STがインバータＩ２を介して
入力しており、その出力はシフトレジスタＲ８を
介してゲート回路Ｇ２に入力する。ストツプ信号
STが入力されるとインバータＩ３、アンド回路
ANS、オア回路Ｏ２を介してシフトレジスタＲ
９の入力ビツトはＬレベルとなる。これは順次シ
フトしてアンド回路AN１３に出力する。シフト
レジスタＲ９の出力がＬレベルであるとアンド回
路AN１３に入力したエンベロープクロツク
EVCKは出力されなくなる。ストツプ信号STの
次に同期信号SYNCが入力すると、シフトレジス
タＲ９の入力ビツトはＨレベルとなつてシステム
クロツクφsによつて左シフトしシフトレジスタ
Ｒ９の出力ビツトにＨが出力されたときアンド回
路AN１３をオンとしエンベロープクロツク
EVCKが出力される。すなわちこの信号は
EVCKXであり、エンベロープカウンタ３に入力
するとともにアンド回路AN１４に入力する。す
なわち、ストツプ信号STによつて複数の楽音の
うちの１楽音に対応するシフトレジスタのビツト
はストツプ信号STが入力するとそののちエンベ
ロープクロツクEVCKが出力するのを同期信号
SYNCが入力するまで禁止するフラグを記憶す
る。ストツプ信号STが入力されて対応するビツ
トがシフトレジスタＲ９から出力されるまでその
時のエンベロープクロツクEVCKはアンド回路
AN１３を介して出力される。このときエンベロ
ープクロツクEVCKを禁止するのが補正禁止回路
１２であり、アンド回路AN１４がストツプ信号
STのインバート信号によつてオフされ、このと
きにはシフトレジスタＲ８にはEVCKXは入力さ
れない。

第８図ｍはゲート回路Ｇ２へ入力する補正イネ
ーブル信号である。第８図ｍにおいて×印が記さ
れているクロツクが補正禁止回路１２によつて補
正禁止されたクロツクである。

以上一実施例を用いて本発明を詳細に説明し
た。本発明によれば、エンベロープの変化は楽音
波形の１周期中で何回も可能であり、エンベロー
プを急激に変化させても、直流成分が残留するこ
とはなく、楽音の周波数の微調整を行いえる電子
楽器を得ることが可能である。

なお、本発明の実施例においてはシフトレジス
タＲ０〜Ｒ９は複数の楽音を同時に発生する数だ
けのシフト段数に有すれば良く、例えば最大８楽
音同時に発生する場合には８ステツプシフトレジ
スタで良い。

さらに本発明の実施例ではエンベロープ値の変
化は±１として説明したが、これは。DC補正回
路の出力に変化値を乗算することによつて２、３
…と大きくすることも可能である。

【図面の簡単な説明】

第１図は従来の電子楽器のタイミングチヤート
図であり、ａはタイミングクロツク、ｂは同期信
号、ｃはアタツク信号、ｄ，ｈはエンベロープク
ロツク、ｅ，ｉはエンベロープ値、ｆ，ｊはエン
ベロープステータス、ｇ，ｋは楽音波形をそれぞ
れ示す。第２図は従来の電子楽器の基本波系図、
第３図は本発明の電子楽器の基本波形図、第４図
は本発明の実施例の回路構成図、第５図〜第７図
はその回路図、第８図は本発明の電子楽器のタイ
ミングチヤート図であり、ａは波形微分値、ｂは
タイミングクロツク、ｃは同期信号、ｄは補正
値、ｅはゲート信号、ｆはアタツクオン信号、ｇ
はアタツク信号、ｈはエンベロープクロツクを出
力するか否かの制御信号、ｉ，ｊはエンベロープ
クロツク、ｋはステータス変化信号、ｌはエンベ
ロープステータス、ｍは補正イネーブル信号、ｎ
は楽音波形をそれぞれ示す。 １……音階クロツク発生回路、２……ステータ
スカウンタ、３……エンベロープカウンタ、４…
…エンベロープクロツク発生回路、５……アドレ
スカウンタ、６……DC補正回路、７……エンベ
ロープクロツク禁止回路、８……アタツク同期
部、９……微分値波形メモリ、１０……乗算回
路、１１……ホールド回路、１２……補正禁止回
路、１３……加算回路、１４……累算回路、
CPU……プロセツサ、Ｇ１，Ｇ２……ゲート回
路、OR，Ｏ１……オア回路、AN，AN１〜
AND１４，ANS……アンド回路、Ｒ１〜Ｒ９…
…シフトレジスタ、Ｉ１〜Ｉ３……インバータ、
EOR１〜EOR５……排他的論理オア、FA……フ
ルアダー、SRFF……セツトリセツトフリツプフ
ロツプ。

Claims (1)

1. 【特許請求の範囲】 １ 複数楽音についての音階を表わす音階データ
   に対応する周期の音階クロツクを時分割で発生す
   るとともに、楽音波形を前記音階データに対応す
   る周期で発生するように前記時分割のタイミング
   を最小時間としかつ前記音階データによつて決定
   される時間だけ遅延させるための制御データを時
   分割で発生する音階クロツク発生手段と、 楽音波形の微分値が格納されているメモリ手段
   と、 前記複数楽音についてのエンベロープを時分割
   で且つ前記音階クロツク発生手段から出力する音
   階クロツクとは非同期のエンベロープクロツクを
   発生するエンベロープクロツク発生手段と、 このエンベロープクロツク発生手段から時分割
   で出力するエンベロープクロツクの発生タイミン
   グで±１の増減変化をする複数楽音についてのエ
   ンベロープデータを時分割処理で生成するエンベ
   ロープ作成手段と、 時分割で発生する複数楽音についての前記音階
   クロツクの発生タイミングで前記メモリ手段から
   時分割で読み出されて出力する微分値と前記エン
   ベロープ作成手段から時分割で出力する複数楽音
   についてのエンベロープデータのうち対応する楽
   音についてのエンベロープとを乗算する乗算手段
   と、 前記エンベロープ作成手段から時分割で生成さ
   れるエンベロープデータが変化する時点で、その
   変化に対応した値を有する補正データを出力する
   補正データ作成手段と、 この補正データ作成手段からの補正データを入
   力側から出力側に時分割のタイミングで順次シフ
   トさせるとともに、前記音階クロツク発生手段か
   らの制御データに対応したシフト位置にあるデー
   タを読み出して前記乗算手段からの乗算値と加算
   し、この加算された値を再び元のシフト位置に書
   込む補正制御手段と、 この補正制御手段から順次出力されるデータを
   累算する累算手段と、 この累算手段の出力に基づいて楽音波形を生成
   する楽音波形生成手段と、 を具備したことを特徴とする電子楽器。